WO2023243497A1

WO2023243497A1 - 固体撮像素子、および、撮像装置

Info

Publication number: WO2023243497A1
Application number: PCT/JP2023/021064
Authority: WO
Inventors: 俊明小野
Original assignee: ソニーセミコンダクタソリューションズ株式会社
Priority date: 2022-06-15
Filing date: 2023-06-06
Publication date: 2023-12-21

Abstract

［課題］ダイナミックレンジを拡大すると共に、光電変換された少量電荷をも画像信号に変換可能な固体撮像素子、および、撮像装置を提供する。［解決手段］本開示によれば、受光量に応じた電荷を生成する光電変換部と、第１ノードを介して前記光電変換部に接続される第１電荷保持部と、前記第１ノードと、所定電位とが一致したときに第１信号を出力する比較器と前記第１信号に応じて前記第１ノードをリセット電位にするリセット部と、前記第１信号をカウントして出力するカウント部と、を備え、第１モードでは、前記第１ノードに印加される前記リセット電位が時系列に変化する、固体撮像素子。

Description

固体撮像素子、および、撮像装置

　本開示は、固体撮像素子、および、撮像装置に関する。

　固体撮像素子において、光電変換部の電荷を蓄積する蓄積容量によらずダイナミックレンジを拡大する方法が一般に知られている。このダイナミックレンジを拡大する方法では、光電変換された電荷量が閾値をこえる回数をカウントすることによりダイナミックレンジを拡大する。

　ところが、閾値をこえない電荷は、信号電荷として検出されないため、低照度になるに従い、信号が劣化してしまう。また、閾値は、画素回路毎にばらつきが生じる恐れがある。

特開２０２１－１１４７４２公報

　そこで、本開示では、ダイナミックレンジを拡大すると共に、光電変換された少量電荷をも画像信号に変換可能な固体撮像素子、および、撮像装置を提供する。

　上記の課題を解決するために、本開示によれば、
　受光量に応じた電荷を生成する光電変換部と、
　第１ノードを介して前記光電変換部に接続される第１電荷保持部と、
　前記第１ノードの電位と、所定電位とが一致したときに第１信号を出力する比較器と
　前記第１信号に応じて前記第１ノードをリセット電位にするリセット部と、
　前記第１信号をカウントして出力するカウント部と、を備え、
　第１モードでは、前記第１ノードに印加される前記リセット電位が時系列に変化する、固体撮像素子が提供される。

　第２モードでは、固定値の前記リセット電位を印加してもよい。

　前記リセット部は、前記第１ノードと電源部との間に接続されるリセットトランジスタで構成され、
　前記比較器は、前記第１ノードの電位が前記所定電位を低電位側に越えた場合に前記第１信号の出力を維持し、
　前記リセット部は前記第１信号の出力中は前記リセットトランジスタを導通状態にし、
　前記第１モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させてもよい。

　前記第１ノードの電位を読み出す読出回路を更に備えてもよい。

　前記読出回路から供給されるアナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
　前記カウントと、前記デジタル信号と、所定の係数とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
　を更に備えてもよい。

　前記信号処理部は、前記第１モードで得られた前記デジタル信号に基づき、前記所定の係数の値を変更してもよい。

　前記第１モードでは、前記第１ノードに印加される電位が時系列に変化する速度が異なる複数の電位が印可され、複数の前記デジタル信号に基づき、複数の前記所定の係数が生成される、
　前記第２モードでは、前記信号処理部は、複数の前記デジタル信号に基づき、前記所定の係数の値を変更してもよい。

　前記第２モードでは、前記信号処理部は、前記カウントに応じて前記所定の係数の値を変更してもよい。

　前記第１ノードに、前記第１電荷保持部と並列に接続される第２電荷保持部を更に備えてもよい。

　前記第１電荷保持部は第２トランジスタ介して、前記第１ノードに接続され、
　前記第２モードの第１期間では前記第２トランジスタの導通状態を第１状態とし、
　前記第２電荷保持部に蓄積される前記電荷が所定の容量を超える場合に、前記第１電荷保持部に前記電荷が蓄積されてもよい。

　前記第１モードでは、前記第２トランジスタは、前記第１信号の出力中は前記第１状態よりもより導電性の高い状態となり、前記第１信号の出力が停止すると、非導通状態となり、
　前記第２モードにおいて前記信号処理部は、前記第１モードの前記非導通状態で得られた前記デジタル信号に基づき、前記所定の係数の値を変更してもよい。

　前記第２電荷保持部の電位に応じて、前記比較器に供給される電流を制御してもよい。

　上記の課題を解決するために、本開示によれば、
　固体撮像素子と、
　光学系と、
　を備える固体撮像装置が提供される。

本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図。本実施形態における固体撮像素子の一構成例を示すブロック図。画素回路と処理回路の接続を模式的に示す図。第１基板と第２基板との構成例を示す図。画素回路の構成例を示すブロック図。画素回路の回路構成例を示す図。本技術の第１の実施の形態における読み出し回路の一構成例を示すブロック図。本実施形態に係る通常モードの動作例のタイムチャート。露光中に光量が急激に変化した場合の動作例のタイムチャート。本実施形態に係る校正モードの動作例のタイムチャート。第２実施形態に係る校正モードの動作例のタイムチャート。第２実施形態に係る画素回路の構成例を示すブロック図。第３実施形態に係る画素回路の回路構成例を示す図。第３実施形態に係る動作例のタイムチャート。第３実施形態に係る校正モードの動作例のタイムチャート。第４実施形態に係る画素回路の構成例を示す図。第４実施形態に係る動作例のタイムチャート。図１８は、撮像素子の一部を模式的に示す図。車両制御システムの概略的な構成の一例を示すブロック図である。車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

　以下、図面を参照して、固体撮像素子、および、撮像装置の実施形態について説明する。以下では、固体撮像素子、および、撮像装置の主要な構成部分を中心に説明するが固体撮像素子、および、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

（第１実施形態）
　図１は、本技術の第１の実施の形態における撮像装置１の一構成例を示すブロック図である。この撮像装置１は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ）回路１２０を備える。さらに撮像装置１は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１としては、スマートフォンに搭載されるカメラや、車載カメラなどが想定される。

　光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、光電変換により画像データを生成するものである。この固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。光学部１１０は、例えば複数のレンズで構成され、光学系を構成する。

　ＤＳＰ回路１２０は、画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データを、バス１５０を介してフレームメモリ１６０などに出力する。

　表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。

　バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。

　フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。

［固体撮像素子の構成例］
　図２は、本実施形態における固体撮像素子２００の一構成例を示すブロック図である。図３は、画素回路と処理回路の接続を模式的に示す図である。

　図２、及び図３に示すように、この固体撮像素子２００は、垂直走査回路２１０、タイミング制御部２２０、ＤＡＣ（Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）２３０、画素アレイ部２４０、読み出し回路２６０、水平走査回路２７０、および信号処理部２８０、を備える。画素アレイ部２４０には、複数の画素回路２５０が二次元格子状に配列される。

　垂直走査回路２１０は、画素アレイ部２４０内の行を順に選択して駆動するものである。タイミング制御部２２０は、垂直同期信号ＶＳＹＮＣに同期して、垂直走査回路２１０、ＤＡＣ２３０、読み出し回路２６０および水平走査回路２７０の動作タイミングを制御する。

　ＤＡＣ２３０は、のこぎり波状のランプ信号を生成し、参照信号として読み出し回路２６０に供給するものである。

　画素回路２５０は、垂直走査回路２１０の制御に従って、光電変換を行う回路である。画素回路２５０は、光電変換された電荷量が閾値をこえる回数をカウントし、水平信号線Ｌｓｈを介して、信号処理部１２０にカウント数を含むデジタル信号を出力する。また、画素１００は、残存電荷に関するアナログ残存電荷信号を、垂直信号線Ｌｓｖを介して読み出し回路２６０にアナログ画素信号を出力する。

　読み出し回路２６０には、画素回路２５０の列ごとにＡＤＣ（図３参照）が配置される。ＡＤＣのそれぞれは、対応する列の画素信号をデジタル信号に変換し、水平走査回路２７０の制御に従って信号処理部２８０に出力する。水平走査回路２７０は、読み出し回路２６０を制御して、デジタル信号を順に出力させる。なお、本実施形態では読出回路２６０を読み出し回路２６０と記する場合がある。

　信号処理部２８０は、画素アレイ部２４０内の各画素１００のカウンタ値と、読み出し回路２６０から供給される各画素１００の残存電荷信号値と、を用いて各画素１００の画像信号値を生成する。信号処理部２８０は、ＤＳＰ回路１２０に各画素１００の画像信号値を出力する。

　図４は、第１基板と第２基板との構成例を示す図である。図４に示すように第１基板２００ａと第２基板２００ｂとは積層構造である。また、第１基板２００ａと第２基板２００ｂとは例えばＣｕ－Ｃｕ配線で接続される。接続は、ビアやバンプなどの接続部により行われてもよい。

［画素回路の構成例］
　図５及び図６を用いて、本実施形態における画素回路２５０の構成例を説明する。図５は、画素回路２５０の構成例を示すブロック図である。画素回路２５０は、光電変換部１０１と、第１の蓄積部１０２と、判定部１０３と、リセット部１０４と、カウント部１０５と、増幅部１０６とを有する。また、信号処理部２８０は、メモリ２８２と、演算部２８４とを有する。

　図５に示すように、光電変換部１０１と、第１の蓄積部１０２と、リセット部１０４と、増幅部１０６とは、第１基板２００ａ（図４参照）に構成される。一方で、判定部１０３と、カウント部１０５と、増幅部１０６と、読み出し回路２６０と、信号処理部２８０とは、第２基板２００ｂに構成される。これにより、撮像素子２００をより小型化にすることが可能となる。

　光電変換部１０１は、受光した光に応じた電荷を生成する。光電変換部１０１は、所定の静電容量を有する。第１の蓄積部１０２は、光電変換部１０１所定の静電容量を越えた電荷を蓄積する。

　判定部１０３は、第１の蓄積部１０２の電位が所定の値になったか否かを判定し、所定の値になった場合に、第１信号をリセット部１０４と、カウント部１０５とに出力する。リセット部１０４は、第１信号に応じて、第１の蓄積部１０２をリセットし、第１の蓄積部１０２の蓄積電荷を排出する。

　カウント部１０５は、第１信号が入力する回数をカウントし、信号処理部２８０のメモリ２８２に出力する。メモリ２８２では、各画素回路２５０の座標に応じた記憶領域にカウンタ数を記憶する。なお、カウント部１０５のリセット後の初期値は０である。

　増幅部１０６は、リセットされずに残った第１の蓄積部１０２の残留電荷に応じたアナログ残留電荷信号を読み出し回路２６０に出力する。

　このように、光電変換部１０１に生成された電荷が第１の蓄積部１０２に蓄積され、所定の電位であると判定部１０３が判定すると、第１の蓄積部１０２のリセット動作が行われる。これをカウント部１０５は１カウントとする。第１の蓄積部１０２は、再度の蓄積を開始する。このような処理を蓄積期間に繰り返す。

　そして、増幅部１０６は、蓄積期間の終了後に、第１の蓄積部１０２に蓄積された残留電荷に応じたアナログ残留電荷信号を読み出し回路２６０に出力する。読み出し回路２６０は、アナログ残留電荷に応じたデジタル信号Ｓａを、信号処理部２８０のメモリ２８２に出力する。メモリ２８２では、各画素回路２５０の座標に応じた記憶領域にデジタル信号Ｓａを記憶する。

　第１の蓄積部１０２に蓄積されたリセット時の電位と蓄積電荷量は予め対応づけられている。これにより、蓄積期間中に発生した電荷量は［第一蓄積部の蓄積電荷量］×［リセット回数］となる。さらに読み出し期間に第一の蓄積部で残留した電荷に応じたアナログ残留電荷信号は、読み出し回路２６０に出力される。これにより、最終的な生成電荷量は［第一蓄積部の蓄積電荷量］×［リセット回数］＋［残留電荷量］となる。

　信号処理部２８０の演算部２８０ｂは、［第一蓄積部の蓄積電荷量］×［リセット回数］に対応する第１画像信号をＫ１×［リセット回数］として演算し、［残留電荷量］に対応する第２画像信号をＫ２×［デジタル信号Ｓａの値］として演算する。すなわち、信号処理部２８０の演算部２８０ｂは、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数］＋Ｋ２×［デジタル信号Ｓａの値］を演算し、メモリ２８２に出力する。Ｋ１、Ｋ２はディメンジョンを合わせる任意の係数である。座標（ｘ、ｙ）は、画素回路２５０の位置座標であり、画素アレイ部２４０の読み出し行、及び読み出し列に対応している。

　メモリ２８２では、各画素回路２５０の座標（ｘ、ｙ）に応じた記憶領域に画像信号Ｇ（ｘ、ｙ）を記憶する。そして、メモリ２８２では、各画素回路２５０の座標に応じた画像信号Ｇ（ｘ、ｙ）を画像データとしてＤＳＰ回路１２０に出力する。

　図６は、画素回路２５０の回路構成例を示す図である。光電変換部１０１は、光電変換素子１０１ａを含んで構成され、第１の蓄積部１０２は、第１の畜電部１０２を含んで構成される。第１の畜電部１０２は、例えばフローティングディフュージョン（ＦＤ）である。図６では、更に第１基板（図４参照）に構成される回路構成と、第２基板（図４参照）に構成される回路構成と、を図示している。なお、本実施形態に係る第１の蓄積部１０２が第１電荷保持部に対応する。

　また、判定部１０３は、コンパレータ１０３ａを含んで構成され、リセット部１０４は、リセットトランジスタ１０４ａ含んで構成され、カウント部１０５は、カウンタ１０５ａを含んで構成される。更にまた、増幅部１０６は、増幅トランジスタ１０６ａと、選択トランジスタ１０６ｂとを有する。すなわち、図６に示すように、画素回路２５０は、光電変換素子１０１ａ、第１の畜電部１０２、コンパレータ１０３ａ、リセットトランジスタ１０４ａ、カウンタ１０５ａ、増幅トランジスタ１０６ａ、選択トランジスタ１０６ｂ、転送トランジスタ１０７及び増幅器１０８を有する。

　リセットトランジスタ１０４ａ、増幅トランジスタ１０６ａ、選択トランジスタ１０６ｂ、及び転送トランジスタ１０７は、例えばＮチャンネルのＭＯＳトランジスタから構成される。そして、これらのゲート電極には、駆動信号ＴＧ、ＲＳＴ、ＳＥＬが供給される。これらの駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。

　図６に示すように、光電変換素子１０１ａは、例えばＰＮ接合のフォトダイオードからなり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する。

　転送トランジスタ１０７は、光電変換素子１０１ａとノードｎ１０を介して第１の畜電部１０２との間に接続される。転送トランジスタ１０７のゲート電極に印加される駆動信号ＴＧに応じて、光電変換素子１０１ａに蓄積されている残留電荷を第１の畜電部１０２に転送する。なお、本実施形態では、電荷の蓄積中には、駆動信号ＴＧを低レベルの状態として駆動するが、蓄積電荷は転送トランジスタ１０７を介して漏れ電荷として第１の畜電部１０２に蓄積される。

　コンパレータ１０３ａは、ノードｎ１０に入力端子が接続され、出力端子がノードｎ１２を介してリセットトランジスタ１０４ａのゲート電極に接続される。コンパレータ１０３ａは、ノードｎ１０の電位が所定の閾値電位Ｖｔｈを下側に越えると第１信号を出力する。この第１信号は高レベル信号であるが、第１の畜電部１０２がリセットされると低レベル信号となるので、パルス状の信号となる。

　リセットトランジスタ１０４ａは、第１の畜電部１０２を適宜初期化（リセット）する素子であり、ドレインが変圧電源ＶＲＳに接続され、ソースがノードｎ１０を介して第１の畜電部１０２に接続される。リセットトランジスタ１０４ａのゲート電極には、第１信号が駆動信号ＲＳＴとして印加される。駆動信号ＲＳＴが印可されると、リセットトランジスタ１０４ａは導通状態となり、ノードｎ１０の電位は変圧電源ＶＲＳの電位レベルにリセットされる。なお、変圧電源ＶＲＳの電位は、後述する「通常モードの動作」時には定電位として電源電位ＶＤＤとなる。一方で、後述する「校正モードの動作」時には、変圧電源ＶＲＳの電位は時系列に変化する。また、本実施形態に係る変圧電源ＶＲＳの電位がリセット電位に対応する。

　カウンタ１０５ａの入力端子は、ノードｎ１２を介してコンパレータ１０３ａの出力端子に接続され、出力端子は信号処理部１２０に接続される。カウンタ１０５ａは、第１信号が入力する度にカウンタに１を加算し、信号処理部２８０に出力する。

　増幅トランジスタ１０６ａは、ゲート電極がノードｎ１０を介して第１の畜電部１０２に接続され、ドレインが電源電位ＶＤＤの電源に接続されており、第１の畜電部１０２及び光電変換部１０１の残留電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ１０６ａは、ソースが選択トランジスタ１０６ｂを介して垂直信号線Ｌｓｖに接続されることにより、垂直信号線Ｌｓｖの一端に接続される定電流源１０６ｃとソースフォロワ回路を構成する。

　選択トランジスタ１０６ｂは、増幅トランジスタ１０６ａのソースと垂直信号線との間に接続されており、選択トランジスタ１０６ｂのゲート電極には、選択信号として駆動信号ＳＥＬが供給される。駆動信号ＳＥＬがアクティブ状態とされると、選択トランジスタ１０６ａは導通状態となって選択トランジスタ１０６ａが設けられている画素が選択状態とされる。画素が選択状態とされると、増幅トランジスタ１０６ａから出力される信号が垂直信号線Ｌｓｖを介して読み出し回路２６０に読み出される。

　増幅回路１０８は、初期化信号ＳＨＴをノードｎ１２に供給する。初期化信号ＳＨＴをカウンタ１０５が受信するとカウンタ値が０に初期化される。また、各画素２５０では、複数の駆動線が例えば画素行ごとに配線される。そして、垂直走査回路２１０から画素駆動線としての複数の駆動線を通して画素内に駆動信号ＴＲＧ、ＲＳＴ、ＳＥＬ、ＳＨＴが供給される。

［カラム信号処理部の構成例］
　図７は、本技術の第１の実施の形態における読み出し回路２６０の一構成例を示すブロック図である。この読み出し回路２６０には、比較器３００、カウンタ２６１およびラッチ２６２が列ごとに配置される。列数がＮ（Ｎは、整数）である場合には、比較器３００、カウンタ２６１およびラッチ２６２は、Ｎ個ずつ配置される。なお、本実施形態に係る一組の比較器３００、カウンタ２６１およびラッチ２６２がＡＤＣに対応する。

　比較器３００は、ＤＡＣ２３０からの参照信号と、対応する列からの画素信号とを比較するものである。参照信号の電位を以下、参照電位ＶＲＭＰとし、画素信号を伝送する垂直信号線２５９の電位を以下、入力電位ＶＶＳＬとする。この比較器３００は、比較結果を示す出力信号ＶＣＯを、対応する列のカウンタ２６１に供給する。

　また、画素回路２５０が初期化されたときの画素信号のレベル（すなわち、入力電位ＶＶＳＬ）を、例えば「Ｖｒレベル」と称し、光電変換素子１０１ａに蓄積されている残留電荷がノードｎ１０に転送されたときの画素信号のレベルを、例えば「Ｖｓレベル」と称する。すなわち、本実施形態では、比較基準となるレベルを「Ｖｒレベル」と称し、比較対象となるレベルを「Ｖｓレベル」と称する場合がある。

　また、比較基準となるレベル及び比較対象となるレベルの双方に残留電荷（アナログの画像信号に対応する）に関する情報が含まれる場合をＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ）駆動と称する場合がある。一方で、比較基準となるレベル及び比較対象となるレベルの少なくとも一方に残留電荷（アナログの画像信号に対応する）に関する情報が含まれない場合の駆動例をＤＤＳ（Ｄｏｕｂｌｅ　Ｄａｔａ　Ｓａｍｐｌｉｎｇ）駆動と称する場合がある。一般に、ＣＤＳ駆動の方が、ＤＤＳ駆動よりもデジタル変換後のデジタル信号のＳＮ比がより良くなる傾向を示す。

　カウンタ２６１は、出力信号ＶＣＯが反転するまでの期間に亘って計数値を計数するものである。このカウンタ２６１は、例えば、リセットレベルに対応する出力信号ＶＣＯが反転するまでの期間に亘ってダウンカウントし、信号レベルに対応する出力信号ＶＣＯが反転するまでの期間に亘ってアップカウントする。これにより、例えばＶｒレベルとＶｓレベルとの差分を求める処理が実現される。

　そして、カウンタ２６１は、計数値を示すデジタル信号をラッチ２６２に保持させる。比較器３００およびカウンタ２６１により、アナログの画素信号をデジタル信号に変換するＡＤ変換処理が実現される。すなわち、比較器３００およびカウンタ２６１は、ＡＤＣとして機能する。このように比較器およびカウンタを用いるＡＤＣは、一般に、シングルスロープ型のＡＤＣと呼ばれる。ラッチ２６２は、デジタル信号を保持するものである。このラッチ２６２は、水平走査回路２７０の制御に従って、保持したデジタル信号を出力する。

　本実施形態に係る固体撮像素子２００は、通常撮影モードと、校正モードとを有する。通常撮影モードは、露光期間と読み出し期間を有し、通常の撮影を行うモードである。一方で校正モードは、通常の撮影の前に、各画素回路の特性ばらつきを校正するための情報を取得するモードである。本実施形態では、校正判定部１０３内のトランジスタの製造ばらつきなどによって、画素毎に反転閾値がばらつくため、その閾値を知るために校正モードを使用する。各モードは、操作部（１４０）を介した指示入力にしたがい設定される。各モードでは、垂直走査回路２１０を介して各画素回路２５０に供給される駆動信号がモード毎に変更される。

［通常モードの動作例］
　図８は、本実施形態に係る通常モードの動作例のタイムチャートである。Ａ図は、高照射でカウンタ１０５ａが１回以上カウントする状態例であり、Ｂ図は、低照射でカウンタ１０５ａがカウントされない状態例である。横軸は時間を示し、縦軸は、駆動信号ＥＸＰ、ＲＳＴ、ＴＧ、光電変換素子１０１ａの蓄積電荷Ｌ１０、第１の蓄積部１０２の電位Ｌ１６を示す。ラインＬ１０は、光電変換素子１０１ａの容量内の電荷を示す。ラインＬ１２は、光電変換素子１０１ａの生成電荷量を示す。駆動信号ＥＸＰは、高レベルが電荷の蓄積期間を示し、低レベルが読み出し期間を示す。

　Ａ図に示すように、高照射状態では、時間ｔ０で、駆動信号ＲＳＴ、ＴＧが高レベルとなり、光電変換素子１０１ａ、及び第１の蓄積部１０２が初期化される。すなわち、ノードｎ１０の電位が電源電位ＶＤＤとなる。

　続けて、時間ｔ１で駆動信号ＲＳＴ、ＴＧが低レベルとなり、駆動信号ＥＸＰが高レベルとなる。これにより、光電変換素子１０１ａで生成された電荷が容量を超え、第１の蓄積部１０２へ蓄積される。そして、時間ｔ１で第１の蓄積部１０２のノードｎ１０の電位が低下を開始する。そして、時間ｔ２でコンパレータ１０３ａの閾値電位Ｖｔｈに１回目に到達する。これによりコンパレータ１０３ａが第１信号を出力し、カウンタ１０５ａがカウント値を１プラスする。同時に、駆動信号ＲＳＴである第１信号が高レベルであるので、リセットトランジスタ１０４ａが導通状態となり、第１の蓄積部１０２のノードｎ１０の電位が電源電位ＶＤＤにリセットされる。

　このような処理をくり返し、時間ｔ６で駆動信号ＥＸＰが低レベルとなり読み出し期間が開始される。続けて時間ｔ７で、駆動信号ＴＧが高レベルとなり、光電変換素子１０１ａの蓄積電荷が第１の蓄積部１０２に転送され、ノードｎ１０の電位は残量電荷の電位に対応する。そして、時間ｔ８で、駆動信号ＲＳＴが高レベルとなり、１の蓄積部１０２のノードｎ１０の電位が電源電位ＶＤＤにリセットされる。

　また、時間ｔ７からｔ８の間に、Vｓレベルとして残留電荷に対応するアナログ信号電位が読み出し回路２６０に出力される。一方で、時間ｔ８からｔ９の間に、Vｒレベルとして暗電流に対応するアナログ信号電位が読み出し回路２６０に出力される。これにより、読み出し回路２６０は、Vｓレベルに対応する電位と、Vｒレベルに対応する電位の差分をデジタル信号Ｓａに変換し、信号処理部２８０に出力する。

　そして、信号処理部２８０の演算部２８０ｂは、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：２回］＋Ｋ２×［デジタル信号Ｓａの値］を演算し、メモリ２８２に出力する。メモリ２８２では、各画素回路２５０の座標（ｘ、ｙ）に応じた記憶領域に画像信号Ｇ（ｘ、ｙ）を記憶する。そして、メモリ２８２では、各画素回路２５０（ｘ、ｙ）の座標に応じた画像信号Ｇ（ｘ、ｙ）を画像データとしてＤＳＰ回路１２０に出力する。

　一方でＢ図に示すように、低照射状態では、時間ｔ０で、駆動信号ＲＳＴ、ＴＧが高レベルとなり、光電変換素子１０１ａ、及び第１の蓄積部１０２が初期化される。すなわち、ノードｎ１０の電位が電源電位ＶＤＤとなる。

　続けて、時間ｔ１で駆動信号ＲＳＴ、ＴＧが低レベルとなり、駆動信号ＥＸＰが高レベルとなる。これにより、光電変換素子１０１ａで電荷が生成され、電荷量Ｌ１８は増加を継続するが、光電変換素子１０１ａ内の容量内に生成された電荷量が維持される。

　時間ｔ６で駆動信号ＥＸＰが低レベルとなり読み出し期間が開始される。続けて時間ｔ７で、駆動信号ＴＧが高レベルとなり、光電変換素子１０１ａの蓄積電荷が第１の蓄積部１０２に転送され、ノードｎ１０の電位は残量電荷の電位に対応する。そして、時間ｔ８で、駆動信号ＲＳＴが高レベルとなり、１の蓄積部１０２のノードｎ１０の電位が電源電位ＶＤＤにリセットされる。

　そして、信号処理部２８０の演算部２８０ｂは、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：０回］＋Ｋ２×［デジタル信号Ｓａの値］を演算し、メモリ２８２に出力する。メモリ２８２では、各画素回路２５０の座標（ｘ、ｙ）に応じた記憶領域に画像信号Ｇ（ｘ、ｙ）を記憶する。そして、メモリ２８２では、各画素回路２５０の座標（ｘ、ｙ）に応じた画像信号Ｇ（ｘ、ｙ）を画像データとしてＤＳＰ回路１２０に出力する。

　図９は、露光中に光量が急激に変化した場合の動作例のタイムチャートである。図９は、光量が急激に変化した場合を除き図８と同等の図である。Ａ図は、高照射でカウンタ１０５ａが３回カウントした例である。このように、露光中に光量が増えた場合はリセットの回数が増え、それをそのままカウントする方式である。このため、露光中に光量が一定であった場合も、変化した場合も、それに追従してリセット・カウントの動作を行うため、予測外れによる誤信号となる恐れはないものである。すなわち、信号処理部２８０の演算部２８０ｂは、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：３回］＋Ｋ２×［デジタル信号Ｓａの値］と演算し、メモリ２８２に出力する。

［校正モードの動作例］
　図１０は、本実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号ＥＸＰ、ＲＳＴ、変圧電源ＶＲＳの電位Ｌ１８、第１の蓄積部１０２の電位Ｌ２０を示す。

　上述のように、コンパレータ１０３ａは、ノードｎ１０（図６参照）の電位が閾値電位Ｖｔｈを下側に越えるまで低レベルの第１信号を出力し、閾値電位Ｖｔｈを下側に越えると高レベルの第１信号を出力する。また、リセットトランジスタ１０４ａは、第１信号が高レベルの場合に、高レベル信号を出力する。なお、ノードｎ１０（図６参照）の電位は、第１畜電部１０２に対応する。

　図１０に示すように、時間ｔ０で変圧電源ＶＲＳの電位Ｌ１８の増加を開始する。開始時のノードｎ１０の電位は閾値電位Ｖｔｈを下側に越えた状態であるので、第１信号は高レベルであり、駆動信号ＲＳＴは高レベルとなる。駆動信号ＲＳＴが高レベルであるので、リセットトランジスタ１０４ａは、導通状態を維持する。

　更に変圧電源ＶＲＳの電位Ｌ１８の増加を継続すると、時間ｔ１でノードｎ１０の電位は閾値電位Ｖｔｈを上側に越える状態となる。このため、第１信号は低レベルに変わり、駆動信号ＲＳＴは低レベルとなる。これにより、リセットトランジスタ１０４ａは、非導通状態となる。その後、変圧電源ＶＲＳの電位Ｌ１８の増加は継続されるが、リセットトランジスタ１０４ａが非導通状態となるので、ノードｎ１０の電位は閾値電位Ｖｔｈの状態で維持される。

　そして、時間ｔ２で読み出し期間となる。読み出し期間では、変圧電源ＶＲＳの電位Ｌ１８は、電源電位ＶＤＤに維持される。そして、時間ｔ３で、増幅回路１０８（図６参照）の出力信号ＳＨＴにより駆動信号ＲＳＴが高レベル信号となり、ノードｎ１０（図６参照）の電位が電源電位ＶＤＤに初期化される。

　このとき、時間ｔ２とｔ３の間で、閾値電位Ｖｔｈに対応するノードｎ１０の電位がVｓレベルとして読み出し回路２６０に読み出される。一方で、時間ｔ４とｔ５の間で、電源電位ＶＤＤに対応するノードｎ１０の電位がVｒレベルとして読み出し回路２６０に読み出される。これにより、Vｓレベルの電位とVｒレベルの電位の差分が、この画素２５０の閾値電位Ｖｔｈとして生成される。メモリ２８０は、画素回路２５０の座標（ｘ、ｙ）毎に閾値電位Ｖｔｈを記憶する。第１畜電部１０２の容量は、既知であるので閾値電位Ｖｔｈと第１畜電部１０２の容量の情報から、カウンタ１０５の１カウントに対応する残留電荷量を正確に算出することが可能となる。これにより、係数Ｋ１を校正し、画素回路２５０の座標（ｘ、ｙ）毎にＫ１（ｘ、ｙ）として記憶する。すなわち、画素回路２５０の画像信号Ｇ（ｘ、ｙ）を、Ｋ１（ｘ、ｙ）×［リセット回数］＋Ｋ２×［デジタル信号Ｓａの値］としてより正確に演算することが可能となる。

　以上説明したように、本実施形態によれば、通常モードでは、光電変換素子１０１ａで生成された電荷が第１の蓄積部１０２に蓄積され、コンパレータ１０３ａが所定の閾値電位Ｖｔｈになる度に第１信号を出力し、第１の蓄積部１０２をリセットすると共に、カウンタ１０５ａがカウント値を１プラスする。これにより、電変換素子１０１ａで生成された電荷が第１の蓄積部１０２のコンデンサを超える場合にも、第１の蓄積部１０２への電荷の蓄積を継続することが可能となると共に、カウント値により光電変換素子１０１ａで生成された電荷量も算出することが可能となる。更に、電変換素子１０１ａと第１の蓄積部１０２の残留電荷は、増幅部１０６によりアナログ電位として読み出し回路２６０に読み出され、デジタル値に変換される。このように、高照射でもダイナミックレンジが飽和することがなく、残留電荷を含めた画像信号を生成できる。

　また、通常モードでは、低照射で第１の蓄積部１０２の容量を一度も越えることがない場合にも、電変換素子１０１ａと第１の蓄積部１０２の残留電荷は、増幅部１０６によりアナログ電位として読み出し回路２６０に読み出され、デジタル値に変換される。これにより、低照射で第１の蓄積部１０２の容量を一度も越えることがない場合にも、残留電荷を含めた画像信号を生成できる。

　更に校正モードでは、変圧電源ＶＲＳの電位Ｌ１８を閾値電位Ｖｔｈの下側から増加させることとした。これにより、変圧電源ＶＲＳの電位Ｌ１８の増加を継続すると、ノードｎ１０の電位は閾値電位Ｖｔｈを上側に越える状態となり、リセットトランジスタ１０４ａは、非導通状態となり、ノードｎ１０の電位は閾値電位Ｖｔｈの状態で維持される。このため、画素回路２５０毎の閾値電位Ｖｔｈの情報を得ることが可能となり、係数Ｋ１を校正し、画素回路２５０の座標（ｘ、ｙ）毎にＫ１（ｘ、ｙ）として記憶することができる。これにより、画素回路２５０の画像信号Ｇ（ｘ、ｙ）を、Ｋ１（ｘ、ｙ）×［リセット回数］＋Ｋ２×［デジタル信号Ｓａの値］としてより正確に演算することが可能となる。

（第２実施形態）
　第２実施形態に係る固体撮像素子２００では、変圧電源ＶＲＳの電位変化の傾きを複数回変更して、校正モードを実行する点で第１実施形態に係る固体撮像素子２００と相違すると相違する。以下では、第１実施形態に係る固体撮像素子２００と相違する点を説明する。

［校正モードの動作例］
　図１１は、本実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号ＥＸＰ、ＲＳＴ、変圧電源ＶＲＳの電位Ｌ２２、２４、第１の蓄積部１０２の電位Ｌ２６、Ｌ２８を示す。電位Ｌ２２及び電位Ｌ２６は、電位Ｌ２４及び電位Ｌ２８よりも電位変化の傾きが大きい状態を示す。

　コンパレータ１０３ａの動作遅延などの特性により、第１の蓄積部１０２の電位変化の傾きが変わると判定閾値が変わる場合がある。それに備えて、校正データ取得モードにおいて、変圧電源ＶＲＳのスイープ傾きを変えて複数回校正データを取得する。

　カウンタ１０５ａのカウント値が小さい場合には低光量であり第１の蓄積部の電位変化の傾きが小さくなるので、校正データも傾きが小さい方の値を使用することが可能である。一方で、カウント値が大きい場合には高光量であるので傾きが大きい方の校正データをことが可能である。これにより、信号処理部２８０は、第１の蓄積部１０２の電位の傾き変化による判定閾値の変動にも追従することが可能となる。なお、信号処理部２８０は、カウント値に応じて、内挿又は外挿により、校正データを生成してもよい。

（第３実施形態）
　第３実施形態に係る固体撮像素子２００では、第２の畜電部を更に備える点第１実施形態に係る固体撮像素子２００と相違すると相違する。以下では、第１実施形態に係る固体撮像素子２００と相違する点を説明する。

［画素回路の構成例］
　図１２及び図１３を用いて、本実施形態における画素回路２５０の構成例を説明する。図１２は、第２実施形態に係る画素回路２５０の構成例を示すブロック図である。画素回路２５０は、第２の畜電部１０９を更に備えることで、第１実施形態に係る画素回路２５０と相違する。第２の畜電部１０９のコンデンサ容量は第１の畜電部１０２のコンデンサ容量よりも小さく構成される。なお、本実施形態に係る第２の畜電部１０９が第２電荷保持部に対応する。

　図１２に示すように、光電変換部１０１と、増幅部１０６と、第２の畜電部１０９とは、第１基板（図４参照）に構成される。一方で、第１の蓄積部１０２と、判定部１０３と、リセット部１０４と、カウント部１０５と、読み出し回路２６０と、信号処理部２８０とは、第２基板（図４参照）に構成される。これにより、撮像素子２００をより小型化にすることが可能となる。

　第２の畜電部１０９は、電荷の蓄積時には、第１の畜電部１０２と並列に接続される。これにより、電荷の蓄積時には、蓄積電荷用のコンデンサ容量を増加させることが可能となる。

　一方で、残留電荷の読み出し時には、第１の畜電部１０２と第２の畜電部１０９とは、電気的に非接続にされ、第２の畜電部１０９にのみ光電変換部１０１の電荷が転送される。

　図１３は、第３実施形態に係る画素回路２５０の回路構成例を示す図である。ノードｎ１０に第２の畜電部１０９が接続される。第２の畜電部１０９は、例えばフローティングディフュージョンである。容量接続トランジスタ１１５は、ノードｎ１０と、第１の畜電部１０２が接続されるノードｎ１６との間に接続される。

　容量接続トランジスタ１１５は、例えばＮチャンネルのＭＯＳトランジスタから構成される。ゲート電極には、駆動信号ＦＣＧが供給される。この駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。

　容量接続トランジスタ１１５のゲート電極にはオアゲート１１４が接続され、オアゲート１１４にはノットゲート１１３が接続される。信号ｘＥＸＰは、蓄積期間に０となり読出期間に１となる信号である。これにより駆動信号ＦＣＧは、蓄積期間では、駆動信号ＲＳＴがハイレベルの時にロウレベルとなる。また、駆動信号ＲＳＴがハイレベルの時に中レベル信号となる。一方で、駆動信号ＦＣＧは、読出期間では常にハイレベルとなる。

　これにより、容量接続トランジスタ１１５は、電荷の蓄積時には、中レベルの駆動信号ＦＤＧが供給され、第１の畜電部１０２をあふれた電荷は、第２の畜電部１０９に供給される状態となる。

　一方で、第１の畜電部１０２のリセット時には、低レベルの駆動信号ＦＤＧが供給され、非アクティブ状態（オフの状態）となる。これにより、第１の畜電部１０２と、第２の畜電部１０９は、電気的に非接続となる。

［通常モードの動作例］
　図１４は、第３実施形態に係る動作例のタイムチャートである。Ａ図は、高照射でカウンタ１０５ａが１回以上カウントアップする状態例であり、Ｂ図は、低照射でカウンタ１０５ａがカウントアップされない状態例である。

　横軸は時間を示し、縦軸は、駆動信号ＥＸＰ、ＲＳＴ、ＴＧ、ＦＣＧ、光電変換素子１０１ａの蓄積電荷Ｌ１０、Ｌ１８、第１の蓄積部１０２の電位Ｌ１６、Ｌ２０、第２の蓄積部１０９の電位Ｌ２２、Ｌ２４を示す。

　Ａ図に示すように、高照射状態では、時間ｔ０で、駆動信号ＲＳＴ、ＴＧ、ＦＣＧが高レベルとなり、光電変換素子１０１ａ、第１の蓄積部１０２、及び第２の蓄積部１０９が初期化される。すなわち、ノードｎ１０の電位が電源電位ＶＤＤとなる。このとき、駆動信号ＦＣＧが高レベルであるので、第１の蓄積部１０２、及び第２の蓄積部１０９は並列接続され、ノードｎ１０の電位となる。

　続けて、時間ｔ１で駆動信号ＲＳＴ、ＴＧが低レベルとなり、駆動信号ＦＣＧが中レベルとなり、駆動信号ＥＸＰが高レベルとなる。これにより、光電変換素子１０１ａで生成された電荷が第２の蓄積部１０９へ蓄積され、第２の蓄積部１０９のノードｎ１０の電位Ｌ２２が低下を開始する。そして、時間ｔ２で第２の蓄積部１０９の容量に所定量の電荷が蓄積され、第１の蓄積部１０２の電荷の蓄積が開始される。これにより、第１の蓄積部１０２のノードｎ１６の電位Ｌ１６が低下を開始する。

　そして、時間ｔ３でコンパレータ１０３ａの閾値電位Ｖｔｈに１回目に到達する。これによりコンパレータ１０３ａが第１信号を出力し、カウンタ１０５ａがカウント値を１プラスする。同時に、駆動信号ＲＳＴである第１信号が高レベルであるので、リセットトランジスタ１０４ａが導通状態となり、第１の蓄積部１０２のノードｎ１６の電位が電源電位ＶＤＤにリセットされる。また、同時に駆動信号ＦＣＧが低レベルとなり、第１の蓄積部１０２と第２の蓄積部１０９とは非導通状態となり、第２の蓄積部１０９に光電変換素子１０１ａで生成された電荷が蓄積される。これから分かるように、第１の蓄積部１０２のリセット期間に光電変換素子１０１ａで生成された電荷は、第２の蓄積部１０９に蓄積され維持される。

　続けて、時間ｔ４で再び駆動信号ＲＳＴが低レベルとなり、駆動信号ＦＣＧが中レベルとなる。これにより、光電変換素子１０１ａで生成された電荷が第１の蓄積部１０２へ蓄積され、第１の蓄積部１０２のノードｎ１６の電位Ｌ１６が低下を再び開始する。

　このような処理をくり返し、時間ｔ７で駆動信号ＥＸＰが低レベルとなり読み出し期間が開始され、駆動信号ＦＣＧが高レベルとなる。駆動信号ＦＣＧ高レベルであるので、容量接続トランジスタ１１５が導通状態となり、第１の蓄積部１０２と第２の蓄積部１０９とは導通状態となる、ノードｎ１０及びノードｎ１６は同電位となる。

　続けて時間ｔ９で、駆動信号ＴＧが高レベルとなり、光電変換素子１０１ａの蓄積電荷が第１の蓄積部１０２と第２の蓄積部１０９とに転送され、ノードｎ１０の電位は残量電荷の電位に対応する。そして、時間ｔ１０で、駆動信号駆動信号ＴＧが低レベルとなり、光電変換素子１０１ａと第１の蓄積部１０２及び第２の蓄積部１０９との間が電気的に非接続の状態になる。

　続けて時間ｔ１２で、駆動信号ＲＳＴが高レベルとなり、第１の蓄積部１０２及び第２の蓄積部１０９がリセットされ、電源電位ＶＤＤとなる。そして、時間ｔ１３で、駆動信号ＲＳＴが低レベルとなり、時間ｔ１４で、駆動信号ＦＣＧが低レベルとなる。

　また、時間ｔ７からｔ８の間に、Vｒレベルとして第１の蓄積部１０２及び第２の蓄積部１０９のアナログ残留電荷信号がカラム信号処理部２６０に出力される。一方で、時間ｔ１０からｔ１１の間に、Vｓレベルとして光電変換素子１０１ａの蓄積電荷が加えられた第１の蓄積部１０２及び第２の蓄積部１０９のアナログ残留電荷信号がカラム信号処理部２６０に２回時系列に出力される。これにより、カラム信号処理部２６０は、Vｓレベルに対応する電位と、Vｒレベルに対応する電位の差分をデジタル残留電荷信号Ｓａ１に変換し、信号処理部２８０に出力する。すなわち、デジタル残留電荷信号Ｓａ１は、光電変換素子１０１ａの残留電荷に応じた信号となる。光電変換素子１０１ａの容量と、第１の蓄積部１０２及び第２の蓄積部１０９の容量は既知であるので、蓄積期間終了時の全体の残留電荷に対応する値は、デジタル残留電荷信号Ｓａ１より演算可能である。上述のように、第１の蓄積部１０２のリセット期間に光電変換素子１０１ａで生成された電荷は、第２の蓄積部１０９に蓄積され維持される。このため、デジタル残留電荷信号Ｓａ１には、第１の蓄積部１０２のリセット期間に光電変換素子１０１ａで生成された電荷も含まれる。

　そして、信号処理部２８０の演算部２８０ｂは、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：２回］＋Ｋ４×［デジタル残留電荷信号Ｓａ１の信号値］を演算し、メモリ２８２に出力する。メモリ２８２では、各画素回路２５０の座標に応じた記憶領域に画像信号を記憶する。そして、メモリ２８２では、各画素回路２５０の座標に応じた画像信号Ｇ（ｘ、ｙ）を画像データとしてＤＳＰ回路１２０に出力する。Ｋ４は、係数である。

　更に、時間ｔ１２からｔ１３の間に、Vｒレベルとして第１の蓄積部１０２及び第２の蓄積部１０９のリセット後の蓄積電荷に対応するアナログ残留電荷信号がカラム信号処理部２６０に出力される。これにより、カラム信号処理部２６０は、Vｓレベルに対応する電位と、Vｒレベルに対応する電位の差分をデジタル残留電荷信号Ｓａ２に変換し、信号処理部２８０に出力する。すなわち、デジタル残留電荷信号Ｓａ２は、全残留電荷に応じた信号となる。信号処理部２８０の演算部２８０ｂは、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：２回］＋Ｋ５×［デジタル残留電荷信号Ｓａ２の信号値］を演算可能である。Ｋ５は、係数である。ただし、上述のように、一回目のVｓレベル、Vｒレベルのレベル信号により演算した画像信号Ｇ（ｘ、ｙ）の方が、ＳＮ比が良くなる。

　一方でＢ図に示すように、低照射状態では、時間ｔ０で、駆動信号ＲＳＴ、ＴＧ、ＦＣＧが高レベルとなり、光電変換素子１０１ａ、第１の蓄積部１０２、及び第２の蓄積部１０９が初期化される。すなわち、ノードｎ１０の電位が電源電位ＶＤＤとなる。このとき、駆動信号ＦＣＧが高レベルであるので、第１の蓄積部１０２、及び第２の蓄積部１０９は並列接続され、ノードｎ１０の電位となる。

　続けて、時間ｔ１で駆動信号ＲＳＴ、ＴＧが低レベルとなり、駆動信号ＦＣＧが中レベルとなり、駆動信号ＥＸＰが高レベルとなる。これにより、光電変換素子１０１ａで電荷が生成され、電荷量Ｌ１８は増加を継続するが、光電変換素子１０１ａ内の容量に生成された電荷量が維持される。このため、第１の蓄積部１０２、及び第２の蓄積部１０９の電位Ｌ２０、Ｌ２４は、それぞれ初期電位のＶＤＤに維持される。

　読み出し期間の駆動は、高照射時と同等である。これにより、１回目のVｒレベルと、Vｓレベルの読み出しにより、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：０回］＋Ｋ４×［デジタル残留電荷信号Ｓａ１の信号値］を演算し、メモリ２８２に出力する。メモリ２８２では、各画素回路２５０の座標に応じた記憶領域に画像信号を記憶する。

　また、２回目のVｒレベルと、Vｓレベルの読み出しにより、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１×［リセット回数：０回］＋Ｋ５×［デジタル残留電荷信号Ｓａ２の信号値］を演算する。

［校正モードの動作例］
　図１５は、第３実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号ＥＸＰ、ＲＳＴ、ＦＣＧ、変圧電源ＶＲＳの電位Ｌ２６、第１の蓄積部１０２の電位Ｌ２８、第２の蓄積部１０９の電位Ｌ３０を示す。

　上述のように、コンパレータ１０３ａは、ノードｎ１０（図６参照）の電位が閾値電位Ｖｔｈを下側に越えるまで低レベルの第１信号を出力し、閾値電位Ｖｔｈを下側に越えると高レベルの第１信号を出力する。また、リセットトランジスタ１０４ａは、　第１信号が高レベルの場合に、高レベル信号を出力する。なお、ノードｎ１０（図６参照）の電位は、第１畜電部１０２に対応する。また、駆動信号ＦＣＧは、畜電期間では、第１信号が高レベルの場合に、高レベル信号を出力する。

　図１５に示すように、時間ｔ０で変圧電源ＶＲＳの電位Ｌ２６の増加を開始する。開始時のノードｎ１６の電位は閾値電位Ｖｔｈを下側に越えた状態であるので、第１信号は高レベルであり、駆動信号ＲＳＴは高レベルとなる。駆動信号ＲＳＴが高レベルであるのリセットトランジスタ１０４ａは、導通状態を維持する。

　駆動信号ＦＣＧは、第１信号が高レベルであるので高レベル信号となる。駆動信号ＦＣＧが高レベルであるの容量接続トランジスタ１０５は、導通状態を維持する。

　更に変圧電源ＶＲＳの電位Ｌ２６の増加を継続すると、時間ｔ１でノードｎ１６の電位は閾値電位Ｖｔｈを上側に越える状態となる。このため、第１信号は低レベルに変わり、駆動信号ＲＳＴは低レベルとなる。これにより、リセットトランジスタ１０４ａは、非導通状態となる。

　時間ｔ１で駆動信号ＦＣＧは、第１信号が低レベルとなるので低レベル信号となる。駆動信号ＦＣＧが低レベル信号であるの容量接続トランジスタ１０５は、非導通状態を維持する。

　その後、変圧電源ＶＲＳの電位Ｌ２６の増加は継続されるが、リセットトランジスタ１０４ａが非導通状態となるので、ノードｎ１６の電位は閾値電位Ｖｔｈの状態で維持される。同様に、容量接続トランジスタ１０５が非導通状態となるので、ノードｎ１０の電位は閾値電位Ｖｔｈの状態で維持される。

　そして、時間ｔ２で読み出し期間となる。駆動信号ＥＸＰは低レベルで維持されるので、読み出し期間も駆動信号ＦＣＧは低レベルで維持される。これにより、ノードｎ１６の電位は閾値電位Ｖｔｈの状態で維持され、ノードｎ１０の電位は閾値電位Ｖｔｈの状態で維持される。

　時間ｔ３で駆動信号ＲＳＴが増幅器１０８の信号ＳＨＴにより高レベルとされ、駆動信号ＦＣＧも同期して高レベルとなる。これにより、第１畜電部１０２、及び第２畜電部１０９は初期電位である電源電位ＶＤＤにリセットされ、ノードｎ１６、及びノードｎ１０の電位は電源電位ＶＤＤで維持される。

　このとき、時間ｔ２とｔ３の間で、閾値電位Ｖｔｈに対応するノードｎ１０の電位がVｓレベルとして読み出し回路２６０に読み出される。一方で、時間ｔ４とｔ５の間で、電源電位ＶＤＤに対応するノードｎ１０の電位がVｒレベルとして読み出し回路２６０に読み出される。これにより、Vｓレベルの電位とVｒレベルの電位の差分が、この画素２５０の閾値電位Ｖｔｈとして生成される。メモリ２８０は、画素回路２５０の座標（ｘ、ｙ）毎に閾値電位Ｖｔｈを記憶する。第１畜電部１０２の容量は、既知であるので閾値電位Ｖｔｈと第１畜電部１０２の容量の情報から、カウンタ１０５の１カウントに対応する残留電荷量を正確に算出することが可能となる。これにより、係数Ｋ１を校正し、画素回路２５０の座標（ｘ、ｙ）毎にＫ１（ｘ、ｙ）として記憶する。すなわち、画素回路２５０の画像信号Ｇ（ｘ、ｙ）を、Ｋ１（ｘ、ｙ）×［リセット回数］＋Ｋ２×Ｋ４×［デジタル残留電荷信号Ｓａ１の信号値］としてより正確に演算することが可能となる。

　以上説明したように、本実施形態によれば、通常モードでは、電変換素子１０１ａで生成された電荷が第１の蓄積部１０２及び第２の蓄積部１０９に蓄積され、コンパレータ１０３ａが所定の閾値電位Ｖｔｈになる度に第１信号を出力し、第１の蓄積部１０２をリセットすると共に、カウンタ１０５ａがカウント値を１プラスする。これにより、電変換素子１０１ａで生成された電荷が第１の蓄積部１０２の容量を超える場合にも、第１の蓄積部１０２への電荷の蓄積を継続することが可能となると共に、カウント値により電変換素子１０１ａで生成された電荷量も算出することが可能となる。

　また、１回目のVｒレベル、Vｓレベルの読み出しでは、ＣＤＳ駆動により電変換素子１０１ａの残留電荷をより高ＳＮな信号と読み出すことが可能となる。一方で２回目のVｒレベル、Vｓレベルの読み出しでは、ＤＤＳ駆動により電変換素子１０１ａの残留電荷と、１の蓄積部１０２及び第２の蓄積部１０９の残留電荷と読み出すことが可能となる。また、第１の蓄積部１０２のリセット期間に光電変換素子１０１ａで生成された電荷は、第２の蓄積部１０９により蓄積が継続されるので、２回目のVｒレベル、Vｓレベルの読み出しでは、残留電荷に第１の蓄積部１０２のリセット期間に光電変換素子１０１ａで生成された電荷も含まれることとなる。これにより、第１の蓄積部１０２のリセット期間に光電変換素子１０１ａで生成された電荷も含めた画像信号Ｇ（ｘ、ｙ）の生成が可能となる。

　同様に、低照射で第１の蓄積部１０２の容量を一度も越えることがない場合にも、１回目のVｒレベル、Vｓレベルの読み出しでは、ＣＤＳ駆動により電変換素子１０１ａの残留電荷をより高ＳＮな信号と読み出すことが可能となる。一方で２回目のVｒレベル、Vｓレベルの読み出しでは、ＤＤＳ駆動により電変換素子１０１ａの残留電荷と、１の蓄積部１０２及び第２の蓄積部１０９の残留電荷と読み出すことが可能となる。

　更に校正モードでは、変圧電源ＶＲＳの電位Ｌ２６を閾値電位Ｖｔｈの下側から増加させることとした。これにより、変圧電源ＶＲＳの電位Ｌ２６の増加を継続すると、ノードｎ１６の電位は閾値電位Ｖｔｈを上側に越える状態となり、リセットトランジスタ１０４ａは、非導通状態となり、ノードｎ１６の電位は閾値電位Ｖｔｈの状態で維持される。このとき、容量接続トランジスタ１１５も非導通状態となり、ノードｎ１０の電位は閾値電位Ｖｔｈの状態で維持される。このため、画素回路２５０毎の閾値電位Ｖｔｈの情報を得ることが可能となり、係数Ｋ１を校正し、画素回路２５０の座標（ｘ、ｙ）毎にＫ１（ｘ、ｙ）として記憶することができる。これにより、１回目のVｒレベルと、Vｓレベルの読み出しにより、画像信号Ｇ（ｘ、ｙ）として、Ｋ１（ｘ、ｙ）×［リセット回数］＋Ｋ４×［デジタル残留電荷信号Ｓａ１の信号値］としてより正確に演算できる。同様に、２回目のVｒレベルと、Vｓレベルの読み出しにより、画素回路２５０の画像信号Ｇ（ｘ、ｙ）として、Ｋ１（ｘ、ｙ）×［リセット回数］＋Ｋ５×［デジタル残留電荷信号Ｓａ２の信号値］としてより正確に演算できる。

（第４実施形態）
　第４実施形態に係る固体撮像素子２００では、第２の畜電部の電位が所定値よりも高電位である場合に、コンパレータ１０３ａの電流源からの供給電流を抑制可能である点で、第３実施形態に係る固体撮像素子２００と相違すると相違する。以下では、第３実施形態に係る固体撮像素子２００と相違する点を説明する。

［画素回路の構成例］
　図１６は、第４実施形態に係る画素回路２５０の構成例を示す図である。図１６に示すよう、判定部１０３は、差動アンプ１０３ｄにより構成され、動作電流を決める定電流バイアストランジスタ１０３ｂと差動対の間に直列にＰＭＯＳトランジスタ１０３ｃが設けられる。

　ＭＯＳトランジスタ１０３ｃのゲート電極はノードｎ１０の第２の蓄積部１０９に接続されている。また出力ノードには並列にＮＭＯＳトランジスタ１０３ｅが設けられ、そのゲート電極もノードｎ１０の第２の蓄積部１０９に接続されている。このような回路を用いることで、第２の蓄積部１０９の電位が高いときにはＰＭＯＳトランジスタ１０３ｃがオフして、判定部１０３に電流が流れなくなる。またＮＭＯＳトランジスタ１０３ｅがオンして、出力電位がＬｏ電位に固定される。

［通常モードの動作例］
　図１７は、第４実施形態に係る動作例のタイムチャートである。基本動作の説明者はｍ図１４と同様ある。時間ｔ０とｔ１ａの間では、第２の蓄積部１０９の電位が所定値よりも高いので、ＰＭＯＳトランジスタ１０３ｃがオフして、判定部１０３に電流が流れなくなる。

　一方で、時間ｔ１ａとｔ７の間では、第２の蓄積部１０９の電位が所定値よりも低いので、ＰＭＯＳトランジスタ１０３ｃがオンして、判定部１０３に電流が流れる状態となる。このように、判定部１０３を使用しない期間の供給電流を抑制できるので撮像素子２５０の消費電力を抑制できる。

　同様に低照度の場合には、第２の蓄積部１０９の電位が所定値よりも低くなることがないので、全撮像期間において、ＰＭＯＳトランジスタ１０３ｃがオフして、判定部１０３に電流が流れない状態が維持される。

　以上説明したように、本実施形態によれば、判定部１０３の動作電流を決める定電流バイアストランジスタ１０３ｂと差動対の間に直列にＰＭＯＳトランジスタ１０３ｃを設け、ＰＭＯＳトランジスタ１０３ｃのゲート電極はノードｎ１０の第２の蓄積部１０９に接続することとした。これにより、第２の蓄積部１０９が所定電位よりも高い場合に、供給電力を抑制することが可能となる。

（第５実施形態）
　第５実施形態に係る固体撮像素子２００では、カラム信号処理部１６０内の比較器３００、カウンタ２６１、及びラッチを画素回路２５０毎に構成する点で第１実施形態に係る固体撮像素子２００と相違すると相違する。以下では第１実施形態に係る固体撮像素子２００と相違する点を説明する。

　図１８は、撮像素子２００の一部を模式的に示す図である。図１８に示ように、カラム信号処理部１６０内の比較器３００、カウンタ２６１、及びラッチを画素回路２５０毎に構成する。また、比較器３００をコンパレータ１０３ａ（図６参照）として共用してもよい。このようにすることで、回路規模を縮小し小面積化を実現できる。

　＜＜１．応用例＞＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＬＩＮ（Ｌｏｃａｌ　Ｉｎｔｅｒｃｏｎｎｅｃｔ　Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。

　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１９では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。

　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Ａｎｔｉｌｏｃｋ　Ｂｒａｋｅ　Ｓｙｓｔｅｍ）又はＥＳＣ（Ｅｌｅｃｔｒｏｎｉｃ　Ｓｔａｂｉｌｉｔｙ　Ｃｏｎｔｒｏｌ）等の制御装置としての機能を有してもよい。

　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。

　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Ｔｉｍｅ　Ｏｆ　Ｆｌｉｇｈｔ）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Ｌｉｇｈｔ　Ｄｅｔｅｃｔｉｏｎ　ａｎｄ　Ｒａｎｇｉｎｇ、Ｌａｓｅｒ　Ｉｍａｇｉｎｇ　Ｄｅｔｅｃｔｉｏｎ　ａｎｄ　Ｒａｎｇｉｎｇ）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

　ここで、図２０は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０、７９１２、７９１４、７９１６、７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２、７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図２０には、それぞれの撮像部７９１０、７９１２、７９１４、７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ、ｃは、それぞれサイドミラーに設けられた撮像部７９１２、７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０、７９１２、７９１４、７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。

　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０、７９２２、７９２４、７９２６、７９２８、７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０、７９２６、７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。

　図１９に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。

　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。

　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｃ　Ｄｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｏｆ　Ｍｏｂｉｌｅ　ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）若しくはＬＴＥ－Ａ（ＬＴＥ－Ａｄｖａｎｃｅｄ）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Ｐｅｅｒ　Ｔｏ　Ｐｅｅｒ）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Ｍａｃｈｉｎｅ　Ｔｙｐｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）端末）と接続してもよい。

　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Ｗｉｒｅｌｅｓｓ　Ａｃｃｅｓｓ　ｉｎ　Ｖｅｈｉｃｌｅ　Ｅｎｖｉｒｏｎｍｅｎｔ）、ＤＳＲＣ（Ｄｅｄｉｃａｔｅｄ　Ｓｈｏｒｔ　Ｒａｎｇｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Ｖｅｈｉｃｌｅ　ｔｏ　Ｖｅｈｉｃｌｅ）通信、路車間（Ｖｅｈｉｃｌｅ　ｔｏ　Ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）通信、車両と家との間（Ｖｅｈｉｃｌｅ　ｔｏ　Ｈｏｍｅ）の通信及び歩車間（Ｖｅｈｉｃｌｅ　ｔｏ　Ｐｅｄｅｓｔｒｉａｎ）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。

　測位部７６４０は、例えば、ＧＮＳＳ（Ｇｌｏｂａｌ　Ｎａｖｉｇａｔｉｏｎ　Ｓａｔｅｌｌｉｔｅ　Ｓｙｓｔｅｍ）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Ｇｌｏｂａｌ　Ｐｏｓｉｔｉｏｎｉｎｇ　Ｓｙｓｔｅｍ）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。

　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。

　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Ｎｅａｒ　Ｆｉｅｌｄ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）又はＷＵＳＢ（Ｗｉｒｅｌｅｓｓ　ＵＳＢ）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ　Ｍｕｌｔｉｍｅｄｉａ　Ｉｎｔｅｒｆａｃｅ、又はＭＨＬ（Ｍｏｂｉｌｅ　Ｈｉｇｈ－ｄｅｆｉｎｉｔｉｏｎ　Ｌｉｎｋ）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。

　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。

　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

　なお、図１９に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。

　なお、図１を用いて説明した本実施形態に係る固体撮像装置１の各機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。

　以上説明した車両制御システム７０００において、図１を用いて説明した本実施形態に係る固体撮像装置１は、図１９に示した応用例の撮像部７４１０に適用することができる。例えば、撮像部７４１０のダイナミックレンジを拡大することができる。

　なお、本技術は以下のような構成を取ることができる。

（１）
　受光量に応じた電荷を生成する光電変換部と、
　第１ノードを介して前記光電変換部に接続される第１畜電部と、
　前記第１ノードの電位と、所定電位とが一致したときに第１信号を出力する比較器と
　前記第１信号に応じて前記第１ノードをリセット電位にするリセット部と、
　前記第１信号をカウントして出力するカウント部と、を備え、
　第１モードでは、前記第１ノードに印加される前記リセット電位が時系列に変化する、固体撮像素子。

（２）
　第２モードでは、固定値の前記リセット電位を印加する、（１）に記載の固体撮像素子。

（３）
　前記リセット部は、前記第１ノードと電源部との間に接続されるリセットトランジスタで構成され、
　前記比較器は、前記第１ノードの電位が前記所定電位を低電位側に越えた場合に前記第１信号の出力を維持し、
　前記リセット部は前記第１信号の出力中は前記リセットトランジスタを導通状態にし、
　前記第１モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させる、（２）に記載の固体撮像素子。

（４）
　前記第１ノードの電位を読み出す読出回路を更に備える、（３）に記載の固体撮像素子。

（５）
　前記読出回路から供給されるアナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
　前記カウントと、前記デジタル信号と、所定の係数とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
　を更に備える、（４）に記載の固体撮像素子。

（６）
　前記信号処理部は、前記第１モードで得られた前記デジタル信号に基づき、前記所定の係数の値を変更する、（５）に記載の固体撮像素子。

（７）
　前記第１モードでは、前記第１ノードに印加される電位が時系列に変化する速度が異なる複数の電位が印可され、複数の前記デジタル信号に基づき、複数の前記所定の係数が生成される、
　前記第２モードでは、前記信号処理部は、複数の前記デジタル信号に基づき、前記所定の係数の値を変更する、（５）に記載の固体撮像素子。

（８）
　前記第２モードでは、前記信号処理部は、前記カウントに応じて前記所定の係数の値を変更する、（７）に記載の固体撮像素子。

（９）
　前記第１ノードに、前記第１畜電部と並列に接続される第２畜電部を更に備える、（８）に記載の固体撮像素子。

（１０）
　前記第１畜電部は第２トランジスタ介して、前記第１ノードに接続され、
　前記第２モードの第１期間では前記第２トランジスタの導通状態を第１状態とし、
　前記第２畜電部に蓄積される前記電荷が所定の容量を超える場合に、前記第１畜電部に前記電荷が蓄積される、（９）に記載の固体撮像素子。

（１１）
　前記第１モードでは、前記第２トランジスタは、前記第１信号の出力中は前記第１状態よりもより導電性の高い状態となり、前記第１信号の出力が停止すると、非導通状態となり、
　前記第２モードにおいて前記信号処理部は、前記第１モードの前記非導通状態で得られた前記デジタル信号に基づき、前記所定の係数の値を変更する、（１０）に記載の固体撮像素子。

（１２）　
　前記第２畜電部の電位に応じて、前記比較器に供給される電流を制御する、（１１）に記載の固体撮像素子。

（１３）　
　（１）に記載の固体撮像素子と、
　光学系と、
　を備える固体撮像装置。

　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

　１：撮像装置、１０１：光電変換部、１０２：第１の畜電部、比較器１０３ａ、１０４：リセット部、１０４ａ：リセットトランジスタ、１０５：カウント部、１０７：転送トランジスタ、１０９：第２の畜電部、１１５：容量接続トランジスタ、２００：固体撮像素子、２６０：読出回路、２８０：信号処理部。

Claims

　受光量に応じた電荷を生成する光電変換部と、
　第１ノードを介して前記光電変換部に接続される第１電荷保持部と、
　前記第１ノードの電位と、所定電位とが一致したときに第１信号を出力する比較器と
　前記第１信号に応じて前記第１ノードをリセット電位にするリセット部と、
　前記第１信号をカウントして出力するカウント部と、を備え、
　第１モードでは、前記第１ノードに印加される前記リセット電位が時系列に変化する、固体撮像素子。
　第２モードでは、固定値の前記リセット電位を印加する、請求項１に記載の固体撮像素子。
　前記リセット部は、前記第１ノードと電源部との間に接続されるリセットトランジスタで構成され、
　前記比較器は、前記第１ノードの電位が前記所定電位を低電位側に越えた場合に前記第１信号の出力を維持し、
　前記リセット部は前記第１信号の出力中は前記リセットトランジスタを導通状態にし、
　前記第１モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させる、請求項１に記載の固体撮像素子。
　前記第１ノードの電位を読み出す読出回路を更に備える、請求項３に記載の固体撮像素子。
　前記読出回路から供給されるアナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
　前記カウントと、前記デジタル信号と、所定の係数とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
　を更に備える、請求項４に記載の固体撮像素子。
　前記信号処理部は、前記第１モードで得られた前記デジタル信号に基づき、前記所定の係数の値を変更する、請求項５に記載の固体撮像素子。
　前記第１モードでは、前記第１ノードに印加される電位が時系列に変化する速度が異なる複数の電位が印可され、複数の前記デジタル信号に基づき、複数の前記所定の係数が生成され、
　前記第２モードでは、前記信号処理部は、複数の前記デジタル信号に基づき、前記所定の係数の値を変更する、請求項５に記載の固体撮像素子。
　前記第２モードでは、前記信号処理部は、前記カウントに応じて前記所定の係数の値を変更する、請求項７に記載の固体撮像素子。
　前記第１ノードに、前記第１電荷保持部と並列に接続される第２電荷保持部を更に備える、請求項８に記載の固体撮像素子。
　前記第１電荷保持部は第２トランジスタ介して、前記第１ノードに接続され、
　前記第２モードの第１期間では前記第２トランジスタの導通状態を第１状態とし、
　前記第２電荷保持部に蓄積される前記電荷が所定の容量を超える場合に、前記第１電荷保持部に前記電荷が蓄積される、請求項９に記載の固体撮像素子。
　前記第１モードでは、前記第２トランジスタは、前記第１信号の出力中は前記第１状態よりもより導電性の高い状態となり、前記第１信号の出力が停止すると、非導通状態となり、
　前記第２モードにおいて前記信号処理部は、前記第１モードの前記非導通状態で得られた前記デジタル信号に基づき、前記所定の係数の値を変更する、請求項１０に記載の固体撮像素子。
　前記第２電荷保持部の電位に応じて、前記比較器に供給される電流を制御する、請求項１１に記載の固体撮像素子。
　請求項１に記載の固体撮像素子と、
　光学系と、
　を備える固体撮像装置。