WO2023089884A1 - 光検出装置、撮像装置および測距装置 - Google Patents

光検出装置、撮像装置および測距装置 Download PDF

Info

Publication number
WO2023089884A1
WO2023089884A1 PCT/JP2022/030933 JP2022030933W WO2023089884A1 WO 2023089884 A1 WO2023089884 A1 WO 2023089884A1 JP 2022030933 W JP2022030933 W JP 2022030933W WO 2023089884 A1 WO2023089884 A1 WO 2023089884A1
Authority
WO
WIPO (PCT)
Prior art keywords
count value
unit
digital
count
analog
Prior art date
Application number
PCT/JP2022/030933
Other languages
English (en)
French (fr)
Inventor
挙文 高塚
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023089884A1 publication Critical patent/WO2023089884A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present disclosure relates to a photodetector, imaging device, and distance measuring device using an avalanche photodiode (APD).
  • APD avalanche photodiode
  • a photodetector includes a pulse response section, an analog counter section, and a reset section.
  • the pulse response section generates a pulse signal in response to incident light.
  • the analog counter unit generates an analog first count value by performing count processing based on the pulse signal.
  • the reset unit resets the first count value when the first count value exceeds the first threshold.
  • An imaging device includes a plurality of pixels arranged in a matrix and a signal processing section that generates image data based on pixel data obtained from each pixel.
  • Each pixel has a pulse response section, an analog counter section, and a reset section.
  • the pulse response section generates a pulse signal in response to incident light.
  • the analog counter unit generates an analog first count value by performing count processing based on the pulse signal.
  • the reset unit resets the first count value when the first count value exceeds the first threshold.
  • a distance measuring device includes a photodetector and a signal processing circuit that calculates the distance to the measurement object from the output signal of the photodetector.
  • the photodetector has a pulse response section, an analog counter section, and a reset section.
  • the pulse response section generates a pulse signal in response to incident light.
  • the analog counter unit generates an analog first count value by performing count processing based on the pulse signal.
  • the reset unit resets the first count value when the first count value exceeds the first threshold.
  • the analog counter unit is provided after the analog counter unit.
  • the count value of the analog counter section is reset.
  • FIG. 2 is a diagram showing a schematic configuration example of the solid-state imaging device of FIG. 1; 3 is a diagram showing an example of functional blocks of pixels and peripheral circuits in FIG. 2; FIG. 4 is a diagram showing a circuit configuration example of a detection unit in FIG. 3; FIG. FIG. 5 is a diagram showing an example of signal waveforms in the detection unit of FIG. 4; 5 is a diagram showing an example of count values output from pixels in FIGS. 3 and 4; FIG. 3 is a diagram showing the concept of a signal readout operation from the pixel array section in FIG. 2; FIG.
  • FIG. 3 is a diagram showing a modified example of the circuit configuration of the pixel and peripheral circuits in FIG. 2;
  • FIG. FIG. 4 is a diagram showing a modified example of the circuit configuration of the detection unit in FIG. 3;
  • FIG. 10 is a diagram showing an example of signal waveforms in the detection unit of FIG. 9;
  • FIG. FIG. 4 is a diagram showing a modified example of the circuit configuration of the detection unit in FIG. 3;
  • FIG. 9 is a diagram showing a circuit configuration example that can replace the A/D conversion unit in FIGS. 3 and 8;
  • FIG. FIG. 9 is a diagram showing a circuit configuration example that can replace the A/D conversion unit in FIGS. 3 and 8;
  • FIG. FIG. 12 is a diagram showing an arrangement example of capacitors in the analog counters of FIGS.
  • FIG. 12 is a diagram showing an arrangement example of capacitors in the analog counters of FIGS. 4, 9, and 11;
  • FIG. FIG. 12 is a diagram showing a planar configuration example of capacitances in the analog counters of FIGS. 4, 9, and 11;
  • FIG. 3 is a diagram showing a modified example of functional blocks of pixels and peripheral circuits in FIG. 2;
  • FIG. 3 is a diagram showing a modified example of functional blocks of pixels and peripheral circuits in FIG. 2;
  • FIG. 3 is a diagram showing a modified example of functional blocks of pixels and peripheral circuits in FIG. 2;
  • FIG. 20 is a diagram showing an example of count values output from pixels in FIG. 19;
  • FIG. 20 is a diagram showing an example of count values output from pixels in FIG. 19;
  • FIG. 3 is a diagram showing a modified example of functional blocks of pixels and peripheral circuits in FIG. 2;
  • FIG. FIG. 22 is a diagram showing an example of temporal changes in count values obtained from the pixels in FIG. 21; 3 is a diagram showing a modified example of functional blocks of pixels and peripheral circuits in FIG. 2;
  • FIG. 24 is a diagram showing an example of reference resistors in the OVF control unit of FIG. 23;
  • FIG. FIG. 24 is a diagram showing an example of changes over time in count values obtained from the pixels in FIG. 23;
  • 2 is a diagram showing how the imaging device of FIG. 1 is configured with one chip;
  • FIG. It is a figure showing a mode that the imaging device of FIG. 1 was laminated
  • FIG. 3 is a diagram showing a modified example of the circuit configuration in the pixel array section of FIG. 2;
  • FIG. 3 is a diagram showing a modified example of the circuit configuration in the pixel array section of FIG. 2;
  • FIG. 10 is a diagram illustrating an example of functional blocks of a distance measuring device according to a second embodiment of the present disclosure;
  • FIG. 31 is a diagram showing a schematic configuration example of a photodetector in FIG. 30;
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit;
  • FIG. 1 illustrates an example of functional blocks of an imaging device 100 according to the first embodiment of the present disclosure.
  • the imaging device 100 is a device that acquires image data by imaging, and includes an optical system 110, a solid-state imaging device 120, a control section 130, and a communication section 140.
  • the optical system 110 collects incident light and guides it to the solid-state imaging device 120 .
  • the solid-state imaging device 120 acquires image data by imaging, and outputs the image data obtained by imaging to the outside via the communication unit 140 .
  • the solid-state imaging device 120 has a plurality of pixels 10, which will be described later. A plurality of pixels 10 are two-dimensionally arranged in the effective pixel area.
  • the communication unit 140 is an interface that communicates with an external device, and outputs image data obtained by the solid-state imaging device 120 to the external device.
  • the control unit 130 controls the solid-state imaging device 120 to acquire image data by the solid-state imaging device 120 by imaging. For example, the control unit 130 simultaneously selects a plurality of pixels 10 (pixel rows) arranged in the row direction, and holds a plurality of pixel data obtained in the selected pixel rows in the solid-state imaging device 120. Let The control unit 130 further causes the communication unit 140 to sequentially output the held plurality of pixel data, for example. For example, the control unit 130 sequentially selects a plurality of pixel rows at a predetermined cycle, and sequentially outputs a plurality of pixel data obtained thereby to the communication unit 140 . The control unit 130 causes the solid-state imaging device 120 to output the plurality of pixel data obtained by the solid-state imaging device 120 as image data to the communication unit 140 .
  • FIG. 2 shows a schematic configuration example of the solid-state imaging device 120.
  • the solid-state imaging device 120 has, for example, a pixel array section 121, a row driving section 122, an A/D conversion section 123, a digital counting section 124 and an interface section 125, as shown in FIG.
  • the pixel array section 121 has a plurality of pixels 10 that perform photoelectric conversion.
  • a plurality of pixels 10 are arranged in a matrix of s ⁇ m (s and m are positive integers) in the effective pixel area.
  • two horizontal signal lines HSL1 and SHL2 are wired along the row direction for each pixel row
  • two vertical signal lines VSL1 and VSL2 are wired along the column direction for each pixel column.
  • the horizontal signal lines HSL ⁇ b>1 and SHL ⁇ b>2 are wirings for controlling the timing of reading out signals from the pixels 10 .
  • One ends of the horizontal signal lines HSL1 and SHL2 are connected to the row driver 122 .
  • the vertical signal lines VSL1 and VSL2 are wiring for reading out signals from the pixels 10 .
  • One end of the vertical signal line VSL1 is connected to the A/D conversion section 123, and one end of the vertical signal line VSL2 is connected to the digital count section .
  • Each pixel 10 has a light pulse response section 11 and a detection section 12, for example, as shown in FIG.
  • the optical pulse response section 11 generates a pulse signal in response to incident light.
  • the optical pulse response section 11 includes, for example, a light receiving section 11b and a quench section 11a as shown in FIG.
  • the light receiving section 11b includes an avalanche photodiode (APD).
  • APD avalanche photodiode
  • a Geiger-mode APD when a voltage higher than the breakdown voltage is applied between terminals, an avalanche phenomenon occurs when a single photon is incident.
  • An APD that multiplies a single photon by avalanche phenomenon is called a single photon avalanche diode (SPAD).
  • the light receiving section 11b includes, for example, a SPAD.
  • the quenching portion 11a has a function (quenching) of stopping the avalanche phenomenon by lowering the voltage applied to the light receiving portion 11b to the breakdown voltage.
  • the quenching section 11a further has a function of allowing the light receiving section 11b to detect photons again by setting the voltage applied to the light receiving section 11b to a bias voltage equal to or higher than the breakdown voltage.
  • Quench unit 11a includes, for example, a MOS transistor.
  • Quenching portion 11a may be, for example, a resistor.
  • One end of the quench section 11a (for example, the source of the MOS transistor) is connected to a power supply line to which a fixed voltage Vspad is applied.
  • the other end of the quenching portion 11a (for example, the drain of the MOS transistor) is connected to one end of the light receiving portion 11b (for example, the cathode of SPAD).
  • FIG. 3 shows N1 as a connection point (connection node) between the quenching portion 11a and the light receiving portion 11b.
  • the other end of the light receiving portion 11b (for example, the anode of SPAD) is connected to a power supply line to which a reference voltage Van is applied, for example.
  • the values of the fixed voltage Vspad and the reference voltage Van are set so that a voltage equal to or higher than the breakdown voltage is applied to the light receiving portion 11b.
  • the connection node N1 is connected to an analog counter 12a (described later) of the detector 12 .
  • the detection unit 12 includes, for example, an analog counter 12a, an OVF (overflow) control unit 12b, and switch units 12c and 12d, as shown in FIG.
  • the detection unit 12 performs counting processing based on the pulse signal input from the optical pulse response unit 11 .
  • the detection unit 12 outputs an analog count voltage Vout2 and a digital count voltage Vout1 obtained by the counting process.
  • the detection unit 12 outputs a count voltage Vout1 to the vertical signal line VSL1 and outputs a count voltage Vout2 to the vertical signal line VSL2.
  • the count value Cnt2 obtained based on the count voltage Vout2 is on the low bit side
  • the count value Cnt1 obtained based on the count voltage Vout1 is on the high bit side. becomes.
  • the analog counter 12a outputs an analog voltage (count voltage Vcnt) corresponding to the number of pulses input from the light pulse response section 11.
  • the analog counter 12a is, for example, a countdown type counter in which the count voltage Vcnt decreases stepwise from the initial voltage each time a pulse signal is input from the optical pulse response unit 11 .
  • the analog counter 12a may be, for example, a count-up type counter in which the count voltage Vcnt increases stepwise from the initial voltage each time a pulse signal is input from the optical pulse response section 11 .
  • the count voltage Vcnt output from the analog counter 12a is input to the OVF controller 12b.
  • the analog counter 12a resets the output (count voltage Vcnt) of the analog counter 12a based on the inverted signal of the comparison voltage Vcmp input from the OVF control section 12b.
  • the analog counter 12a outputs the initial voltage as the count voltage Vcnt by resetting the output of the analog counter 12a.
  • the OVF control unit 12b detects whether or not the analog counter 12a is saturated, and outputs the result as the saturation voltage Vovf.
  • the OVF control section 12b outputs the saturation voltage Vovf to the switch section 12c and outputs an inverted signal of the comparison voltage Vcmp to the analog counter 12a.
  • the switch unit 12c outputs the saturation voltage Vovf input to the input terminal to the vertical signal line VSL1 through the output terminal when turned on.
  • the switch section 12c floats the input terminal when turned off. In other words, the switch section 12c outputs only the voltage during the ON period of the switch section 12c to the vertical signal line VSL1 as the count voltage Vout1 out of the saturation voltage Vovf.
  • the switch unit 12d outputs the count voltage Vcnt input to the input terminal to the vertical signal line VSL2 through the output terminal when turned on.
  • the switch section 12d floats the input terminal when turned off. In other words, the switch unit 12d outputs only the voltage during the ON period of the switch unit 12d among the count voltage Vcnt to the vertical signal line VSL1 as the count voltage Vout2.
  • FIG. 4 shows a circuit configuration example of the analog counter 12a and the OVF controller 12b.
  • FIG. 5 shows an example of the change over time of the signal waveform in the detection section 12. As shown in FIG.
  • Analog counter 12a For example, as shown in FIG. 4, the analog counter 12a has a charge extraction section 12-1, a holding section 12-2 and a reset section 12-3.
  • the holding unit 12-2 is a circuit that has a capacitor C2 and reduces the initial voltage held in the capacitor C2 by the voltage of the capacitor C1 held in the charge extraction unit 12-1.
  • the voltage of the capacitor C2 (count voltage Vcnt) decreases stepwise from the initial voltage each time a pulse signal is input from the light pulse response section 11 to the charge extraction section 12-1.
  • the reset unit 12-3 has a switch element, and when the inverted signal of the comparison voltage Vcmp is input from the OVF control unit 12b as a signal for turning on the switch element, the switch element is turned on and the voltage of the capacitor C2 (count voltage Vcnt) is set to the initial voltage (power supply voltage Vdd). That is, the reset section 12-3 resets the count voltage Vcnt when the inverted signal of the comparison voltage Vcmp is input from the OVF control section 12b as a signal for turning on the switch element.
  • the reset unit 12-3 turns off the switch element when the inverted signal of the comparison voltage Vcmp is input from the OVF control unit 12b as the signal for turning off the switch element.
  • the OVF controller 12b has, for example, a comparator, an inverter, an RS flip-flop and an AND circuit as shown in FIG.
  • the OVF control unit 12b compares, for example, the count voltage Vcnt and the reference voltage Vref input to the comparator. As a result, when the count voltage Vcnt falls below the reference voltage Vref (that is, when the count voltage Vcnt exceeds the reference voltage Vref from the side above it to the side below it), the OVF control unit 12b sets the voltage of Hi as the comparison voltage Vcmp. to the RS flip-flop and inverter.
  • the inverter outputs an inverted signal of the input comparison voltage Vcmp to the reset section 12-3.
  • the OVF controller 12b resets the count voltage Vcnt.
  • the OVF control unit 12b sets the Lo voltage to the RS flip-flop as the comparison voltage Vcmp. output to the amplifier and inverter.
  • the RS flip-flop is used as memory.
  • the S terminal is connected to the output terminal of the comparator
  • the Q terminal is connected to the input terminal of the switch section 12c and one input terminal of the AND circuit
  • the R terminal is connected to the output terminal of the AND circuit. It is connected.
  • one input terminal is connected to the Q terminal of the RS flip-flop, the other input terminal is connected to the wiring for supplying the control signal Sel1 for turning on/off the switch section 12c, and the output terminal is connected to the RS flip-flop. connected to the R terminal of the
  • the RS flip-flop When the comparison voltage Vcmp that changes from the Lo voltage to the Hi voltage is input to the S terminal, the RS flip-flop outputs the Hi voltage as the saturation signal Vovf from the Q terminal. At this time, the count voltage Vcnt is reset in the reset unit 12-3, and the comparison voltage Vcmp that changes from the Hi voltage to the Lo voltage is input to the S terminal. However, since the RS flip-flop is in the ON state, the RS flip-flop continues to output a Hi voltage from the Q terminal as the saturation signal Vovf.
  • a peripheral circuit includes a row driving section 122 , an A/D converting section 123 , a digital counting section 124 and an interface section 125 .
  • the row driving section 122 controls the timing of reading out signals from the plurality of pixels 10 .
  • the row driving unit 122 outputs control signals for selecting the plurality of pixels 10 for each pixel row to the plurality of horizontal signal lines HSL1 and HSL2. As a result, signals from the plurality of pixels 10 are sequentially output to the plurality of vertical signal lines VSL for each pixel row.
  • the A/D converter 123 is connected to the vertical signal line VSL2.
  • the vertical signal line VSL2 is connected to the output terminal of the analog counter 12a via the switch section 12d.
  • the A/D converter 123 A/D-converts the voltage (count voltage Vcnt) at the output terminal of the analog counter 12a via the vertical signal line VSL2, thereby obtaining a digital count value Cnt2 (n -k bits).
  • the digital count unit 124 is connected to the vertical signal line VSL1.
  • the digital count unit 124 reads out a digital signal (count voltage Vout1) via the vertical signal line VSL1, and performs count processing on the read count voltage Vout1 to generate a digital count value Cnt1 (k bits).
  • the digital count section 124 includes a digital addition section 124A and a memory array 124B.
  • the digital adder 124A initializes the memory array 124B at the start of the exposure period. After that, the digital addition unit 124A reads out the count voltage Vout1 of a certain pixel 10 (hereinafter referred to as "count processing target pixel 10") via the vertical signal line VSL1 at a predetermined cycle. The digital adder 124A further reads the count voltage Vout1 of the pixel 10 to be counted, which was previously written to the memory array 124B, from the memory array 124B. The digital adder 124A adds both read count voltages Vout1 to each other, and writes (overwrites) the value obtained thereby to the memory array 124B as the count voltage Vout1 of the pixel 10 to be counted. The digital addition unit 124A generates a digital count value Cnt1 (k bits) by repeatedly performing the above addition process (counting process) each time the count voltage Vout1 is read from the pixel 10 to be counted.
  • the interface unit 125 generates the count value Cnt by combining the count value Cnt1 and the count value Cnt2 with the count value Cnt1 on the low bit side and the count value Cnt2 on the high bit side (see FIG. 6).
  • the interface unit 125 outputs the generated count value Cnt to the outside as pixel data.
  • FIG. 7 is a conceptual diagram of an example of a signal readout operation from the pixel array section 121.
  • the control unit 130 controls the pixel array unit 121 to simultaneously turn on the switches 12c of a plurality of (m) pixels 10 (row lines) arranged in the row direction. Accordingly, the signal processing unit 122 reads the count voltage Vout1 from each pixel 10 of the row line selected by the control unit 130, and performs counting processing on the read count voltage Vout1 to generate a digital count value Cnt1.
  • the count voltage Vout1 is 1-bit digital data that takes a value of "1" or "0". Assume that, for example, 3 bits are assigned as the count value Cnt1. At this time, the signal processing unit 122 adds the digital count voltage Vout1 to the count value Cnt1. When the count value Cnt1 is the initial value (000), the signal processing unit 122 adds the read count voltage Vout1 (“1” or “0”) to the count value Cnt1, thereby setting the count value Cnt1 to 001. or 000.
  • control unit 130 performs the above-described control on all (s) row lines for each row line.
  • the signal processing unit 122 reads out a plurality (m) of count voltages Vout1 from each row line, and generates a digital count value Cnt1 by performing count processing on the read count voltages Vout1.
  • the count value Cnt1 for one frame is obtained.
  • the signal processing unit 122 holds the acquired count value Cnt1 for one frame in the memory.
  • control unit 130 repeatedly acquires the count value Cnt1 for one frame during the exposure period, and simultaneously acquires the count value Cnt1 for one frame at the timing when the exposure period ends. Acquisition of the count value Cnt2 for the frame is performed.
  • the control unit 130 controls the pixel array unit 121 to simultaneously turn on the switches 12d included in the row line. Accordingly, the signal processing unit 122 reads the analog count voltage Vout2 from each pixel 10 of the row line selected by the control unit 130, AD-converts the read count voltage Vout2, and thereby corresponds to the count voltage Vout2. Generate a digital count value Cnt2.
  • the count value Cnt2 is 0101, for example.
  • control unit 130 performs the above-described control on all (s) row lines for each row line.
  • the signal processing unit 122 reads a plurality (m) of count voltages Vout2 from each row line, AD-converts the read count voltages Vout2, and thereby generates a digital count value Cnt2 corresponding to the count voltage Vout2. do.
  • the count value Cnt2 for one frame is obtained.
  • the signal processing unit 122 holds the acquired count value Cnt2 for one frame in the memory.
  • the signal processing unit 122 uses the count value Cnt1 for one frame read from one memory and the count value Cnt2 for one frame read from the other memory to obtain pixel data (that is, image data) for one frame. ).
  • an OVF control section 12b that resets the count voltage Vcnt of the analog counter 12a when the count value cnt1 of the analog counter 12a exceeds a predetermined threshold is provided after the analog counter 12a.
  • the analog counter 12a can count lower bits and the digital counter 122a can count higher bits.
  • the number of times analog values are read out per pixel 10 can be reduced to one, and the number of bits can be increased by the amount of the provision of the digital counter 122a. Therefore, the limit of the frame rate can be reduced while using the analog counter.
  • a digital count value Cnt1 is generated by performing count processing on the digital signal (count voltage Vout1) output from the OVF control section 12b. Furthermore, a digital count value Cnt2 is generated by A/D converting the analog count voltage Vout2 output from the analog counter 12a.
  • the analog counter 12a can count lower bits and the digital counter 122a can count higher bits.
  • the number of times analog values are read out per pixel 10 can be reduced to one, and the number of bits can be increased by the amount of the provision of the digital counter 122a. Therefore, the limit of the frame rate can be reduced while using the analog counter.
  • the vertical signal line VSL1 that transmits the digital count voltage Vout1 to the digital addition unit 124A and the vertical signal line VSL2 that transmits the analog count voltage Vout2 to the A/D conversion unit 123 are connected to the pixel array unit 121. is provided in Accordingly, the digital addition section 124A and the A/D conversion section 123 can be provided outside the pixel array section 121, and the size of the pixels 10 can be reduced. ⁇ 2. Variation> Next, a modification of the imaging device 100 according to the above embodiment will be described.
  • a digital counter array 124C may be provided instead of the digital adder 124A and memory array 124B.
  • the digital counter array 124C has a digital counter corresponding to each pixel 10.
  • Digital counter array 124C initializes digital counter array 124C at the start of an exposure period. After that, the digital counter array 124C reads the count voltage Vout1 (digital count value) of the pixels 10 to be counted at predetermined intervals via the vertical signal line VSL1, and counts the read count voltage Vout1.
  • a digital count value Cnt1 (k bits) is generated.
  • the digital counter array 124C generates a digital count value Cnt1 (k bits) by repeating the above counting process every time the count voltage Vout1 (digital count value) is read from the pixel 10 to be counted.
  • the area occupied by the digital count section 124 is slightly larger than in the above embodiment, but otherwise the same effects as in the above embodiment can be obtained. .
  • the OVF controller 12b may have a digital counter instead of the RSFF and AND circuit, as shown in FIG. 9, for example.
  • this digital counter is a 1-bit digital counter. For example, as shown in FIG. It is displaced as "0", "1", and so on. Even in this case, the same count values Cnt1 and Cnt2 as in the above embodiment are obtained. Therefore, as in the above embodiment, it is possible to reduce the frame rate limitation while using the analog counter.
  • the OVF controller 12b may have an inverter instead of the comparator, as shown in FIG. 11, for example.
  • the inverter when the count voltage Vcnt having a value lower than the threshold value of the inverter is input to the inverter, the inverter outputs a Hi voltage to the RS flip-flop and the inverter as the output signal Vinv. Also, when the count voltage Vcnt having a value exceeding the threshold value of the inverter is input to the inverter, the inverter outputs the Lo voltage to the RS flip-flop and the inverter as the output signal Vinv. Even in such a case, it is possible to realize the same function as in the above embodiment. Therefore, as in the above embodiment, it is possible to reduce the frame rate limitation while using the analog counter.
  • the A/D converter 122b may be configured including a comparator and a counter, as shown in FIG. 12, for example.
  • the voltage of the vertical signal line VSL2 (count voltage Vout2) and the reference voltage Vref_adc are input to the comparator.
  • the comparator compares the count voltage Vout2 and the reference voltage Vref_adc, and outputs a high level voltage when the count voltage Vout2 is lower than the reference voltage Vref_adc.
  • the comparator outputs a low level voltage, for example, when the count voltage Vout2 exceeds the reference voltage Vref_adc.
  • the counter counts the number of pulses input from the comparator, thereby generating a count value Cnt2 (n ⁇ k bits).
  • the A/D converter 124c may be configured including a comparator and a latch, as shown in FIG. 13, for example.
  • the voltage of the vertical signal line VSL2 (count voltage Vout2) and the reference voltage Vref_adc are input to the comparator.
  • the comparator compares the count voltage Vout2 and the reference voltage Vref_adc, and outputs a high level voltage when the count voltage Vout2 is lower than the reference voltage Vref_adc.
  • the comparator outputs a low level voltage, for example, when the count voltage Vout2 exceeds the reference voltage Vref_adc.
  • the latch records (holds) the time code when the output of the comparator becomes high level.
  • the capacitors C1 and C2 of the analog counter 12a may be composed of MIM (Metal-Insulator-Metal).
  • MIM Metal-Insulator-Metal
  • a pixel array section 121 is formed in the sensor chip 100A.
  • the sensor chip 100A and the logic chip 100B are stacked by, for example, joining Cu pads formed on the sensor chip 100A and Cu pads formed on the logic chip 100B to each other.
  • the capacitors C1 and C2 may be formed in the logic chip 100B as shown in FIG. 15, for example. At this time, a portion of each pixel 10 excluding the capacitors C1 and C2 may be formed on the sensor chip 100A. By doing so, the sensor chip 100A can be miniaturized to the extent that it is not necessary to form the capacitors C1 and C2, which require an area, on the sensor chip 100A.
  • FIG. 16 shows a planar configuration example of the capacitors C1 and C2.
  • Capacitors C1 and C2 have, for example, a comb shape as shown in FIG. In this case, the capacitors C1 and C2 can be formed in the same layer with the same capacitance as when the capacitors C1 and C2 are stacked in the thickness direction.
  • each pixel 10 may have a switching section 13 as shown in FIG. 17, for example.
  • the switching unit 13 switches between outputting the saturation signal Vovf to the vertical signal line VSL and outputting the count voltage Vcnt to the vertical signal line VSL.
  • the peripheral circuit may have a switching unit 126 as shown in FIG. 17, for example.
  • the switching unit 126 connects the vertical signal line VSL to the digital addition unit 124A when the saturation signal Vovf is applied to the vertical signal line VSL, and connects the vertical signal line VSL to the digital addition unit 124A when the count voltage Vcnt is applied to the vertical signal line VSL.
  • a line VSL is connected to the A/D converter 123 . In this case, the number of vertical signal lines VSL can be reduced, so the area of the pixel array section 121 can be reduced.
  • the A/D converter 123 may be omitted.
  • an A/D conversion unit 12e having the same function as the A/D conversion unit 123 is provided in the detection unit 12 of each pixel 10, and a reading unit 127 for reading the voltage of the vertical signal line VSL2 is provided in the peripheral circuit. good too.
  • two digital signals saturated signal Vovf and count voltage Vcnt
  • VSL1 and VSL2 can be output from each pixel 10 to the vertical signal lines VSL1 and VSL2.
  • the detector 12 may have, for example, a set of analog counters 12a and OVF controllers 12b as analog blocks in multiple stages, as shown in FIG.
  • the analog counter 12a generates an analog count value Cnt1 (count voltage Vcnt1). Furthermore, in the first-stage analog block, the OVF control unit 12b controls when the count voltage Vcnt1 generated by the analog counter 12a falls below the reference voltage Vref (that is, when the count voltage Vcnt1 falls below the reference voltage Vref ), the Hi voltage is output as the saturation signal Vovf. For example, when the count voltage Vcnt1 exceeds the reference voltage Vref (that is, when the count voltage Vcnt1 exceeds the reference voltage Vref to the side below it), the OVF control unit 12b outputs the Lo voltage as the saturation signal Vovf. do.
  • the analog counter 12a performs counting processing based on the saturation signal Vovf output from the OVF control section 12b in the preceding analog block to obtain an analog count value Cnt2 (count voltage Vcnt2). Generate. Furthermore, in the second and subsequent analog blocks, when the count voltage Vcnt2 generated by the analog counter 12a falls below the reference voltage Vref (that is, when the count voltage Vcnt2 falls below the reference voltage Vref, the OVF control unit 12b side), the Hi voltage is output as the saturation signal Vovf.
  • the OVF control unit 12b outputs the Lo voltage as the saturation signal Vovf. do.
  • the peripheral circuit has a digital count section 124 and A/D conversion sections 123 and 128 .
  • the digital adder 124A is connected to the vertical signal line VSL1.
  • the vertical signal line VSL1 is connected to the second stage OVF control section 12b via the switch section 12c.
  • the digital adder 124A reads the saturation signal Vovf of the second stage via the vertical signal line VSL1, and performs count processing on the read saturation signal Vovf to generate a digital count value Cnt1 (k1 bits).
  • the A/D converter 123 is connected to the vertical signal line VSL2.
  • the vertical signal line VSL2 is connected to the output terminal of the first-stage analog counter 12a via the switch section 12d.
  • the A/D converter 123 A/D-converts the voltage (count voltage Vcnt2) at the output end of the first-stage analog counter 12a via the vertical signal line VSL2, thereby obtaining a digital count corresponding to the count voltage Vcnt2. Generate the value Cnt2 (k2 bits).
  • the A/D converter 128 is connected to the vertical signal line VSL3.
  • the vertical signal line VSL3 is connected to the output terminal of the second-stage analog counter 12a via the switch section 12f.
  • the A/D converter 128 A/D-converts the voltage (count voltage Vcnt3) at the output end of the second-stage analog counter 12a via the vertical signal line VSL3, thereby obtaining a digital count corresponding to the count voltage Vcnt3. Generate the value Cnt3 (n ⁇ k1 ⁇ k2 bits).
  • the interface unit 125 sets the count values (count values Cnt2 and Cnt3) obtained from the first and second stage analog counters 12a to the low bit side, and sets the count value (count Cnt1) obtained from the digital counter 122a to the high bit side.
  • the count value Cnt is generated by combining the count values Cnt1, Cnt2, and Cnt3 as (see FIG. 20). Note that the count value Cnt2 is on the low bit side of the count value Cnt3.
  • the interface unit 125 outputs the generated count value Cnt to the outside as pixel data.
  • the detector 12 may have a digital counter 12g after the OVF controller 12b, as shown in FIG. 21, for example. At this time, the digital count unit 124 may be omitted, and a readout unit 129 for reading the voltage of the vertical signal line VSL1 may be provided in the peripheral circuit.
  • the digital counter 12g generates a digital count value Cnt1 by performing count processing on the digital signal output from the OVF control section 12b.
  • the reading unit 122f reads the digital count value Cnt1 via the vertical signal line VSL1.
  • FIG. 22 shows an example of the change over time of the count value Cnt obtained from the pixel 10.
  • the analog counter 12a may not be saturated and the digital counter 12g may not count.
  • the digital counter 12g At medium or high illuminance, when the analog counter 12a saturates, the digital counter 12g also counts.
  • the time change of the count value Cnt is gradual, but as the illuminance increases, the time change of the count value Cnt becomes steeper.
  • the detection unit 12 may have a determination unit 12h, as shown in FIG. 23, for example.
  • the determination unit 12h sets the reference voltage Vref based on the count value Cnt1 generated by the digital counter 12g.
  • the determination unit 12h generates a control signal Scode for setting the reference voltage Vref based on the count value Cnt1, for example, and outputs it to the OVF control unit 12b.
  • one input terminal of a comparator is connected to a plurality of reference voltage lines via switching sections.
  • the switching unit selects one reference voltage line from among the plurality of reference voltage lines based on the control signal Scode input from the determining unit 12h.
  • one input terminal of the comparator may be connected to a plurality of constant current sources via switching sections.
  • the switching section selects one reference voltage line from among the plurality of reference voltage lines based on the control signal Scode input from the determining section 12h.
  • FIG. 25 shows an example of the change over time of the count value Cnt obtained from the pixel 10.
  • a plurality of thresholds are set for the count value Cnt.
  • the count value Cnt does not reach the lowest value threshold, and the reference voltage line to which the reference voltage Vref1 with the lowest value is applied is selected.
  • the reference voltage line to which the reference voltage Vref2 higher than the reference voltage line Vref1 with the lowest value is applied is selected.
  • the count value Cnt reaches the second lowest threshold, the reference voltage line to which the reference voltage Vref3 higher than the reference voltage Vref2 is applied is selected.
  • the time change of the count value Cnt can be made substantially constant regardless of the illuminance.
  • the solid-state imaging device 120 may be formed on one semiconductor substrate 100C, as shown in FIG. 26, for example. At this time, an effective pixel region in which a plurality of pixels 10 are arranged in a matrix is formed on the surface of the semiconductor substrate 100C. On the surface of the semiconductor substrate 100C, for example, a row driving section 122, an A/D converting section 123, a digital counting section 124, an interface section 125 and the like are mounted around the effective pixel area.
  • the solid-state imaging device 120 is configured by stacking a plurality of semiconductor substrates (for example, two semiconductor substrates 100D and 100E) as shown in FIG. may At this time, a plurality of light receiving portions 11b may be arranged in a matrix on the surface of the semiconductor substrate 100D, and a plurality of quenching portions 11a may be arranged in a matrix on the surface of the semiconductor substrate 100E.
  • the semiconductor substrates 100D and 100E are bonded together, for example, by bonding a pad portion 11c made of Cu provided on the semiconductor substrate 100D side and a pad portion 11d made of Cu provided on the semiconductor substrate 100E side. ing.
  • the light receiving portion 11b and the quenching portion 11a can be formed by laminating each other.
  • the planar size of the pixel 10 can be reduced compared to the case of forming the pixel 10 .
  • the adder 20 may be connected to the outputs of the pixels 10 .
  • the adder 20 adds the count values Cnt input from the plurality of pixels 10 . Thereby, an image with high sensitivity can be obtained.
  • the detection unit 12 may be connected to the output of the addition unit 20 .
  • the addition unit 20 counts the number of pulses input from the plurality of optical pulse response units 11 and outputs the obtained analog count value to the detection unit 12 . Even in this case, an image with high sensitivity can be obtained.
  • FIG. 30 illustrates an example of functional blocks of the distance measuring device 200 according to the second embodiment of the present disclosure.
  • Range finder 200 is a ToF (Time Of Flight) sensor that emits light and detects reflected light reflected by an object to be detected.
  • the distance measuring device 200 includes a light emitting section 210 , an optical system 220 , a light detecting section 230 , a control section 240 , a signal processing section 250 and a communication section 260 .
  • ToF Time Of Flight
  • the light emitting unit 210 emits a light pulse L0 toward the object to be detected based on an instruction from the control unit 240. Based on an instruction from control unit 240, light emitting unit 210 emits light pulse L0 by performing a light emitting operation that alternately repeats light emission and non-light emission.
  • the light emitting unit 210 has a light source that emits infrared light, for example. This light source is configured using, for example, a laser light source or an LED (Light Emitting Diode).
  • the optical system 220 includes a lens that forms an image on the light receiving surface of the photodetector 230 .
  • a light pulse (reflected light pulse L1) emitted from the light emitting unit 210 and reflected by the object to be detected is incident on the optical system 220 .
  • the light detection section 230 detects the reflected light pulse L1 based on the instruction from the control section 240 .
  • the signal processing section 250 generates distance image data based on the detection result of the light detection section 230 and outputs the generated distance image data to the outside via the communication section 250 .
  • the photodetector 230 has the same configuration as the solid-state imaging device 120 according to the above embodiment and its modification.
  • the control unit 240 supplies control signals to the light emitting unit 210 and the light detecting unit 230 and controls the operation of these units, thereby controlling the operation of the distance measuring device 200 .
  • an OVF control section 12b that resets the count voltage Vcnt of the analog counter 12a when the count value cnt1 of the analog counter 12a exceeds a predetermined threshold value is provided after the analog counter 12a.
  • the analog counter 12a can count the lower bits
  • the digital counter 124b can count the upper bits.
  • the number of times analog values are read out per pixel 10 can be reduced to one, and the number of bits can be increased by the provision of the digital counter 124b. Therefore, the limit of the frame rate can be reduced while using the analog counter.
  • a digital count value Cnt1 is generated by performing count processing on the digital signal (count voltage Vout1) output from the OVF control section 12b. Furthermore, a digital count value Cnt2 is generated by A/D converting the analog count voltage Vout2 output from the analog counter 12a.
  • the analog counter 12a can count the lower bits
  • the digital counter 124b can count the upper bits.
  • the number of times analog values are read out per pixel 10 can be reduced to one, and the number of bits can be increased by the provision of the digital counter 124b. Therefore, the limit of the frame rate can be reduced while using the analog counter.
  • the vertical signal line VSL1 that transmits the digital count voltage Vout1 to the digital addition unit 124A and the vertical signal line VSL2 that transmits the analog count voltage Vout2 to the A/D conversion unit 123 are connected to the pixel array unit 121. is provided in Accordingly, the digital addition section 124A and the A/D conversion section 123 can be provided outside the pixel array section 121, and the size of the pixels 10 can be reduced.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be applied to any type of movement such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, robots, construction machinery, agricultural machinery (tractors), etc. It may also be implemented as a body-mounted device.
  • FIG. 32 is a block diagram showing a schematic configuration example of a vehicle control system 7000, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 7000 comprises a plurality of electronic control units connected via communication network 7010 .
  • the vehicle control system 7000 includes a drive system control unit 7100, a body system control unit 7200, a battery control unit 7300, an outside information detection unit 7400, an inside information detection unit 7500, and an integrated control unit 7600.
  • the communication network 7010 that connects these multiple control units conforms to any standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network), or FlexRay (registered trademark). It may be an in-vehicle communication network.
  • Each control unit includes a microcomputer that performs arithmetic processing according to various programs, a storage unit that stores programs executed by the microcomputer or parameters used in various calculations, and a drive circuit that drives various devices to be controlled. Prepare.
  • Each control unit has a network I/F for communicating with other control units via a communication network 7010, and communicates with devices or sensors inside and outside the vehicle by wired communication or wireless communication. A communication I/F for communication is provided. In FIG.
  • the functional configuration of the integrated control unit 7600 includes a microcomputer 7610, a general-purpose communication I/F 7620, a dedicated communication I/F 7630, a positioning unit 7640, a beacon receiving unit 7650, an in-vehicle equipment I/F 7660, an audio image output unit 7670, An in-vehicle network I/F 7680 and a storage unit 7690 are shown.
  • Other control units are similarly provided with microcomputers, communication I/Fs, storage units, and the like.
  • the drive system control unit 7100 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 7100 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the drive system control unit 7100 may have a function as a control device such as ABS (Antilock Brake System) or ESC (Electronic Stability Control).
  • a vehicle state detection section 7110 is connected to the drive system control unit 7100 .
  • the vehicle state detection unit 7110 includes, for example, a gyro sensor that detects the angular velocity of the axial rotational motion of the vehicle body, an acceleration sensor that detects the acceleration of the vehicle, an accelerator pedal operation amount, a brake pedal operation amount, and a steering wheel steering. At least one of sensors for detecting angle, engine speed or wheel rotation speed is included.
  • Drive system control unit 7100 performs arithmetic processing using signals input from vehicle state detection unit 7110, and controls the internal combustion engine, drive motor, electric power steering device, brake device, and the like.
  • the body system control unit 7200 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 7200 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 7200 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • Body system control unit 7200 receives these radio waves or signals and controls the door lock device, power window device, lamps, and the like of the vehicle.
  • the battery control unit 7300 controls the secondary battery 7310, which is the power supply source for the driving motor, according to various programs. For example, the battery control unit 7300 receives information such as battery temperature, battery output voltage, or remaining battery capacity from a battery device including a secondary battery 7310 . The battery control unit 7300 performs arithmetic processing using these signals, and performs temperature adjustment control of the secondary battery 7310 or control of a cooling device provided in the battery device.
  • the vehicle exterior information detection unit 7400 detects information outside the vehicle in which the vehicle control system 7000 is installed.
  • the imaging section 7410 and the vehicle exterior information detection section 7420 is connected to the vehicle exterior information detection unit 7400 .
  • the imaging unit 7410 includes at least one of a ToF (Time Of Flight) camera, a stereo camera, a monocular camera, an infrared camera, and other cameras.
  • the vehicle exterior information detection unit 7420 includes, for example, an environment sensor for detecting the current weather or weather, or a sensor for detecting other vehicles, obstacles, pedestrians, etc. around the vehicle equipped with the vehicle control system 7000. ambient information detection sensor.
  • the environmental sensor may be, for example, at least one of a raindrop sensor that detects rainy weather, a fog sensor that detects fog, a sunshine sensor that detects the degree of sunshine, and a snow sensor that detects snowfall.
  • the ambient information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a LIDAR (Light Detection and Ranging, Laser Imaging Detection and Ranging) device.
  • LIDAR Light Detection and Ranging, Laser Imaging Detection and Ranging
  • These imaging unit 7410 and vehicle exterior information detection unit 7420 may be provided as independent sensors or devices, or may be provided as a device in which a plurality of sensors or devices are integrated.
  • FIG. 33 shows an example of the installation positions of the imaging unit 7410 and the vehicle exterior information detection unit 7420.
  • the imaging units 7910 , 7912 , 7914 , 7916 , and 7918 are provided, for example, at least one of the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 7900 .
  • An imaging unit 7910 provided in the front nose and an imaging unit 7918 provided above the windshield in the vehicle interior mainly acquire images of the front of the vehicle 7900 .
  • Imaging units 7912 and 7914 provided in the side mirrors mainly acquire side images of the vehicle 7900 .
  • An imaging unit 7916 provided in the rear bumper or back door mainly acquires an image behind the vehicle 7900 .
  • An imaging unit 7918 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 33 shows an example of the imaging range of each of the imaging units 7910, 7912, 7914, and 7916.
  • the imaging range a indicates the imaging range of the imaging unit 7910 provided in the front nose
  • the imaging ranges b and c indicate the imaging ranges of the imaging units 7912 and 7914 provided in the side mirrors, respectively
  • the imaging range d is The imaging range of an imaging unit 7916 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 7910, 7912, 7914, and 7916, a bird's-eye view image of the vehicle 7900 viewed from above can be obtained.
  • the vehicle exterior information detection units 7920, 7922, 7924, 7926, 7928, and 7930 provided on the front, rear, sides, corners, and above the windshield of the vehicle interior of the vehicle 7900 may be, for example, ultrasonic sensors or radar devices.
  • the exterior information detectors 7920, 7926, and 7930 provided above the front nose, rear bumper, back door, and windshield of the vehicle 7900 may be LIDAR devices, for example.
  • These vehicle exterior information detection units 7920 to 7930 are mainly used to detect preceding vehicles, pedestrians, obstacles, and the like.
  • the vehicle exterior information detection unit 7400 causes the imaging section 7410 to capture an image of the exterior of the vehicle, and receives the captured image data.
  • the vehicle exterior information detection unit 7400 also receives detection information from the vehicle exterior information detection unit 7420 connected thereto.
  • the vehicle exterior information detection unit 7420 is an ultrasonic sensor, radar device, or LIDAR device
  • the vehicle exterior information detection unit 7400 emits ultrasonic waves, electromagnetic waves, or the like, and receives reflected wave information.
  • the vehicle exterior information detection unit 7400 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received information.
  • the vehicle exterior information detection unit 7400 may perform environment recognition processing for recognizing rainfall, fog, road surface conditions, etc., based on the received information.
  • the vehicle exterior information detection unit 7400 may calculate the distance to the vehicle exterior object based on the received information.
  • the vehicle exterior information detection unit 7400 may perform image recognition processing or distance detection processing for recognizing people, vehicles, obstacles, signs, characters on the road surface, etc., based on the received image data.
  • the vehicle exterior information detection unit 7400 performs processing such as distortion correction or alignment on the received image data, and synthesizes image data captured by different imaging units 7410 to generate a bird's-eye view image or a panoramic image. good too.
  • the vehicle exterior information detection unit 7400 may perform viewpoint conversion processing using image data captured by different imaging units 7410 .
  • the in-vehicle information detection unit 7500 detects in-vehicle information.
  • the in-vehicle information detection unit 7500 is connected to, for example, a driver state detection section 7510 that detects the state of the driver.
  • the driver state detection unit 7510 may include a camera that captures an image of the driver, a biosensor that detects the biometric information of the driver, a microphone that collects sounds in the vehicle interior, or the like.
  • a biosensor is provided, for example, on a seat surface, a steering wheel, or the like, and detects biometric information of a passenger sitting on a seat or a driver holding a steering wheel.
  • the in-vehicle information detection unit 7500 may calculate the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 7510, and determine whether the driver is dozing off. You may The in-vehicle information detection unit 7500 may perform processing such as noise canceling processing on the collected sound signal.
  • the integrated control unit 7600 controls overall operations within the vehicle control system 7000 according to various programs.
  • An input section 7800 is connected to the integrated control unit 7600 .
  • the input unit 7800 is realized by a device that can be input-operated by the passenger, such as a touch panel, button, microphone, switch or lever.
  • the integrated control unit 7600 may be input with data obtained by recognizing voice input by a microphone.
  • the input unit 7800 may be, for example, a remote control device using infrared rays or other radio waves, or may be an externally connected device such as a mobile phone or PDA (Personal Digital Assistant) corresponding to the operation of the vehicle control system 7000.
  • PDA Personal Digital Assistant
  • the input unit 7800 may be, for example, a camera, in which case the passenger can input information through gestures.
  • the input section 7800 may include an input control circuit that generates an input signal based on information input by a passenger or the like using the input section 7800 and outputs the signal to the integrated control unit 7600, for example.
  • a passenger or the like operates the input unit 7800 to input various data to the vehicle control system 7000 and instruct processing operations.
  • the storage unit 7690 may include a ROM (Read Only Memory) that stores various programs executed by the microcomputer, and a RAM (Random Access Memory) that stores various parameters, calculation results, sensor values, and the like. Also, the storage unit 7690 may be realized by a magnetic storage device such as a HDD (Hard Disc Drive), a semiconductor storage device, an optical storage device, a magneto-optical storage device, or the like.
  • ROM Read Only Memory
  • RAM Random Access Memory
  • the storage unit 7690 may be realized by a magnetic storage device such as a HDD (Hard Disc Drive), a semiconductor storage device, an optical storage device, a magneto-optical storage device, or the like.
  • the general-purpose communication I/F 7620 is a general-purpose communication I/F that mediates communication between various devices existing in the external environment 7750.
  • the general-purpose communication I/F 7620 is a cellular communication protocol such as GSM (registered trademark) (Global System of Mobile communications), WiMAX (registered trademark), LTE (registered trademark) (Long Term Evolution) or LTE-A (LTE-Advanced) , or other wireless communication protocols such as wireless LAN (also referred to as Wi-Fi®), Bluetooth®, and the like.
  • General-purpose communication I / F 7620 for example, via a base station or access point, external network (e.g., Internet, cloud network or operator-specific network) equipment (e.g., application server or control server) connected to You may
  • external network e.g., Internet, cloud network or operator-specific network
  • equipment e.g., application server or control server
  • the general-purpose communication I/F 7620 uses, for example, P2P (Peer To Peer) technology to connect terminals (for example, terminals of drivers, pedestrians, stores, or MTC (Machine Type Communication) terminals) near the vehicle. may be connected with P2P (Peer To Peer) technology to connect terminals (for example, terminals of drivers, pedestrians, stores, or MTC (Machine Type Communication) terminals) near the vehicle.
  • P2P Peer To Peer
  • MTC Machine Type Communication
  • the dedicated communication I/F 7630 is a communication I/F that supports a communication protocol designed for use in vehicles.
  • the dedicated communication I/F 7630 uses standard protocols such as WAVE (Wireless Access in Vehicle Environment), DSRC (Dedicated Short Range Communications), which is a combination of lower layer IEEE 802.11p and higher layer IEEE 1609, or cellular communication protocol. May be implemented.
  • the dedicated communication I/F 7630 is typically used for vehicle-to-vehicle communication, vehicle-to-infrastructure communication, vehicle-to-home communication, and vehicle-to-pedestrian communication. ) perform V2X communication, which is a concept involving one or more of the communications.
  • the positioning unit 7640 receives GNSS signals from GNSS (Global Navigation Satellite System) satellites (for example, GPS signals from GPS (Global Positioning System) satellites), performs positioning, and obtains the latitude, longitude, and altitude of the vehicle. Generate location information containing Note that the positioning unit 7640 may specify the current position by exchanging signals with a wireless access point, or may acquire position information from a terminal such as a mobile phone, PHS, or smart phone having a positioning function.
  • GNSS Global Navigation Satellite System
  • GPS Global Positioning System
  • the beacon receiving unit 7650 receives, for example, radio waves or electromagnetic waves transmitted from wireless stations installed on the road, and acquires information such as the current position, traffic jams, road closures, or required time. Note that the function of the beacon reception unit 7650 may be included in the dedicated communication I/F 7630 described above.
  • the in-vehicle device I/F 7660 is a communication interface that mediates connections between the microcomputer 7610 and various in-vehicle devices 7760 present in the vehicle.
  • the in-vehicle device I/F 7660 may establish a wireless connection using a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication), or WUSB (Wireless USB).
  • a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication), or WUSB (Wireless USB).
  • the in-vehicle device I/F 7660 is connected via a connection terminal (and cable if necessary) not shown, USB (Universal Serial Bus), HDMI (registered trademark) (High-Definition Multimedia Interface, or MHL (Mobile High -definition Link), etc.
  • In-vehicle equipment 7760 includes, for example, at least one of mobile equipment or wearable equipment possessed by passengers, or information equipment carried in or attached to the vehicle. In-vehicle equipment 7760 may also include a navigation device that searches for a route to an arbitrary destination. or exchange data signals.
  • the in-vehicle network I/F 7680 is an interface that mediates communication between the microcomputer 7610 and the communication network 7010. In-vehicle network I/F 7680 transmits and receives signals and the like according to a predetermined protocol supported by communication network 7010 .
  • the microcomputer 7610 of the integrated control unit 7600 uses at least one of a general-purpose communication I/F 7620, a dedicated communication I/F 7630, a positioning unit 7640, a beacon receiving unit 7650, an in-vehicle device I/F 7660, and an in-vehicle network I/F 7680.
  • the vehicle control system 7000 is controlled according to various programs on the basis of the information acquired by. For example, the microcomputer 7610 calculates control target values for the driving force generator, steering mechanism, or braking device based on acquired information on the inside and outside of the vehicle, and outputs a control command to the drive system control unit 7100. good too.
  • the microcomputer 7610 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control may be performed for the purpose of In addition, the microcomputer 7610 controls the driving force generator, the steering mechanism, the braking device, etc. based on the acquired information about the surroundings of the vehicle, thereby autonomously traveling without depending on the operation of the driver. Cooperative control may be performed for the purpose of driving or the like.
  • ADAS Advanced Driver Assistance System
  • Microcomputer 7610 receives information obtained through at least one of general-purpose communication I/F 7620, dedicated communication I/F 7630, positioning unit 7640, beacon receiving unit 7650, in-vehicle device I/F 7660, and in-vehicle network I/F 7680. Based on this, three-dimensional distance information between the vehicle and surrounding objects such as structures and people may be generated, and local map information including the surrounding information of the current position of the vehicle may be created. Further, based on the acquired information, the microcomputer 7610 may predict dangers such as vehicle collisions, pedestrians approaching or entering closed roads, and generate warning signals.
  • the warning signal may be, for example, a signal for generating a warning sound or lighting a warning lamp.
  • the audio/image output unit 7670 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 7710, a display section 7720 and an instrument panel 7730 are exemplified as output devices.
  • Display 7720 may include, for example, at least one of an on-board display and a head-up display.
  • the display unit 7720 may have an AR (Augmented Reality) display function.
  • the output device may be headphones, a wearable device such as an eyeglass-type display worn by a passenger, a projector, a lamp, or other device.
  • the display device displays the results obtained by various processes performed by the microcomputer 7610 or information received from other control units in various formats such as text, images, tables, and graphs. Display visually.
  • the voice output device converts an audio signal including reproduced voice data or acoustic data into an analog signal and outputs the analog signal audibly.
  • At least two control units connected via the communication network 7010 may be integrated as one control unit.
  • an individual control unit may be composed of multiple control units.
  • vehicle control system 7000 may comprise other control units not shown.
  • some or all of the functions that any control unit has may be provided to another control unit. In other words, as long as information is transmitted and received via the communication network 7010, the predetermined arithmetic processing may be performed by any one of the control units.
  • sensors or devices connected to any control unit may be connected to other control units, and multiple control units may send and receive detection information to and from each other via communication network 7010. .
  • Any computer program for realizing each function of the imaging device 100 described with reference to FIGS. can be mounted in a control unit or the like. It is also possible to provide a computer-readable recording medium storing such a computer program.
  • the recording medium is, for example, a magnetic disk, an optical disk, a magneto-optical disk, a flash memory, or the like.
  • the above computer program may be distributed, for example, via a network without using a recording medium.
  • imaging device 100 described using FIGS. 1 to 29 and the like may be realized by a plurality of control units of vehicle control system 7000 shown in FIG.
  • distance measuring device 200 described with reference to FIGS. 30, 31, etc. may be realized by a plurality of control units of vehicle control system 7000 shown in FIG.
  • the present disclosure can have the following configurations. (1) a pulse response unit that generates a pulse signal in response to incident light; an analog counter unit that generates an analog first count value by performing count processing based on the pulse signal; and a reset unit that resets the first count value when the first count value exceeds a first threshold. (2) The reset unit outputs a digital signal indicating when the first count value exceeds the first threshold, The photodetector is a first digital counter that generates a digital second count value by counting the digital signal output from the reset unit; The photodetector according to (1), further comprising: an A/D converter that A/D converts the first count value to generate a digital third count value.
  • the reset unit holds the digital signal when the first count value exceeds the first threshold, and resets the first count value when the digital signal is output; A photodetector as described.
  • the first digital counter has a digital adder and a memory, The digital addition section adds the digital signal output from the reset section and the count value read from the memory, and uses the value obtained thereby as the second count value.
  • the photodetector according to (2) overwriting the count value.
  • a set of the analog counter unit and the reset unit are provided in a plurality of stages as analog blocks, In the analog block on the first stage, The reset unit outputs a digital signal indicating when the first count value generated by the analog counter unit exceeds the first threshold, In the analog block after the second stage, The analog counter unit performs count processing based on the digital signal output from the reset unit in the preceding analog block to generate an analog fifth count value; According to any one of (2) to (8), the reset unit outputs a digital signal indicating when the fifth count value input to the reset unit exceeds a second threshold. photodetector.
  • the photodetector according to any one of (2) to (8), further comprising a threshold setting unit that sets the first threshold based on the second count value generated by the digital counter.
  • a threshold setting unit that sets the first threshold based on the second count value generated by the digital counter.
  • (11) a plurality of pixels arranged in a matrix; a signal processing unit that generates image data based on pixel data obtained from each pixel; Each said pixel is a pulse response unit that generates a pulse signal in response to incident light; an analog counter unit that generates an analog first count value by performing count processing based on the pulse signal; and a reset unit that resets the first count value when the first count value exceeds a first threshold value.
  • the reset unit outputs a digital signal indicating when the first count value exceeds the first threshold
  • the signal processing unit is a digital counter that generates a digital second count value by performing count processing on the digital signal output from the reset unit; (11), further comprising an A/D converter that A/D converts the first count value to generate a digital third count value.
  • (13) (11), further comprising a switch in which the output of the digital signal to the first digital counter and the output of the first count value to the A/D converter are controlled by separate control signals.
  • each pixel further includes a first switching unit for switching between output of the digital signal and output of the first count value; (11) to (16), further comprising a second switching unit for inputting an output of the switching unit to either one of the digital counter and the A/D conversion unit; The imaging device described.
  • each pixel has a set of the analog counter section and the reset section as analog blocks in a plurality of stages;
  • the reset unit outputs a digital signal indicating when the first count value generated by the analog counter unit exceeds the first threshold,
  • the analog counter unit performs count processing based on the digital signal output from the reset unit in the preceding analog block to generate an analog fifth count value;
  • the reset unit according to any one of (11) to (17), wherein when the fifth count value input to the reset unit exceeds a second threshold, the reset unit outputs a digital signal indicating it. imaging device.
  • the reset unit outputs a digital signal indicating when the first count value exceeds the first threshold
  • each pixel further includes a digital counter that generates a digital second count value by performing count processing on the digital signal output from the reset unit.
  • the photodetector according to any one of (11) to (20), wherein the pulse response section includes an avalanche photodiode and a quench circuit connected in series with the avalanche photodiode.
  • the photodetector is a pulse response unit that generates a pulse signal in response to incident light; an analog counter unit that generates an analog first count value by performing count processing based on the pulse signal; and a reset unit that resets the first count value when the first count value exceeds a first threshold value.
  • the analog counter unit is provided after the analog counter unit.
  • the count value of the analog counter section is reset. This makes it possible, for example, to count the lower bits with an analog counter section and count the upper bits with another counter (for example, a digital counter).
  • a digital counter for example, a digital counter

Abstract

本開示の一側面に係る光検出装置は、パルス応答部と、アナログカウンタ部と、リセット部とを備えている。パルス応答部は、光入射に応じてパルス信号を生成する。アナログカウンタ部は、パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成する。リセット部は、第１のカウント値が第１の閾値を超えたとき第１のカウント値をリセットする。

Description

光検出装置、撮像装置および測距装置
　本開示は、アバランシェフォトダイオード（ＡＰＤ）を用いた光検出装置、撮像装置および測距装置に関する。
　従来より、ＡＰＤを用いた光検出装置において、ＡＰＤの後段にアナログカウンタを設けることが行われている。しかし、このようにした場合には、画素内リークや、容量ばらつきの影響により、例えば、４Ｖ系のアナログカウンタの出力信号として７～９ビット程度の信号しか利用することができない。そのため、読み出し回数が多い用途では、Ａ／Ｄ変換に要する時間に起因して、フレームレートが制限されてしまう問題があった。この問題に対して、例えば、アナログカウンタの他に１ビットのデジタルカウンタを用い、出力信号のビット数を１ビット拡大することが考えられる（特許文献１参照）。
国際公開ＷＯ２０１６／０４２７３４
　しかし、特許文献１に記載の方法では、読み出しのタイミングでアナログ値を複数回読み出しており、フレームレートの制限を本質的に解決することができない。従って、アナログカウンタを用いつつ、フレームレートの制限を低減することの可能な光検出装置、撮像装置および測距装置を提供することが望ましい。
　本開示の第１の側面に係る光検出装置は、パルス応答部と、アナログカウンタ部と、リセット部とを備えている。パルス応答部は、光入射に応じてパルス信号を生成する。アナログカウンタ部は、パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成する。リセット部は、第１のカウント値が第１の閾値を超えたとき第１のカウント値をリセットする。
　本開示の第２の側面に係る撮像装置は、行列状に配置された複数の画素と、各画素から得られた画素データに基づいて画像データを生成する信号処理部とを備えている。各画素は、パルス応答部と、アナログカウンタ部と、リセット部とを有している。パルス応答部は、光入射に応じてパルス信号を生成する。アナログカウンタ部は、パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成する。リセット部は、第１のカウント値が第１の閾値を超えたとき第１のカウント値をリセットする。
　本開示の第３の側面に係る測距装置は、光検出装置と、光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路とを備えている。光検出装置は、パルス応答部と、アナログカウンタ部と、リセット部とを有している。パルス応答部は、光入射に応じてパルス信号を生成する。アナログカウンタ部は、パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成する。リセット部は、第１のカウント値が第１の閾値を超えたとき第１のカウント値をリセットする。
　本開示の第１の側面に係る光検出装置、本開示の第２の側面に係る撮像装置および本開示の第３の側面に係る測距装置では、アナログカウンタ部の後段に、アナログカウンタ部のカウント値が所定の閾値を超えたときアナログカウンタ部のカウント値がリセットされる。これにより、例えば、下位ビットをアナログカウンタ部でカウントし、上位ビットを他のカウンタ（例えばデジタルカウンタ）でカウントすることが可能となる。
本開示の第１の実施の形態に係る撮像装置の機能ブロック例を表す図である。 図１の固体撮像素子の概略構成例を表す図である。 図２の画素および周辺回路の機能ブロック例を表す図である。 図３の検出部の回路構成例を表す図である。 図４の検出部内の信号波形の一例を表す図である。 図３，図４の画素から出力されるカウント値の一例を表す図である。 図２の画素アレイ部からの信号読み出し動作の概念を表す図である。 図２の画素および周辺回路の回路構成の一変形例を表す図である。 図３の検出部の回路構成の一変形例を表す図である。 図９の検出部内の信号波形の一例を表す図である。 図３の検出部の回路構成の一変形例を表す図である。 図３，図８のＡ／Ｄ変換部に置き換え可能な回路構成例を表す図である。 図３，図８のＡ／Ｄ変換部に置き換え可能な回路構成例を表す図である。 図４，図９，図１１のアナログカウンタ内の容量の配置例を表す図である。 図４，図９，図１１のアナログカウンタ内の容量の配置例を表す図である。 図４，図９，図１１のアナログカウンタ内の容量の平面構成例を表す図である。 図２の画素および周辺回路の機能ブロックの一変形例を表す図である。 図２の画素および周辺回路の機能ブロックの一変形例を表す図である。 図２の画素および周辺回路の機能ブロックの一変形例を表す図である。 図１９の画素から出力されるカウント値の一例を表す図である。 図２の画素および周辺回路の機能ブロックの一変形例を表す図である。 図２１の画素から得られるカウント値の経時変化の一例を表す図である。 図２の画素および周辺回路の機能ブロックの一変形例を表す図である。 図２３のＯＶＦ制御部内の参照抵抗の一例を表す図である。 図２３の画素から得られるカウント値の経時変化の一例を表す図である。 図１の撮像装置を１チップで構成した様子を表す図である。 図１の撮像装置を２枚のチップを積層して構成した様子を表す図である。 図２の画素アレイ部内の回路構成の一変形例を表す図である。 図２の画素アレイ部内の回路構成の一変形例を表す図である。 本開示の第２の実施の形態に係る測距装置の機能ブロック例を表す図である。 図３０の光検出部の概略構成例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（図１～図７）…撮像装置
２．変形例（図８～図２９）
３．第２の実施の形態（図３０，図３１）…測距装置
４．適用例（図３２，図３３）
 
＜１．第１の実施の形態＞
[構成]
　図１は、本開示の第１の実施の形態に係る撮像装置１００の機能ブロック例を表したものである。撮像装置１００は、例えば、図１に示したように、撮像により画像データを取得する装置であり、光学系１１０、固体撮像素子１２０、制御部１３０および通信部１４０を備えている。
　光学系１１０は、入射光を集光して固体撮像素子１２０に導くものである。固体撮像素子１２０は、撮像により画像データを取得するものであり、撮像により得られた画像データを、通信部１４０を介して外部に出力する。固体撮像素子１２０は、後述の複数の画素１０を有している。複数の画素１０は、有効画素領域において２次元配置されている。通信部１４０は、外部機器と通信を行うインターフェースであり、固体撮像素子１２０で得られた画像データを外部機器に出力する。
　制御部１３０は、固体撮像素子１２０を制御して、撮像により固体撮像素子１２０に画像データを取得させるものである。制御部１３０は、例えば、行方向に並んで配置された複数の画素１０（画素行）を同時に選択させることにより、選択された画素行で得られた複数の画素データを固体撮像素子１２０に保持させる。制御部１３０は、さらに、例えば、保持させた複数の画素データを順次、通信部１４０に出力させる。制御部１３０は、例えば、所定の周期で複数の画素行を順次、選択し、それにより得られた複数の画素データを順次、通信部１４０に出力させる。制御部１３０は、このようにして固体撮像素子１２０で得られた複数の画素データを画像データとして固体撮像素子１２０から通信部１４０に出力させる。
　図２は、固体撮像素子１２０の概略構成例を表したものである。固体撮像素子１２０は、例えば、図２に示したように、画素アレイ部１２１、行駆動部１２２、Ａ／Ｄ変換部１２３、デジタルカウント部１２４およびインターフェース部１２５を有している。
　画素アレイ部１２１は、光電変換を行う複数の画素１０を有している。複数の画素１０は、有効画素領域においてｓ×ｍ（ｓ，ｍは正の整数）の行列状に配置されている。画素アレイ部１２１では、画素行ごとに２本の水平信号線ＨＳＬ１，ＳＨＬ２が行方向に沿って配線されており、画素列ごとに２本の垂直信号線ＶＳＬ１，ＶＳＬ２が列方向に沿って配線されている。水平信号線ＨＳＬ１，ＳＨＬ２は、画素１０から信号を読み出すタイミングを制御するための配線である。水平信号線ＨＳＬ１，ＳＨＬ２の一端は行駆動部１２２に接続されている。垂直信号線ＶＳＬ１，ＶＳＬ２は、画素１０から信号を読み出すための配線である。垂直信号線ＶＳＬ１の一端はＡ／Ｄ変換部１２３に接続されており、垂直信号線ＶＳＬ２の一端はデジタルカウント部１２４に接続されている。
　各画素１０は、例えば、図３に示したように、光パルス応答部１１および検出部１２を有している。
（光パルス応答部１１）
　光パルス応答部１１は、光入射に応じてパルス信号を生成する。光パルス応答部１１は、例えば、図３に示したように、受光部１１ｂおよびクエンチ部１１ａを含む。
　受光部１１ｂは、アバランシェフォトダイオード（ＡＰＤ）を含んでいる。ガイガーモードのＡＰＤでは、端子間に降伏電圧以上の電圧が印可されると、単一フォトンの入射でアバランシェ現象が発生する。単一フォトンをアバランシェ現象で増倍させるＡＰＤは、シングルフォトンアバランシェダイオード（ＳＰＡＤ）と呼ばれる。各画素１０において、受光部１１ｂは、例えば、ＳＰＡＤを含んでいる。クエンチ部１１ａは、受光部１１ｂに印加される電圧を降伏電圧まで下げることによって、アバランシェ現象を止める機能（クエンチ）を有する。クエンチ部１１ａは、さらに、受光部１１ｂに印加される電圧を降伏電圧以上のバイアス電圧にすることによって、受光部１１ｂで再びフォトンの検出を行えるようにする機能を有する。クエンチ部１１ａは、例えば、ＭＯＳトランジスタを含む。クエンチ部１１ａは、例えば、抵抗器であってもよい。
　クエンチ部１１ａの一端（例えば、ＭＯＳトランジスタのソース）は、固定電圧Ｖｓｐａｄが印可される電源線に接続されている。一方、クエンチ部１１ａの他端（例えば、ＭＯＳトランジスタのドレイン）は、受光部１１ｂの一端（例えば、ＳＰＡＤのカソード）に接続されている。図３には、クエンチ部１１ａと受光部１１ｂとの接続点（接続ノード）としてＮ１が記載されている。受光部１１ｂの他端（例えば、ＳＰＡＤのアノード）は、例えば、基準電圧Ｖａｎが印可される電源線に接続されている。受光部１１ｂに、降伏電圧以上の電圧が印可されるよう、固定電圧Ｖｓｐａｄおよび基準電圧Ｖａｎの値が設定されている。接続ノードＮ１は、検出部１２のアナログカウンタ１２ａ（後述）に接続されている。
（検出部１２）
　検出部１２は、例えば、図３に示したように、アナログカウンタ１２ａ、ＯＶＦ（overflow）制御部１２ｂおよびスイッチ部１２ｃ，１２ｄを含んでいる。検出部１２は、光パルス応答部１１から入力されたパルス信号に基づいてカウント処理を行う。検出部１２は、カウント処理により得られたアナログのカウント電圧Ｖｏｕｔ２およびデジタルのカウント電圧Ｖｏｕｔ１を出力する。検出部１２は、例えば、垂直信号線ＶＳＬ１にカウント電圧Ｖｏｕｔ１を出力し、垂直信号線ＶＳＬ２にカウント電圧Ｖｏｕｔ２を出力する。カウント電圧Ｖｏｕｔ２に基づいて得られたカウント値Ｃｎｔ２をロービット側とし、カウント電圧Ｖｏｕｔ１に基づいて得られたカウント値Ｃｎｔ１をハイビット側としてカウント値Ｃｎｔ１とカウント値Ｃｎｔ２とを結合したカウント値Ｃｎｔが画素データとなる。
　アナログカウンタ１２ａは、光パルス応答部１１から入力されたパルスの数に応じたアナログの電圧（カウント電圧Ｖｃｎｔ）を出力する。アナログカウンタ１２ａは、例えば、光パルス応答部１１からパルス信号が入力される度に、カウント電圧Ｖｃｎｔが初期電圧からステップ状に小さくなるカウントダウン方式のカウンタである。アナログカウンタ１２ａは、例えば、光パルス応答部１１からパルス信号が入力される度に、カウント電圧Ｖｃｎｔが初期電圧からステップ状に大きくなるカウントアップ方式のカウンタであってもよい。アナログカウンタ１２ａから出力されたカウント電圧Ｖｃｎｔは、ＯＶＦ制御部１２ｂに入力される。
　アナログカウンタ１２ａは、ＯＶＦ制御部１２ｂから入力される比較電圧Ｖｃｍｐの反転信号に基づいてアナログカウンタ１２ａの出力（カウント電圧Ｖｃｎｔ）をリセットする。アナログカウンタ１２ａは、アナログカウンタ１２ａの出力をリセットすることにより、カウント電圧Ｖｃｎｔとして初期電圧を出力する。
　ＯＶＦ制御部１２ｂは、アナログカウンタ１２ａの飽和の有無を検知し、その結果を飽和電圧Ｖｏｖｆとして出力する。ＯＶＦ制御部１２ｂは、飽和電圧Ｖｏｖｆをスイッチ部１２ｃに出力するとともに、比較電圧Ｖｃｍｐの反転信号をアナログカウンタ１２ａに出力する。スイッチ部１２ｃは、オン時、入力端子に入力された飽和電圧Ｖｏｖｆを、出力端子を介して垂直信号線ＶＳＬ１に出力する。スイッチ部１２ｃは、オフ時、入力端子をフローティングにする。つまり、スイッチ部１２ｃは、飽和電圧Ｖｏｖｆのうち、スイッチ部１２ｃがオンしている期間の電圧だけを、カウント電圧Ｖｏｕｔ１として垂直信号線ＶＳＬ１に出力する。スイッチ部１２ｄは、オン時、入力端子に入力されたカウント電圧Ｖｃｎｔを、出力端子を介して垂直信号線ＶＳＬ２に出力する。スイッチ部１２ｄは、オフ時、入力端子をフローティングにする。つまり、スイッチ部１２ｄは、カウント電圧Ｖｃｎｔのうち、スイッチ部１２ｄがオンしている期間の電圧だけを、カウント電圧Ｖｏｕｔ２として垂直信号線ＶＳＬ１に出力する。
　次に、アナログカウンタ１２ａおよびＯＶＦ制御部１２ｂの回路構成について詳細に説明する。図４は、アナログカウンタ１２ａおよびＯＶＦ制御部１２ｂの回路構成例を表したものである。図５は、検出部１２における信号波形の経時変化の一例を表したものである。
（アナログカウンタ１２ａ）
　アナログカウンタ１２ａは、例えば、図４に示したように、電荷引き抜き部１２－１、保持部１２－２およびリセット部１２－３を有している。
　電荷引き抜き部１２－１は、キャパシタＣ１を有し、光パルス応答部１１から入力されたパルス信号の電圧に応じた電荷をキャパシタＣ１に蓄積する回路である。キャパシタＣ１の容量Ｃと、蓄積される電荷Ｑと、キャパシタＣ１から取り出される電圧Ｖとの間には、Ｖ＝Ｑ／Ｃの関係があるので、アナログカウンタ１２ａは、入力されたパルスの数に応じた電圧を保持することができる。
　保持部１２－２は、キャパシタＣ２を有し、キャパシタＣ２に保持された初期電圧を、電荷引き抜き部１２－１に保持されたキャパシタＣ１の電圧の分だけ減じる回路である。保持部１２－２は、光パルス応答部１１から電荷引き抜き部１２－１にパルス信号が入力される度に、キャパシタＣ２の電圧（カウント電圧Ｖｃｎｔ）が初期電圧からステップ状に小さくなる。
　リセット部１２－３は、スイッチ素子を有し、ＯＶＦ制御部１２ｂから比較電圧Ｖｃｍｐの反転信号がスイッチ素子をオンさせる信号として入力されると、スイッチ素子をオンし、キャパシタＣ２の電圧（カウント電圧Ｖｃｎｔ）を初期電圧（電源電圧Ｖｄｄ）にする。つまり、リセット部１２－３は、ＯＶＦ制御部１２ｂから比較電圧Ｖｃｍｐの反転信号がスイッチ素子をオンさせる信号として入力されると、カウント電圧Ｖｃｎｔをリセットする。リセット部１２－３は、ＯＶＦ制御部１２ｂから比較電圧Ｖｃｍｐの反転信号がスイッチ素子をオフさせる信号として入力されると、スイッチ素子をオフする。
（ＯＶＦ制御部１２ｂ）
　ＯＶＦ制御部１２ｂは、例えば、図４に示したように、コンパレータ、インバータ、ＲＳフリップフロップおよびＡＮＤ回路を有している。ＯＶＦ制御部１２ｂは、例えば、コンパレータに入力されるカウント電圧Ｖｃｎｔおよび参照電圧Ｖｒｅｆを比較する。その結果、カウント電圧Ｖｃｎｔが参照電圧Ｖｒｅｆを下回ったとき（つまり、カウント電圧Ｖｃｎｔが参照電圧Ｖｒｅｆを上回る側から下回る側に超えたとき）、ＯＶＦ制御部１２ｂは、比較電圧Ｖｃｍｐとして、Ｈｉの電圧をＲＳフリップフロップおよびインバータに出力する。インバータは、入力された比較電圧Ｖｃｍｐの反転信号をリセット部１２－３に出力する。このとき、ＯＶＦ制御部１２ｂは、カウント電圧Ｖｃｎｔをリセットさせる。ＯＶＦ制御部１２ｂは、カウント電圧Ｖｃｎｔが参照電圧Ｖｒｅｆを上回ったとき（つまり、カウント電圧Ｖｃｎｔが参照電圧Ｖｒｅｆを下回る側から上回る側に超えたとき）、比較電圧Ｖｃｍｐとして、Ｌｏの電圧をＲＳフリップフロップおよびインバータに出力する。
　ＲＳフリップフロップは、メモリとして使用される。ＲＳフリップフロップにおいて、Ｓ端子がコンパレータの出力端子に接続されており、Ｑ端子がスイッチ部１２ｃの入力端子およびＡＮＤ回路の一方の入力端子に接続されており、Ｒ端子がＡＮＤ回路の出力端子に接続されている。ＲＳフリップフロップでは、Ｓ＝０（Ｌｏ）→１（Ｈｉ）のとき、Ｑ＝０（Ｌｏ）→１（Ｈｉ）となる。このとき、ＲＳフリップフロップはオン状態になっており、この後に、Ｓ＝１（Ｈｉ）→０（Ｌｏ）となってもＱ＝１（Ｈｉ）を維持する。ＲＳフリップフロップがオン状態になっているとき、Ｒ＝０（Ｌｏ）→１（Ｈｉ）となった場合には、Ｑ＝１（Ｈｉ）→０（Ｌｏ）となる。このとき、ＲＳフリップフロップはオフ状態になっている。
　ＡＮＤ回路では、一方の入力端子がＲＳフリップフロップのＱ端子に接続されており、他方の入力端子がスイッチ部１２ｃをオンオフさせる制御信号Ｓｅｌ１を供給する配線に接続されており、出力端子がＲＳフリップフロップのＲ端子に接続されている。
　ＲＳフリップフロップは、Ｌｏの電圧からＨｉの電圧に変位する比較電圧ＶｃｍｐがＳ端子に入力されると、Ｈｉの電圧を飽和信号ＶｏｖｆとしてＱ端子から出力する。このとき、リセット部１２－３においてカウント電圧Ｖｃｎｔがリセットされ、Ｈｉの電圧からＬｏの電圧に変位する比較電圧ＶｃｍｐがＳ端子に入力される。しかし、ＲＳフリップフロップはオン状態になっているので、ＲＳフリップフロップは、引き続き、Ｈｉの電圧を飽和信号ＶｏｖｆとしてＱ端子から出力する。
　制御信号Ｓｅｌ１がスイッチ部１２ｃをオンさせる電圧（Ｈｉの電圧）になると、Ｈｉの電圧の飽和信号Ｖｏｖｆがカウント電圧Ｖｏｕｔ１として垂直信号線ＶＳＬ１に出力される。このとき、ＡＮＤ回路は、入力端子の双方がＨｉの電圧となるので、Ｈｉの電圧をＲ端子に入力する。その結果、ＲＳフリップフロップはオフ状態となり、Ｌｏの電圧を飽和信号ＶｏｖｆとしてＱ端子から出力する。このとき、垂直信号線ＶＳＬ１の電圧（カウント電圧Ｖｏｕｔ１）は、Ｈｉの電圧からＬｏの電圧に遷移する。その後、制御信号Ｓｅｌ１がスイッチ部１２ｃをオフさせる電圧（Ｌｏの電圧）になると、スイッチ部１２ｃがオフし、ＡＮＤ回路の出力端子やＲＳフリップフロップのＲ端子の電圧がＨｉの電圧からＬｏの電圧に遷移する。
（周辺回路）
　次に、固体撮像素子１２０における、画素アレイ部１２１の周辺回路について説明する。周辺回路は、行駆動部１２２、Ａ／Ｄ変換部１２３、デジタルカウント部１２４およびインターフェース部１２５を含んで構成されている。
　行駆動部１２２は、複数の画素１０から信号を読み出すタイミングを制御する。行駆動部１２２は、複数の画素１０を画素行ごとに選択する制御信号を複数の水平信号線ＨＳＬ１，ＨＳＬ２に対して出力する。これにより、複数の画素１０からの信号が画素行ごとに複数の垂直信号線ＶＳＬに順次、出力される。
　Ａ／Ｄ変換部１２３は、垂直信号線ＶＳＬ２に接続されている。垂直信号線ＶＳＬ２は、スイッチ部１２ｄを介してアナログカウンタ１２ａの出力端に接続されている。Ａ／Ｄ変換部１２３は、垂直信号線ＶＳＬ２を介してアナログカウンタ１２ａの出力端の電圧（カウント電圧Ｖｃｎｔ）をＡ／Ｄ変換し、それによりカウント電圧Ｖｃｎｔに対応するデジタルのカウント値Ｃｎｔ２（ｎ－ｋビット）を生成する。
　デジタルカウント部１２４は、垂直信号線ＶＳＬ１に接続されている。デジタルカウント部１２４は、垂直信号線ＶＳＬ１を介してデジタル信号（カウント電圧Ｖｏｕｔ１）を読み出し、読み出したカウント電圧Ｖｏｕｔ１についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１（ｋビット）を生成する。デジタルカウント部１２４は、図３に示したように、デジタル加算部１２４Ａおよびメモリアレイ１２４Ｂを含んで構成されている。
　デジタル加算部１２４Ａは、露光期間の開始時に、メモリアレイ１２４Ｂを初期化する。その後、デジタル加算部１２４Ａは、垂直信号線ＶＳＬ１を介してある画素１０（以下、「カウント処理対象の画素１０」と称する。）のカウント電圧Ｖｏｕｔ１を所定の周期で読み出す。デジタル加算部１２４Ａは、さらに、メモリアレイ１２４Ｂから、前回メモリアレイ１２４Ｂに書き込んだカウント処理対象の画素１０のカウント電圧Ｖｏｕｔ１を読み出す。デジタル加算部１２４Ａは、読み出した双方のカウント電圧Ｖｏｕｔ１を互いに加算し、それにより得られた値を、カウント処理対象の画素１０のカウント電圧Ｖｏｕｔ１としてメモリアレイ１２４Ｂに書き込む（上書きする）。デジタル加算部１２４Ａは、カウント処理対象の画素１０からカウント電圧Ｖｏｕｔ１を読み出す度に、上記の加算処理（カウント処理）を繰り返し行うことにより、デジタルのカウント値Ｃｎｔ１（ｋビット）を生成する。
　インターフェース部１２５は、カウント値Ｃｎｔ１をロービット側とし、カウント値Ｃｎｔ２をハイビット側としてカウント値Ｃｎｔ１とカウント値Ｃｎｔ２とを結合することによりカウント値Ｃｎｔを生成する（図６参照）。インターフェース部１２５は、生成したカウント値Ｃｎｔを画素データとして外部に出力する。
　次に、画素アレイ部１２１からの信号読み出し動作について説明する。図７は、画素アレイ部１２１からの信号読み出し動作の一例の概念図である。
　制御部１３０は、例えば、画素アレイ部１２１を制御して、行方向に並んで配置された複数（ｍ個）の画素１０（行ライン）の各スイッチ１２ｃを同時にオンさせる。これにより、信号処理部１２２は、制御部１３０によって選択された行ラインの各画素１０からカウント電圧Ｖｏｕｔ１を読み出し、読み出したカウント電圧Ｖｏｕｔ１についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１を生成する。
　ここで、カウント電圧Ｖｏｕｔ１は、「１」または「０」の値を採る１ｂｉｔのデジタルデータである。カウント値Ｃｎｔ１として例えば３ｂｉｔが割り当てられているとする。このとき、信号処理部１２２は、デジタルのカウント電圧Ｖｏｕｔ１をカウント値Ｃｎｔ１に加算する。カウント値Ｃｎｔ１が初期値（０００）となっている場合、信号処理部１２２は、読み出したカウント電圧Ｖｏｕｔ１（「１」または「０」）をカウント値Ｃｎｔ１に加算することにより、カウント値Ｃｎｔ１は００１または０００となる。
　制御部１３０は、例えば、上述の制御を全て（ｓ個）の行ラインに対して行ラインごとに行う。これにより、信号処理部１２２は、各行ラインから複数（ｍ個）のカウント電圧Ｖｏｕｔ１を読み出し、読み出したカウント電圧Ｖｏｕｔ１についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１を生成する。これにより、１フレーム分のカウント値Ｃｎｔ１が得られる。信号処理部１２２は、取得した１フレーム分のカウント値Ｃｎｔ１をメモリに保持する。
　制御部１３０は、例えば、上述の１フレーム分のカウント値Ｃｎｔ１の取得を露光期間の間、繰り返し行い、露光期間が終了するタイミングで、上述の１フレーム分のカウント値Ｃｎｔ１の取得と同時に、１フレーム分のカウント値Ｃｎｔ２の取得を行う。
　制御部１３０は、例えば、露光期間が終了するタイミングで、画素アレイ部１２１を制御して、行ラインに含まれる各スイッチ１２ｄを同時にオンさせる。これにより、信号処理部１２２は、制御部１３０によって選択された行ラインの各画素１０からアナログのカウント電圧Ｖｏｕｔ２を読み出し、読み出したカウント電圧Ｖｏｕｔ２をＡＤ変換し、それにより、カウント電圧Ｖｏｕｔ２に対応するデジタルのカウント値Ｃｎｔ２を生成する。ここで、カウント値Ｃｎｔ２として例えば４ｂｉｔが割り当てられているとする。このとき、カウント値Ｃｎｔ２は、例えば、０１０１となっている。
　制御部１３０は、例えば、上述の制御を全て（ｓ個）の行ラインに対して行ラインごとに行う。これにより、信号処理部１２２は、各行ラインから複数（ｍ個）のカウント電圧Ｖｏｕｔ２を読み出し、読み出したカウント電圧Ｖｏｕｔ２をＡＤ変換し、それにより、カウント電圧Ｖｏｕｔ２に対応するデジタルのカウント値Ｃｎｔ２を生成する。これにより、１フレーム分のカウント値Ｃｎｔ２が得られる。信号処理部１２２は、取得した１フレーム分のカウント値Ｃｎｔ２をメモリに保持する。
　信号処理部１２２は、一方のメモリから読み出した１フレーム分のカウント値Ｃｎｔ１と、他方のメモリから読み出した１フレーム分のカウント値Ｃｎｔ２とを用いて、１フレーム分の画素データ（つまり、画像データ）を生成する。
［効果］
　　次に、撮像装置１００の効果について説明する。
　本実施の形態では、アナログカウンタ１２ａの後段に、アナログカウンタ１２ａのカウント値ｃｎｔ１が所定の閾値を超えたときアナログカウンタ１２ａのカウント電圧ＶｃｎｔをリセットするＯＶＦ制御部１２ｂが設けられている。これにより、例えば、下位ビットをアナログカウンタ１２ａでカウントし、上位ビットをデジタルカウンタ１２２ａでカウントすることが可能となる。その結果、１つの画素１０あたりのアナログ値の読み出し回数を１回に抑えることができ、さらに、デジタルカウンタ１２２ａを設けた分だけビット数を増やすことができる。従って、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
　本実施の形態では、ＯＶＦ制御部１２ｂから出力されるデジタル信号（カウント電圧Ｖｏｕｔ１）についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１が生成される。さらに、アナログカウンタ１２ａから出力されるアナログのカウント電圧Ｖｏｕｔ２をＡ／Ｄ変換することにより、デジタルのカウント値Ｃｎｔ２が生成される。これにより、例えば、下位ビットをアナログカウンタ１２ａでカウントし、上位ビットをデジタルカウンタ１２２ａでカウントすることが可能となる。その結果、１つの画素１０あたりのアナログ値の読み出し回数を１回に抑えることができ、さらに、デジタルカウンタ１２２ａを設けた分だけビット数を増やすことができる。従って、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
　本実施の形態では、デジタルのカウント電圧Ｖｏｕｔ１をデジタル加算部１２４Ａに伝送する垂直信号線ＶＳＬ１と、アナログのカウント電圧Ｖｏｕｔ２をＡ／Ｄ変換部１２３に伝送する垂直信号線ＶＳＬ２とが画素アレイ部１２１に設けられている。これにより、画素アレイ部１２１の外にデジタル加算部１２４ＡやＡ／Ｄ変換部１２３を設けることができ、画素１０のサイズを小さくすることができる。
＜２．変形例＞
　次に、上記実施の形態に係る撮像装置１００の変形例について説明する。
［変形例Ａ］
　上記実施の形態において、例えば、図８に示したように、デジタル加算部１２４Ａおよびメモリアレイ１２４Ｂの代わりに、デジタルカウンタアレイ１２４Ｃが設けられていてもよい。
　デジタルカウンタアレイ１２４Ｃは、各画素１０に対応したデジタルカウンタを有している。デジタルカウンタアレイ１２４Ｃは、露光期間の開始時に、デジタルカウンタアレイ１２４Ｃを初期化する。その後、デジタルカウンタアレイ１２４Ｃは、垂直信号線ＶＳＬ１を介してカウント処理対象の画素１０のカウント電圧Ｖｏｕｔ１（デジタルのカウント値）を所定の周期で読み出し、読み出したカウント電圧Ｖｏｕｔ１についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１（ｋビット）を生成する。デジタルカウンタアレイ１２４Ｃは、カウント処理対象の画素１０からカウント電圧Ｖｏｕｔ１（デジタルのカウント値）を読み出す度に、上記のカウント処理を繰り返し行うことにより、デジタルのカウント値Ｃｎｔ１（ｋビット）を生成する。デジタルカウンタアレイ１２４Ｃを設けた場合、上記実施の形態と比べて、デジタルカウント部１２４の占有面積が若干大きくなるが、それ以外の点については、上記実施の形態と同様の効果を得ることができる。
［変形例Ｂ］
　上記実施の形態において、ＯＶＦ制御部１２ｂは、例えば、図９に示したように、ＲＳＦＦおよびＡＮＤ回路の代わりにデジタルカウンタを有していてもよい。このとき、このデジタルカウンタは、１ｂｉｔのデジタルカウンタであり、例えば、図１０に示したように、比較電圧ＶｃｍｐがＨｉの電圧となるたびに、デジタルカウンタの出力（飽和電圧Ｖｏｖｆ）が「１」「０」「１」…と変位する。このようにした場合であっても、上記の実施の形態と同様のカウント値Ｃｎｔ１，Ｃｎｔ２が得られる。従って、上記の実施の形態と同様、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
［変形例Ｃ］
　上記実施の形態において、ＯＶＦ制御部１２ｂは、例えば、図１１に示したように、コンパレータの代わりにインバータを有していてもよい。このとき、インバータの閾値を下回る値のカウント電圧Ｖｃｎｔがインバータに入力されると、インバータは、出力信号Ｖｉｎｖとして、Ｈｉの電圧をＲＳフリップフロップおよびインバータに出力する。また、インバータの閾値を上回る値のカウント電圧Ｖｃｎｔがインバータに入力されると、インバータは、出力信号Ｖｉｎｖとして、Ｌｏの電圧をＲＳフリップフロップおよびインバータに出力する。このようにした場合であっても、上記の実施の形態と同様の機能を実現することができる。従って、上記の実施の形態と同様、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
［変形例Ｄ］
　上記実施の形態において、Ａ／Ｄ変換部１２２ｂは、例えば、図１２に示したように、コンパレータおよびカウンタを含んで構成されていてもよい。このとき、コンパレータには、垂直信号線ＶＳＬ２の電圧（カウント電圧Ｖｏｕｔ２）と、参照電圧Ｖｒｅｆ＿ａｄｃが入力される。コンパレータは、カウント電圧Ｖｏｕｔ２および参照電圧Ｖｒｅｆ＿ａｄｃを比較し、カウント電圧Ｖｏｕｔ２が参照電圧Ｖｒｅｆ＿ａｄｃを下回ったとき、ハイレベルの電圧を出力する。コンパレータは、例えば、カウント電圧Ｖｏｕｔ２が参照電圧Ｖｒｅｆ＿ａｄｃを上回ったとき、ローレベルの電圧を出力する。カウンタは、コンパレータから入力されるパルスの数をカウントし、それにより、カウント値Ｃｎｔ２（ｎ－ｋビット）を生成する。
［変形例Ｅ］
　上記実施の形態において、Ａ／Ｄ変換部１２４ｃは、例えば、図１３に示したように、コンパレータおよびラッチを含んで構成されていてもよい。このとき、コンパレータには、垂直信号線ＶＳＬ２の電圧（カウント電圧Ｖｏｕｔ２）と、参照電圧Ｖｒｅｆ＿ａｄｃが入力される。コンパレータは、カウント電圧Ｖｏｕｔ２および参照電圧Ｖｒｅｆ＿ａｄｃを比較し、カウント電圧Ｖｏｕｔ２が参照電圧Ｖｒｅｆ＿ａｄｃを下回ったとき、ハイレベルの電圧を出力する。コンパレータは、例えば、カウント電圧Ｖｏｕｔ２が参照電圧Ｖｒｅｆ＿ａｄｃを上回ったとき、ローレベルの電圧を出力する。ラッチは、コンパレータの出力がハイレベルとなったときの時刻コードを記録（保持）する。
［変形例Ｆ］
　上記実施の形態およびその変形例において、アナログカウンタ１２ａのキャパシタＣ１，Ｃ２がMIM(Metal-Insulator-Metal)で構成されていてもよい。このとき、キャパシタＣ１，Ｃ２が、例えば、図１４に示したように、信号処理部１２２およびインターフェース部１２３が形成されたロジックチップ１００Ｂとは別のチップ（センサチップ１００Ａ）に形成されていてもよい。センサチップ１００Ａには、画素アレイ部１２１が形成されている。センサチップ１００Ａおよびロジックチップ１００Ｂは、例えば、センサチップ１００Ａに形成されたＣｕパッドと、ロジックチップ１００Ｂに形成されたＣｕパッドとが互いに接合されることにより積層されている。
　なお、キャパシタＣ１，Ｃ２が、例えば、図１５に示したように、ロジックチップ１００Ｂに形成されていてもよい。このとき、各画素１０の、キャパシタＣ１，Ｃ２を除く部分がセンサチップ１００Ａに形成されていてもよい。このようにすることにより、面積を要するキャパシタＣ１，Ｃ２をセンサチップ１００Ａに形成しなくて済む分、センサチップ１００Ａを小型化することができる。
　図１６は、キャパシタＣ１，Ｃ２の平面構成例を表したものである。キャパシタＣ１，Ｃ２が、例えば、図１６に示したような櫛歯形状となっている。このようにした場合、キャパシタＣ１，Ｃ２を厚さ方向に積層させた場合とあまり変わらない容量で、キャパシタＣ１，Ｃ２を同一層内に形成することができる。
［変形例Ｇ］
　上記実施の形態およびその変形例において、各画素１０が、例えば、図１７に示したように、切替部１３を有していてもよい。切替部１３は、飽和信号Ｖｏｖｆの垂直信号線ＶＳＬへの出力と、カウント電圧Ｖｃｎｔの垂直信号線ＶＳＬへの出力とを切り替える。このとき、周辺回路は、例えば、図１７に示したように、切替部１２６を有していてもよい。切替部１２６は、垂直信号線ＶＳＬに飽和信号Ｖｏｖｆが印可されているときは垂直信号線ＶＳＬをデジタル加算部１２４Ａに接続し、垂直信号線ＶＳＬにカウント電圧Ｖｃｎｔが印可されているときは垂直信号線ＶＳＬをＡ／Ｄ変換部１２３に接続する。このようにした場合には、垂直信号線ＶＳＬの本数を減らすことができるので、画素アレイ部１２１の面積を小さくすることができる。
［変形例Ｈ］
　上記実施の形態およびその変形例において、例えば、図１８に示したように、Ａ／Ｄ変換部１２３が省略されてもよい。このとき、Ａ／Ｄ変換部１２３と同様の機能のＡ／Ｄ変換部１２ｅが各画素１０の検出部１２に設けられ、垂直信号線ＶＳＬ２の電圧を読み出す読み出し部１２７が周辺回路に設けられてもよい。このようにした場合には、各画素１０からは、２つのデジタル信号（飽和信号Ｖｏｖｆおよびカウント電圧Ｖｃｎｔ）を垂直信号線ＶＳＬ１，ＶＳＬ２に出力することができるので、外部ノイズに強い撮像装置１００を実現することができる。
［変形例Ｉ］
　上記実施の形態およびその変形例において、検出部１２が、例えば、図１９に示したように、一組のアナログカウンタ１２ａおよびＯＶＦ制御部１２ｂをアナログブロックとして複数段有していてもよい。
　このとき、１段目のアナログブロックでは、アナログカウンタ１２ａは、アナログのカウント値Ｃｎｔ１（カウント電圧Ｖｃｎｔ１）を生成する。さらに、１段目のアナログブロックでは、ＯＶＦ制御部１２ｂは、アナログカウンタ１２ａで生成されたカウント電圧Ｖｃｎｔ１が参照電圧Ｖｒｅｆを下回ったとき（つまり、カウント電圧Ｖｃｎｔ１が参照電圧Ｖｒｅｆを上回る側から下回る側に超えたとき）、Ｈｉの電圧を飽和信号Ｖｏｖｆとして出力する。ＯＶＦ制御部１２ｂは、例えば、カウント電圧Ｖｃｎｔ１が参照電圧Ｖｒｅｆを上回ったとき（つまり、カウント電圧Ｖｃｎｔ１が参照電圧Ｖｒｅｆを上回る側から下回る側に超えたとき）、Ｌｏの電圧を飽和信号Ｖｏｖｆとして出力する。
　２段目以降のアナログブロックでは、アナログカウンタ１２ａは、前段のアナログブロックにおけるＯＶＦ制御部１２ｂから出力される飽和信号Ｖｏｖｆに基づいてカウント処理を行うことによりアナログのカウント値Ｃｎｔ２（カウント電圧Ｖｃｎｔ２）を生成する。さらに、２段目以降のアナログブロックでは、ＯＶＦ制御部１２ｂは、アナログカウンタ１２ａで生成されたカウント電圧Ｖｃｎｔ２が参照電圧Ｖｒｅｆを下回ったとき（つまり、カウント電圧Ｖｃｎｔ２が参照電圧Ｖｒｅｆを上回る側から下回る側に超えたとき）、Ｈｉの電圧を飽和信号Ｖｏｖｆとして出力する。ＯＶＦ制御部１２ｂは、例えば、カウント電圧Ｖｃｎｔ２が参照電圧Ｖｒｅｆを上回ったとき（つまり、カウント電圧Ｖｃｎｔ２が参照電圧Ｖｒｅｆを上回る側から下回る側に超えたとき）、Ｌｏの電圧を飽和信号Ｖｏｖｆとして出力する。
　本変形例では、周辺回路は、デジタルカウント部１２４と、Ａ／Ｄ変換部１２３，１２８とを有している。デジタル加算部１２４Ａは、垂直信号線ＶＳＬ１に接続されている。垂直信号線ＶＳＬ１は、スイッチ部１２ｃを介して２段目のＯＶＦ制御部１２ｂに接続されている。デジタル加算部１２４Ａは、垂直信号線ＶＳＬ１を介して２段目の飽和信号Ｖｏｖｆを読み出し、読み出した飽和信号Ｖｏｖｆについてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１（ｋ１ビット）を生成する。
　Ａ／Ｄ変換部１２３は、垂直信号線ＶＳＬ２に接続されている。垂直信号線ＶＳＬ２は、スイッチ部１２ｄを介して１段目のアナログカウンタ１２ａの出力端に接続されている。Ａ／Ｄ変換部１２３は、垂直信号線ＶＳＬ２を介して１段目のアナログカウンタ１２ａの出力端の電圧（カウント電圧Ｖｃｎｔ２）をＡ／Ｄ変換し、それによりカウント電圧Ｖｃｎｔ２に対応するデジタルのカウント値Ｃｎｔ２（ｋ２ビット）を生成する。
　Ａ／Ｄ変換部１２８は、垂直信号線ＶＳＬ３に接続されている。垂直信号線ＶＳＬ３は、スイッチ部１２ｆを介して２段目のアナログカウンタ１２ａの出力端に接続されている。Ａ／Ｄ変換部１２８は、垂直信号線ＶＳＬ３を介して２段目のアナログカウンタ１２ａの出力端の電圧（カウント電圧Ｖｃｎｔ３）をＡ／Ｄ変換し、それによりカウント電圧Ｖｃｎｔ３に対応するデジタルのカウント値Ｃｎｔ３（ｎ－ｋ１－ｋ２ビット）を生成する。
　インターフェース部１２５は、１段目および２段目のアナログカウンタ１２ａから得られたカウント値（カウント値Ｃｎｔ２，Ｃｎｔ３）をロービット側とし、デジタルカウンタ１２２ａから得られたカウント値（カウントＣｎｔ１）をハイビット側としてカウント値Ｃｎｔ１，Ｃｎｔ２，Ｃｎｔ３を結合することによりカウント値Ｃｎｔを生成する（図２０参照）。なお、カウント値Ｃｎｔ２は、カウント値Ｃｎｔ３よりもロービット側とする。インターフェース部１２５は、生成したカウント値Ｃｎｔを画素データとして外部に出力する。
　このように、一組のアナログカウンタ１２ａおよびＯＶＦ制御部１２ｂをアナログブロックとして複数段設けることにより、より大きなビット数を扱うことができる。これにより、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
［変形例Ｊ］
　上記実施の形態およびその変形例において、検出部１２が、例えば、図２１に示したように、ＯＶＦ制御部１２ｂの後段にデジタルカウンタ１２ｇを有していてもよい。このとき、デジタルカウント部１２４は省略され、垂直信号線ＶＳＬ１の電圧を読み出す読み出し部１２９が周辺回路に設けられ得る。
　デジタルカウンタ１２ｇは、ＯＶＦ制御部１２ｂから出力されるデジタル信号についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１を生成する。読出部１２２ｆは、垂直信号線ＶＳＬ１を介してデジタルのカウント値Ｃｎｔ１を読み出す。
　図２２は、画素１０から得られるカウント値Ｃｎｔの経時変化の一例を表したものである。低照度のときは、アナログカウンタ１２ａが飽和せず、デジタルカウンタ１２ｇでのカウントがなされないことがある。中照度、高照度のときは、アナログカウンタ１２ａが飽和すると、デジタルカウンタ１２ｇでのカウントも実行される。低照度のときは、カウント値Ｃｎｔの時間変化が緩やかであるが、照度が高くなるにつれて、カウント値Ｃｎｔの時間変化が急峻となる。
［変形例Ｋ］
　上記変形例Ｊにおいて、検出部１２が、例えば、図２３に示したように、判定部１２ｈを有していてもよい。判定部１２ｈは、デジタルカウンタ１２ｇで生成されるカウント値Ｃｎｔ１に基づいて、参照電圧Ｖｒｅｆを設定する。判定部１２ｈは、例えば、カウント値Ｃｎｔ１に基づいて、参照電圧Ｖｒｅｆを設定するための制御信号Ｓｃｏｄｅを生成し、ＯＶＦ制御部１２ｂに出力する。
　ＯＶＦ制御部１２ｂにおいて、例えば、図２４（Ａ）に示したように、コンパレータの一方の入力端子に、切替部を介して複数の参照電圧線が接続されている。切替部は、判定部１２ｈから入力される制御信号Ｓｃｏｄｅに基づいて、複数の参照電圧線の中から１つの参照電圧線を選択する。
　ＯＶＦ制御部１２ｂにおいて、例えば、図２４（Ｂ）に示したように、コンパレータの一方の入力端子に、切替部を介して複数の定電流源が接続されていてもよい。このとき、切替部は、判定部１２ｈから入力される制御信号Ｓｃｏｄｅに基づいて、複数の参照電圧線の中から１つの参照電圧線を選択する。
　図２５は、画素１０から得られるカウント値Ｃｎｔの経時変化の一例を表したものである。図２５に破線で示したように、カウント値Ｃｎｔに対して複数の閾値が設定される。低照度のときは、カウント値Ｃｎｔが最も低い値の閾値に達せず、最も低い値の参照電圧Ｖｒｅｆ１が印可される参照電圧線が選択される。中照度、高照度のときは、カウント値Ｃｎｔが最も低い値の閾値に達すると、最も低い値の参照電圧線Ｖｒｅｆ１よりも高い参照電圧Ｖｒｅｆ２が印可される参照電圧線が選択される。このとき、さらに、カウント値Ｃｎｔが２番目に低い閾値に達すると、参照電圧Ｖｒｅｆ２よりも高い参照電圧Ｖｒｅｆ３が印可される参照電圧線が選択される。
　このように、カウント値Ｃｎｔの大きさに応じて参照電圧の値が設定されることにより、カウント値Ｃｎｔの時間変化を照度によらず、概ね一定にすることができる。
［変形例Ｌ］
　上記変実施の形態およびその変形例において、固体撮像素子１２０は、例えば、図２６に示したように、１つの半導体基板１００Ｃ上に形成されていてもよい。このとき、半導体基板１００Ｃの表面には、複数の画素１０が行列状に配置された有効画素領域が形成されている。半導体基板１００Ｃの表面において、有効画素領域の周囲には、例えば、行駆動部１２２、Ａ／Ｄ変換部１２３、デジタルカウント部１２４およびインターフェース部１２５等が実装されている。
［変形例Ｍ］
　上記変実施の形態およびその変形例において、固体撮像素子１２０は、例えば、図２７に示したように、複数の半導体基板（例えば、２枚の半導体基板１００Ｄ、１００Ｅ）が積層されて構成されていてもよい。このとき、半導体基板１００Ｄの表面には、複数の受光部１１ｂが行列状に配置されるとともに、半導体基板１００Ｅの表面には、複数のクエンチ部１１ａが行列状に配置されていてもよい。半導体基板１００Ｄ，１００Ｅは、例えば、半導体基板１００Ｄ側に設けられたＣｕからなるパッド部１１ｃと、半導体基板１００Ｅ側に設けられたＣｕからなるパッド部１１ｄとが互いに接合されることにより、貼り合わされている。このようにした場合には、各画素１０において、受光部１１ｂとクエンチ部１１ａとを互いに積層して形成することができるので、１枚の半導体基板の表面に、受光部１１ｂおよびクエンチ部１１ａを形成した場合と比べて、画素１０の平面サイズを小さくすることができる。
［変形例Ｎ］
　上記変実施の形態およびその変形例において、例えば、図２８に示したように、複数の画素１０の出力に加算部２０が接続されていてもよい。加算部２０は、複数の画素１０から入力されたカウント値Ｃｎｔを加算する。これにより、感度の高い画像を得ることができる。
［変形例Ｏ］
　上記変実施の形態およびその変形例において、例えば、図２９に示したように、各画素１０において検出部１２が省略され、このとき、複数の光パルス応答部１１の出力に加算部２０が接続され、加算部２０の出力に検出部１２が接続されていてもよい。加算部２０は、複数の光パルス応答部１１から入力されたパルスの数をカウントし、それにより得られたアナログのカウント値を検出部１２に出力する。このようにした場合にも、感度の高い画像を得ることができる。
＜３．第２の実施の形態＞
[構成]
　図３０は、本開示の第２の実施の形態に係る測距装置２００の機能ブロック例を表したものである。測距装置２００は、ＴｏＦ（Time Of Flight）センサであり、光を射出するとともに、検出対象物により反射された反射光を検出する。測距装置２００は、発光部２１０と、光学系２２０と、光検出部２３０と、制御部２４０と、信号処理部２５０と、通信部２６０とを備えている。
　発光部２１０は、制御部２４０からの指示に基づいて、検出対象物に向かって光パルスＬ０を射出する。発光部２１０は、制御部２４０からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより光パルスＬ０を射出する。発光部２１０は、例えば赤外光を射出する光源を有する。この光源は、例えば、レーザ光源やＬＥＤ（Light Emitting Diode）などを用いて構成される。
　光学系２２０は、光検出部２３０の受光面において像を結像させるレンズを含んで構成される。この光学系２２０には、発光部２１０から射出され、検出対象物により反射された光パルス（反射光パルスＬ１）が入射するようになっている。
　光検出部２３０は、制御部２４０からの指示に基づいて、反射光パルスＬ１を検出する。信号処理部２５０は、光検出部２３０での検出結果に基づいて距離画像データを生成し、生成した距離画像データを、通信部２５０を介して外部に出力する。光検出部２３０は、例えば、図３１に示したように、上記実施の形態およびその変形例に係る固体撮像素子１２０と同様の構成となっている。
　制御部２４０は、発光部２１０および光検出部２３０に制御信号を供給し、これらの動作を制御することにより、測距装置２００の動作を制御する。
[効果] 
　本実施の形態では、上記実施の形態と同様、アナログカウンタ１２ａの後段に、アナログカウンタ１２ａのカウント値ｃｎｔ１が所定の閾値を超えたときアナログカウンタ１２ａのカウント電圧ＶｃｎｔをリセットするＯＶＦ制御部１２ｂが設けられている。これにより、例えば、下位ビットをアナログカウンタ１２ａでカウントし、上位ビットをデジタルカウンタ１２４ｂでカウントすることが可能となる。その結果、１つの画素１０あたりのアナログ値の読み出し回数を１回に抑えることができ、さらに、デジタルカウンタ１２４ｂを設けた分だけビット数を増やすことができる。従って、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
　本実施の形態では、ＯＶＦ制御部１２ｂから出力されるデジタル信号（カウント電圧Ｖｏｕｔ１）についてカウント処理を行うことによりデジタルのカウント値Ｃｎｔ１が生成される。さらに、アナログカウンタ１２ａから出力されるアナログのカウント電圧Ｖｏｕｔ２をＡ／Ｄ変換することにより、デジタルのカウント値Ｃｎｔ２が生成される。これにより、例えば、下位ビットをアナログカウンタ１２ａでカウントし、上位ビットをデジタルカウンタ１２４ｂでカウントすることが可能となる。その結果、１つの画素１０あたりのアナログ値の読み出し回数を１回に抑えることができ、さらに、デジタルカウンタ１２４ｂを設けた分だけビット数を増やすことができる。従って、アナログカウンタを用いつつ、フレームレートの制限を低減することができる。
　本実施の形態では、デジタルのカウント電圧Ｖｏｕｔ１をデジタル加算部１２４Ａに伝送する垂直信号線ＶＳＬ１と、アナログのカウント電圧Ｖｏｕｔ２をＡ／Ｄ変換部１２３に伝送する垂直信号線ＶＳＬ２とが画素アレイ部１２１に設けられている。これにより、画素アレイ部１２１の外にデジタル加算部１２４ＡやＡ／Ｄ変換部１２３を設けることができ、画素１０のサイズを小さくすることができる。
＜４．適用例＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図３２では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図３３は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３３には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図３２に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global　System　of　Mobile　communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　なお、図３２に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　なお、図１～図２９等を用いて説明した撮像装置１００の各機能や、図３０，図３１等を用いて説明した測距装置２００の各機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。
　以上説明した車両制御システム７０００において、図１～図２９等を用いて説明した撮像装置１００や、図３０，図３１等を用いて説明した測距装置２００は、例えば，環境センサとしてのLIDARの光源ステアリング部として用いることができる。また，撮像部における画像認識を、図１～図２９等を用いて説明した撮像装置１００や、図３０，図３１等を用いて説明した測距装置２００を用いた光コンピューティングユニットで行うこともできる。図１～図２９等を用いて説明した撮像装置１００や、図３０，図３１等を用いて説明した測距装置２００を、高効率・高輝度なプロジェクションデバイスとして用いた場合は，地面に線や文字を投影することができる。具体的には、車が後退する際に車外の人が車の通る位置が分かるように線を表示したり、歩行者に道を譲る場合に横断歩道を光で表示したりすることができる。
　また、図１～図２９等を用いて説明した撮像装置１００の少なくとも一部の構成要素は、図３２に示した統合制御ユニット７６００のためのモジュール（例えば、一つのダイで構成される集積回路モジュール）において実現されてもよい。あるいは、図１～図２９等を用いて説明した撮像装置１００が、図３２に示した車両制御システム７０００の複数の制御ユニットによって実現されてもよい。
　また、図３０，図３１等を用いて説明した測距装置２００の少なくとも一部の構成要素は、図３２に示した統合制御ユニット７６００のためのモジュール（例えば、一つのダイで構成される集積回路モジュール）において実現されてもよい。あるいは、図３０，図３１等を用いて説明した測距装置２００が、図３２に示した車両制御システム７０００の複数の制御ユニットによって実現されてもよい。
　以上、実施の形態およびその変形例、ならびに適用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　光入射に応じてパルス信号を生成するパルス応答部と、
　前記パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成するアナログカウンタ部と、
　前記第１のカウント値が第１の閾値を超えたとき前記第１のカウント値をリセットするリセット部と
　を備えた
　光検出装置。
（２）
　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
　当該光検出装置は、
　前記リセット部から出力される前記デジタル信号についてカウント処理を行うことによりデジタルの第２のカウント値を生成する第１デジタルカウンタと、
　前記第１のカウント値をＡ／Ｄ変換することによりデジタルの第３のカウント値を生成するＡ／Ｄ変換部と
　を更に備えた
　（１）に記載の光検出装置。
（３）
　前記第１デジタルカウンタへの前記デジタル信号の出力と、前記Ａ／Ｄ変換部への前記第１のカウント値の出力が別々の制御信号によって制御されるスイッチを更に備えた
　（１）または（２）に記載の光検出装置。
（４）
　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、前記デジタル信号を保持し、かつ、前記デジタル信号の出力時に前記第１のカウント値をリセットする
　（３）に記載の光検出装置。
（５）
　前記リセット部は、前記デジタル信号を保持するとともに出力する第２デジタルカウンタを含む
　（３）に記載の光検出装置。
（６）
　前記第１デジタルカウンタは、デジタル加算部およびメモリを有し、
　前記デジタル加算部は、前記リセット部から出力される前記デジタル信号と、前記メモリから読み出したカウント値とを互いに加算し、それにより得られた値を前記第２のカウント値として前記メモリ内の前記カウント値に上書きする
　（２）に記載の光検出装置。
（７）
　前記パルス応答部は、アバランシェフォトダイオードと、前記アバランシェフォトダイオードに直列接続されたクエンチ回路とを含む
　（１）ないし（６）のいずれか１つに記載の光検出装置。
（８）
　前記第３のカウント値をロービット側とし、前記第２のカウント値をハイビット側として前記第３のカウント値と前記第２のカウント値とを結合することにより、第４のカウント値を生成し、出力する出力部を更に備えた
　（２）に記載の光検出装置。
（９）
　一組の前記アナログカウンタ部および前記リセット部をアナログブロックとして複数段備え、
　１段目の前記アナログブロックでは、
　前記リセット部は、前記アナログカウンタ部で生成された前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
　２段目以降の前記アナログブロックでは、
　前記アナログカウンタ部は、前段の前記アナログブロックにおける前記リセット部から出力される前記デジタル信号に基づいてカウント処理を行うことによりアナログの第５のカウント値を生成し、
　前記リセット部は、当該リセット部に入力される前記第５のカウント値が第２の閾値を超えたとき、それを示すデジタル信号を出力する
　（２）ないし（８）のいずれか１つに記載の光検出装置。
（１０）
　前記デジタルカウンタで生成される前記第２のカウント値に基づいて前記第１の閾値を設定する閾値設定部を更に備えた
　（２）ないし（８）のいずれか１つに記載の光検出装置。
（１１）
　行列状に配置された複数の画素と、
　各前記画素から得られた画素データに基づいて画像データを生成する信号処理部と
　を備え、
　各前記画素は、
　光入射に応じてパルス信号を生成するパルス応答部と、
　前記パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成するアナログカウンタ部と、
　前記第１のカウント値が第１の閾値を超えたとき前記第１のカウント値をリセットするリセット部と
　を有する
　撮像装置。
（１２）
　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
　前記信号処理部は、
　前記リセット部から出力される前記デジタル信号についてカウント処理を行うことによりデジタルの第２のカウント値を生成するデジタルカウンタと、
　前記第１のカウント値をＡ／Ｄ変換することによりデジタルの第３のカウント値を生成するＡ／Ｄ変換部と
　を有する
　（１１）に記載の撮像装置。
（１３）
　前記第１デジタルカウンタへの前記デジタル信号の出力と、前記Ａ／Ｄ変換部への前記第１のカウント値の出力が別々の制御信号によって制御されるスイッチを更に備えた
　（１１）に記載の撮像装置。
（１４）
　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、前記デジタル信号を保持し、かつ、前記デジタル信号の出力時に前記第１のカウント値をリセットする
　（１３）に記載の撮像装置。
（１５）
　前記リセット部は、前記デジタル信号を保持するとともに出力する第２デジタルカウンタを含む
　（１３）に記載の撮像装置。
（１６）
　前記デジタル信号を前記デジタルカウンタに伝送する第１の配線と、
　前記第１のカウント値を前記Ａ／Ｄ変換部に伝送する第２の配線と
　を更に備えた
　（１１）ないし（１５）のいずれか１つに記載の撮像装置。
（１７）
　各前記画素は、前記デジタル信号の出力と前記第１のカウント値の出力とを切り替える第１の切替部を更に有し、
　当該撮像装置は、前記切替部の出力を前記デジタルカウンタおよび前記Ａ／Ｄ変換部のいずれか一方に入力する第２の切替部を更に備えた
　（１１）ないし（１６）のいずれか１つに記載の撮像装置。
（１８）
　各前記画素は、一組の前記アナログカウンタ部および前記リセット部をアナログブロックとして複数段有し、
　１段目の前記アナログブロックでは、
　前記リセット部は、前記アナログカウンタ部で生成された前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
　２段目以降の前記アナログブロックでは、
　前記アナログカウンタ部は、前段の前記アナログブロックにおける前記リセット部から出力される前記デジタル信号に基づいてカウント処理を行うことによりアナログの第５のカウント値を生成し、
　前記リセット部は、当該リセット部に入力される前記第５のカウント値が第２の閾値を超えたとき、それを示すデジタル信号を出力する
　（１１）ないし（１７）のいずれか１つに記載の撮像装置。
（１９）
　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
　各前記画素は、前記リセット部から出力される前記デジタル信号についてカウント処理を行うことによりデジタルの第２のカウント値を生成するデジタルカウンタを更に有する
　（１１）に記載の撮像装置。
（２０）
　前記デジタルカウンタで生成される前記第２のカウント値に基づいて前記第１の閾値を設定する閾値設定部を更に備えた
　（１９）に記載の光検出装置。
（２１）
　前記パルス応答部は、アバランシェフォトダイオードと、前記アバランシェフォトダイオードに直列接続されたクエンチ回路とを含む
　（１１）ないし（２０）のいずれか１つに記載の光検出装置。
（２２）
　前記アナログカウンタ部の容量は、MIM(Metal-Insulator-Metal)で構成されている
　（１１）ないし（２１）のいずれか１つに記載の撮像装置。
（２３）
　前記アナログカウンタのうち、前記MIMで構成された容量が形成された第１のチップと、
　前記パルス応答部、および、前記アナログカウンタのうち、前記MIMを除く回路が形成された第２のチップとを
　備えた
　（２２）に記載の撮像装置。
（２４）
　光検出装置と、
　前記光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路と
　を備え、
　前記光検出装置は、
　光入射に応じてパルス信号を生成するパルス応答部と、
　前記パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成するアナログカウンタ部と、
　前記第１のカウント値が第１の閾値を超えたとき前記第１のカウント値をリセットするリセット部と
　を有する
　測距装置。
　本開示の第１の側面に係る光検出装置、本開示の第２の側面に係る撮像装置および本開示の第３の側面に係る測距装置では、アナログカウンタ部の後段に、アナログカウンタ部のカウント値が所定の閾値を超えたときアナログカウンタ部のカウント値がリセットされる。これにより、例えば、下位ビットをアナログカウンタ部でカウントし、上位ビットを他のカウンタ（例えばデジタルカウンタ）でカウントすることが可能となる。このように、多段カウンタを用いることにより、アナログカウンタを用いつつ、アナログカウンタに起因するフレームレートの制限を低減することができる。
　本出願は、日本国特許庁において２０２１年１１月２２日に出願された日本特許出願番号第２０２１－１８９７２１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (19)

  1. 　光入射に応じてパルス信号を生成するパルス応答部と、
    　前記パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成するアナログカウンタ部と、
    　前記第１のカウント値が第１の閾値を超えたとき前記第１のカウント値をリセットするリセット部と
    　を備えた
    　光検出装置。
  2. 　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
    　当該光検出装置は、
    　前記リセット部から出力される前記デジタル信号についてカウント処理を行うことによりデジタルの第２のカウント値を生成する第１デジタルカウンタと、
    　前記第１のカウント値をＡ／Ｄ変換することによりデジタルの第３のカウント値を生成するＡ／Ｄ変換部と
    　を更に備えた
    　請求項１に記載の光検出装置。
  3. 　前記第１デジタルカウンタへの前記デジタル信号の出力と、前記Ａ／Ｄ変換部への前記第１のカウント値の出力が別々の制御信号によって制御されるスイッチを更に備えた
    　請求項１に記載の光検出装置。
  4. 　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、前記デジタル信号を保持し、かつ、前記デジタル信号の出力時に前記第１のカウント値をリセットする
    　請求項３に記載の光検出装置。
  5. 　前記リセット部は、前記デジタル信号を保持するとともに出力する第２デジタルカウンタを含む
    　請求項３に記載の光検出装置。
  6. 　前記第１デジタルカウンタは、デジタル加算部およびメモリを有し、
    　前記デジタル加算部は、前記リセット部から出力される前記デジタル信号と、前記メモリから読み出したカウント値とを互いに加算し、それにより得られた値を前記第２のカウント値として前記メモリ内の前記カウント値に上書きする
    　請求項２に記載の光検出装置。
  7. 　前記パルス応答部は、アバランシェフォトダイオードと、前記アバランシェフォトダイオードに直列接続されたクエンチ回路とを含む
    　請求項１に記載の光検出装置。
  8. 　行列状に配置された複数の画素と、
    　各前記画素から得られた画素データに基づいて画像データを生成する信号処理部と
    　を備え、
    　各前記画素は、
    　光入射に応じてパルス信号を生成するパルス応答部と、
    　前記パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成するアナログカウンタ部と、
    　前記第１のカウント値が第１の閾値を超えたとき前記第１のカウント値をリセットするリセット部と
    　を有する
    　撮像装置。
  9. 　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
    　前記信号処理部は、
    　前記リセット部から出力される前記デジタル信号についてカウント処理を行うことによりデジタルの第２のカウント値を生成する第１デジタルカウンタと、
    　前記第１のカウント値をＡ／Ｄ変換することによりデジタルの第３のカウント値を生成するＡ／Ｄ変換部と
    　を有する
    　請求項８に記載の撮像装置。
  10. 　前記第１デジタルカウンタへの前記デジタル信号の出力と、前記Ａ／Ｄ変換部への前記第１のカウント値の出力が別々の制御信号によって制御されるスイッチを更に備えた
    　請求項８に記載の撮像装置。
  11. 　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、前記デジタル信号を保持し、かつ、前記デジタル信号の出力時に前記第１のカウント値をリセットする
    　請求項１０に記載の撮像装置。
  12. 　前記リセット部は、前記デジタル信号を保持するとともに出力する第２デジタルカウンタを含む
    　請求項１０に記載の撮像装置。
  13. 　前記デジタル信号を前記デジタルカウンタに伝送する第１の配線と、
    　前記第１のカウント値を前記Ａ／Ｄ変換部に伝送する第２の配線と
    　を更に備えた
    　請求項８に記載の撮像装置。
  14. 　各前記画素は、前記デジタル信号の出力と前記第１のカウント値の出力とを切り替える第１の切替部を更に有し、
    　当該撮像装置は、前記切替部の出力を前記デジタルカウンタおよび前記Ａ／Ｄ変換部のいずれか一方に入力する第２の切替部を更に備えた
    　請求項８に記載の撮像装置。
  15. 　各前記画素は、一組の前記アナログカウンタ部および前記リセット部をアナログブロックとして複数段有し、
    　１段目の前記アナログブロックでは、
    　前記リセット部は、前記アナログカウンタ部で生成された前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
    　２段目以降の前記アナログブロックでは、
    　前記アナログカウンタ部は、前段の前記アナログブロックにおける前記リセット部から出力される前記デジタル信号に基づいてカウント処理を行うことによりアナログの第５のカウント値を生成し、
    　前記リセット部は、当該リセット部に入力される前記第５のカウント値が第２の閾値を超えたとき、それを示すデジタル信号を出力する
    　請求項８に記載の撮像装置。
  16. 　前記リセット部は、前記第１のカウント値が前記第１の閾値を超えたとき、それを示すデジタル信号を出力し、
    　各前記画素は、前記リセット部から出力される前記デジタル信号についてカウント処理を行うことによりデジタルの第２のカウント値を生成するデジタルカウンタを更に有する
    　請求項８に記載の撮像装置。
  17. 　前記デジタルカウンタで生成される前記第２のカウント値に基づいて前記第１の閾値を設定する閾値設定部を更に備えた
    　請求項１６に記載の光検出装置。
  18. 　前記パルス応答部は、アバランシェフォトダイオードと、前記アバランシェフォトダイオードに直列接続されたクエンチ回路とを含む
    　請求項８に記載の撮像装置。
  19. 　光検出装置と、
    　前記光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路と
    　を備え、
    　前記光検出装置は、
    　光入射に応じてパルス信号を生成するパルス応答部と、
    　前記パルス信号に基づいてカウント処理を行うことによりアナログの第１のカウント値を生成するアナログカウンタ部と、
    　前記第１のカウント値が第１の閾値を超えたとき前記第１のカウント値をリセットするリセット部と
    　を有する
    　測距装置。
     
PCT/JP2022/030933 2021-11-22 2022-08-16 光検出装置、撮像装置および測距装置 WO2023089884A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021189721A JP2023076345A (ja) 2021-11-22 2021-11-22 光検出装置、撮像装置および測距装置
JP2021-189721 2021-11-22

Publications (1)

Publication Number Publication Date
WO2023089884A1 true WO2023089884A1 (ja) 2023-05-25

Family

ID=86396620

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030933 WO2023089884A1 (ja) 2021-11-22 2022-08-16 光検出装置、撮像装置および測距装置

Country Status (2)

Country Link
JP (1) JP2023076345A (ja)
WO (1) WO2023089884A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2021106180A (ja) * 2019-12-26 2021-07-26 パナソニックＩｐマネジメント株式会社 固体撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2021106180A (ja) * 2019-12-26 2021-07-26 パナソニックＩｐマネジメント株式会社 固体撮像素子

Also Published As

Publication number Publication date
JP2023076345A (ja) 2023-06-01

Similar Documents

Publication Publication Date Title
JP7246863B2 (ja) 受光装置、車両制御システム及び測距装置
WO2020116039A1 (ja) 測距装置及び測距方法
EP3765866B1 (en) Light receiving device and distance measuring device
WO2020153275A1 (ja) 測距装置、車載システム及び測距方法
WO2020121736A1 (ja) 光検出装置及び測距装置
JP2021128084A (ja) 測距装置および測距方法
JP7172603B2 (ja) 信号処理装置、信号処理方法、およびプログラム
WO2020153182A1 (ja) 光検出装置及び光検出装置の駆動方法、並びに、測距装置
WO2022004502A1 (ja) 撮像装置及び撮像方法
WO2023089884A1 (ja) 光検出装置、撮像装置および測距装置
WO2021256095A1 (ja) 撮像装置及び撮像方法
WO2021161858A1 (ja) 測距装置および測距方法
WO2021153428A1 (ja) 撮像装置、電子機器及び撮像方法
WO2021053958A1 (ja) 受光装置、並びに、測距装置及び測距装置の制御方法
WO2023223928A1 (ja) 測距装置及び測距システム
WO2024095625A1 (ja) 測距装置および測距方法
WO2023145344A1 (ja) 受光素子、および電子機器
WO2023162734A1 (ja) 測距装置
WO2023243527A1 (en) Solid-state image-capturing device, and image-capturing apparatus
WO2023218798A1 (ja) 測距装置及びカウンタ
WO2023243497A1 (ja) 固体撮像素子、および、撮像装置
WO2024075492A1 (ja) 固体撮像装置及び比較装置
WO2023281824A1 (ja) 受光装置、測距装置及び受光装置の制御方法
WO2022176532A1 (ja) 受光装置、測距装置及び受光装置の信号処理方法
WO2023032298A1 (ja) 固体撮像装置