JP5251777B2 - 固体撮像素子およびカメラシステム - Google Patents

固体撮像素子およびカメラシステム Download PDF

Info

Publication number
JP5251777B2
JP5251777B2 JP2009177866A JP2009177866A JP5251777B2 JP 5251777 B2 JP5251777 B2 JP 5251777B2 JP 2009177866 A JP2009177866 A JP 2009177866A JP 2009177866 A JP2009177866 A JP 2009177866A JP 5251777 B2 JP5251777 B2 JP 5251777B2
Authority
JP
Japan
Prior art keywords
clamp
signal
value
clamp value
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009177866A
Other languages
English (en)
Other versions
JP2011035532A (ja
Inventor
大助 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009177866A priority Critical patent/JP5251777B2/ja
Priority to US12/801,672 priority patent/US8537252B2/en
Publication of JP2011035532A publication Critical patent/JP2011035532A/ja
Application granted granted Critical
Publication of JP5251777B2 publication Critical patent/JP5251777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光学的黒領域の読み出し信号レベルを参照して、その信号レベルを零とするような値で有効画素領域の信号もクランプする機能を有する固体撮像素子およびカメラシステムに関するものである。
暗電流による画質劣化を補正する技術として、たとえば特許文献1に開示されているように、光学的黒領域の読み出し信号レベルを参照して、その信号レベルを零とするような値で有効画素領域の信号をクランプする技術がある。
このような技術を実現する1つの方式として、現フレームの光学的黒領域の読み出し信号レベルからその信号レベルを零とするようなクランプ値を算出して、次フレームの読み出し時のクランプ値とするフィードバック制御方式が知られている。
このとき、クランプ制御量の発振を抑制するために、帰還率を1より小さな値でフィードバックしているため、クランプ値の収束までに数フレーム期間の時間を要することになる。
また、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動方式が知られている。
この駆動方式においては、蓄積時間の異なるフレーム毎にクランプ値を保持し、クランプ量のフィードバック制御を行っている。
特開2004−80168号公報
しかしながら、上記したフィードバック制御方式において、クランプ収束状態から蓄積時間の設定変更が発生した場合、最初のフレームでは、設定変更前の蓄積時間に応じたクランプ値にて読み出しを行う。
このため、一旦クランプ収束から外れた状態となり、そこから収束に向けたフィードバック制御が開始されるため、再収束まで再び数フレームの期間の時間を要するという不利益がある。
また、ダイナミックレンジを拡大する駆動方式では、単フレーム駆動から複数フレーム駆動にモード遷移する際、新たに起動されたフレームは予め設定されたクランプ初期値からの収束となる。
その結果、この時点から収束に向けたフィードバック制御が開始されるため、クランプ値の収束までに数フレーム期間の時間を要するという不利益がある。
本発明は、クランプの収束速度を向上させることが可能な固体撮像素子およびカメラシステムを提供することにある。
本発明の第1の観点の固体撮像素子は、光電変換を行う画素が、光学的黒領域および有効画素領域に配置された画素部と、上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、上記クランプ処理部は、読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、上記読み出し処理部は、予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う。
本発明の第2の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、上記固体撮像素子は、光電変換素子を含む画素が、光学的黒領域および有効画素領域に配置された画素部と、上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、上記クランプ処理部は、読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、上記読み出し処理部は、予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う。
本発明は、クランプの収束速度を向上させることができる。
本発明の実施形態に係る列並列ADC搭載固体撮像素子(CMOSイメージセンサ)の構成例を示すブロック図である。 図1の列並列ADC搭載固体撮像素子(CMOSイメージセンサ)におけるADC群をより具体的に示す第1のブロック図である。 図1の列並列ADC搭載固体撮像素子(CMOSイメージセンサ)におけるADC群をより具体的に示す第2のブロック図である。 本実施形態に係る4つのトランジスタで構成されるCMOSイメージセンサの画素の一例を示す図である。 行アクセスの固体撮像素子の出力行の一例を示す図である。 本実施形態に係る電流制御型DACの基本的な構成例を示す図である。 本実施形態に係るクランプ値取得部の第1の構成例を示す図である。 本実施形態に係るクランプ値取得部の第2の構成例を示す図である。 本実施形態に係るクランプ値取得部の第3の構成例を示す図である。 本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
1.固体撮像素子の全体構成例
2.カラムADCの構成例
3.クランプ値取得部の第1の構成例
4.クランプ値取得部の第2の構成例
5.クランプ値取得部の第3の構成例
6.カメラシステムの構成例
図1は、本発明の実施形態に係る列並列ADC搭載固体撮像素子(CMOSイメージセンサ)の構成例を示すブロック図である。
図2は、図1の列並列ADC搭載固体撮像素子(CMOSイメージセンサ)におけるADC群をより具体的に示す第1のブロック図である。
図3は、図1の列並列ADC搭載固体撮像素子(CMOSイメージセンサ)におけるADC群をより具体的に示す第2のブロック図である。
<1.固体撮像素子の全体構成例>
この固体撮像素子100は、図1および図2に示すように、撮像部としての画素部110、垂直走査回路120、水平転送走査回路130、およびタイミング制御回路140を有する。
さらに、固体撮像素子100は、画素信号読み出し回路としてのADC群であるカラム処理回路群150、並びにDAC(デジタル−アナログ変換装置)161を含むDACおよびバイアス回路160を有する。
固体撮像素子100は、アンプ回路(S/A)170、信号処理回路180、およびラインメモリ190を有する。
読み出し処理部は、カラム処理回路群(ADC群)150とDACおよびバイアス回路160を含んで構成される。
これらの構成要素のうち、画素部110、垂直走査回路120、水平転送走査回路130、カラム処理回路群(ADC群)150、DACおよびバイアス回路160、並びにアンプ回路(S/A)170はアナログ回路により構成される。
また、タイミング制御回路140、信号処理回路180、およびラインメモリ190はデジタル回路により構成される。
本実施形態の固体撮像素子100は、光学的黒領域の読み出し信号レベルを参照して、その信号レベルを零とするような値で有効画素領域の信号もクランプする機能を有している。
この機能に対応して、本実施形態の固体撮像素子100は、信号処理回路180の出力から参照信号RAMPのクランプ値を取得するクランプ値取得部200を有している。
クランプ処理部は、このクランプ値取得部200およびクランプDAC164を含んで構成される。
クランプ値取得部200は、電荷の蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値にて設定変更後最初の信号読出しを行うことで、クランプの収束速度を向上させるように構成される。
また、本実施形態の固体撮像素子100は、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動方式において、蓄積時間の異なるフレーム毎にクランプ値を保持し、独立して黒レベル調整を行う機能を有する。
この機能に対応して、クランプ値取得部200は、単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として用いる。固体撮像素子100は、これにより、新たに起動されたフレームのクランプ収束速度を向上させるように構成される。
また、クランプ値取得部200は、それまで動作していたフレームのクランプ値を新たに起動されたフレームの初期クランプ値として用いる際に、それぞれのフレームの蓄積時間比率に応じた係数を考慮して用いることで、さらにクランプ収束速度を向上させる。
なお、読み出しに関する情報には、蓄積時間の設定値やフレームモードに関する情報が含まれる。
このクランプの収束速度の向上させる具体的な構成および機能については、後で詳述する。
画素部110は、フォトダイオード(光電変換素子)と画素内アンプとを含む複数の単位画素110Aがm行n列の2次元状(マトリクス状)に配列されている。
[単位画素の構成例]
図4は、本実施形態に係る4つのトランジスタで構成されるCMOSイメージセンサの画素の一例を示す図である。
この単位画素110Aは、光電変換素子としてたとえばフォトダイオード111を有している。
単位画素110Aは、1個のフォトダイオード111に対して、転送素子としての転送トランジスタ112、リセット素子としてのリセットトランジスタ113、増幅トランジスタ114、および選択トランジスタ115の4トランジスタを能動素子として有する。
フォトダイオード111は、入射光をその光量に応じた量の電荷(ここでは電子)に光電変換する。
転送トランジスタ112は、フォトダイオード111と出力ノードとしてのフローティングディフュージョンFDとの間に接続されている。
転送トランジスタ112は、転送制御線LTxを通じてそのゲート(転送ゲート)に駆動信号TGが与えられることで、光電変換素子111で光電変換された電子をフローティングディフュージョンFDに転送する。
リセットトランジスタ113は、電源ラインLVDDとフローティングディフュージョンFDとの間に接続されている。
リセットトランジスタ113は、リセット制御線LRSTを通してそのゲートにリセットRSTが与えられることで、フローティングディフュージョンFDの電位を電源ラインLVDDの電位にリセットする。
フローティングディフュージョンFDには、増幅トランジスタ114のゲートが接続されている。増幅トランジスタ114は、選択トランジスタ115を介して垂直信号線116に接続され、画素部外の定電流源とソースフォロアを構成している。
そして、選択制御線LSELを通して制御信号(アドレス信号またはセレクト信号)SELが選択トランジスタ115のゲートに与えられ、選択トランジスタ115がオンする。
選択トランジスタ115がオンすると、増幅トランジスタ114はフローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線116に出力する。垂直信号線116を通じて、各画素から出力された電圧は、画素信号読み出し回路としてのカラム処理回路群150に出力される。
これらの動作は、たとえば転送トランジスタ112、リセットトランジスタ113、および選択トランジスタ115の各ゲートが行単位で接続されていることから、1行分の各画素について同時並列的に行われる。
画素部110に配線されているリセット制御線LRST、転送制御線LTx、および選択制御線LSELが一組として画素配列の各行単位で配線されている。
これらのリセット制御線LRST、転送制御線LTx、および選択制御線LSELは、画素駆動部としての垂直走査回路120により駆動される。
固体撮像素子100は、画素部110の信号を順次読み出すための制御回路として内部クロックを生成するタイミング制御回路140、行アドレスや行走査を制御する垂直走査回路120、列アドレスや列走査を制御する水平転送走査回路130が配置される。
タイミング制御回路140は、画素部110、垂直走査回路120、水平転送走査回路130、カラム処理回路群150、DACおよびバイアス回路160、信号処理回路180、ラインメモリ190の信号処理に必要なタイミング信号を生成する。
タイミング制御回路140は、DACおよびバイアス回路160におけるDAC161の参照信号RAMP(Vslop)の生成を制御するDAC制御部141を含む。
DAC制御部141は、カラム処理回路群150の各カラム処理回路(ADC)151のAD変換を行う行ごとに、参照信号RAMPのオフセットを調整するように制御する。
DAC制御部141は、カラム処理回路群150におけるCDS(Correlated Double Sampling;CDS)時に、1次サンプリング、2次サンプリングそれぞれの参照信号RAMPのオフセット調整を行うように制御可能である。
画素部110においては、ラインシャッタを使用した光子蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号VSLをカラム処理回路群150の各カラム処理回路151に出力する。
なお、本実施形態においては、画素部からの読み出し信号には、光学的黒領域であるオプティカルブラック(OPB)領域からの黒レベル信号が含まれる。
行アクセスの固体撮像素子の出力行は、図5に示すように、記録画素、色処理マージン、有効不問、オプティカルブラック、オプティカルブラック不問、ブランキングがある。
有効不問、オプティカルブラック不問、ブランキングはデータとして不要なデータである。
ブランキング出力は、外部と固体撮像素子との通信期間、固体撮像素子のゲイン値などの設定変更後の内部回路安定化待ち時間、外部とのタイミング調整などのためにある。
ブランキング期間は、画素アレイ部への読み出しアクセスまたはリセットアクセスは行わない。または、読み出しデータは影響を与えない特定アドレスへのアクセスを行う。
なお、固体撮像素子では、オプティカルブラックの出力行数は画素アレイ部によって固定である。
また、オプティカルブラックの数は使用用途によって異なる。たとえば、静止画撮影のときには多く必要であるが、動画撮影のときには減らすことができる。
ADC群150では、ADCブロック(各カラム部)でそれぞれ、画素部110のアナログ出力をDAC161からの参照信号(ランプ信号)RAMPを使用したAPGA対応積分型ADC、およびデジタルCDSを行い、数ビットのデジタル信号を出力する。
<2.カラムADCの構成例>
本実施形態のカラム処理回路群150は、ADCブロックであるカラム処理回路(ADC)151が複数列配列されている。
すなわち、カラム処理回路群150は、kビットデジタル信号変換機能を有し、各垂直信号線(列線)116−1〜116−n毎に配置され、列並列ADCブロックが構成される。
各ADC151は、DAC161により生成される参照信号を階段状に変化させたランプ波形である参照信号RAMP(Vslop)と、行線毎に画素から垂直信号線を経由し得られるアナログ信号Vslとを比較する比較器(コンパレータ)152を有する。
さらに、各ADCは、比較時間をカウントし、カウント結果を保持するカウンタラッチ153を有する。
各カウンタラッチ153の出力は、たとえばkビット幅の水平転送線LTRFに接続されている。
そして、水平転送線LTRFに対応したk個のアンプ回路170、および信号処理回路180が配置される。
ADC群150においては、垂直信号線116に読み出されたアナログ信号位Vslは列毎(カラム毎)に配置された比較器152で参照信号Vslop(ある傾きを持った線形に変化するスロープ波形であるランプ信号RAMP)と比較される。
このとき、比較器152と同様に列毎に配置されたカウンタラッチ153が動作している。
各ADC151は、ランプ波形のある参照信号RAMP(電位Vslop)とカウンタ値が一対一の対応を取りながら変化することで垂直信号線116の電位(アナログ信号)Vslをデジタル信号に変換する。
ADC151は、参照信号RAMP(電位Vslop)の電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
アナログ信号Vslと参照信号RAMP(Vslop)が交わったとき、比較器152の出力が反転し、カウンタラッチ153の入力クロックを停止し、または、入力を停止していたクロックをカウンタラッチ153に入力し、AD変換を完了させる。
以上のAD変換期間終了後、水平転送走査回路130により、カウンタラッチ153に保持されたデータが、水平転送線LTRFに転送され、アンプ回路170を経て信号処理回路180に入力され、所定の信号処理により2次元画像が生成される。
水平転送走査回路130では、転送速度の確保のために数チャンネル同時並列転送を行う。
タイミング制御回路140においては、画素部110、カラム処理回路群150等の各ブロックでの信号処理に必要なタイミングを作成している。
後段の信号処理回路180では、ラインメモリ190内に格納された信号より縦線欠陥や点欠陥の補正、信号のクランプ処理を行ったり、パラレル-シリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。
信号処理回路180は、このような機能に対応して、図3に示すように、入力処理前処理部181、画素欠陥補正部182、信号処理部183を含んで構成される。
画素欠陥補正部182において、画素欠陥補正されたデータは、信号処理部183およびクランプ値取得部200に供給される。
ラインメモリ190には、画素行毎に送信されるデジタル信号が格納される。
本実施形態の固体撮像素子100においては、信号処理回路180のデジタル出力がISPやベースバンド(baseband)LSIの入力として送信される。
なお、CMOSイメージセンサの画素信号読み出しで用いられる手法としてフォトダイオードなどの光電変換素子で生成した光信号となる信号電荷をその近傍に配置したMOSスイッチを介し、その先の容量に一時的にサンプリングしそれを読み出す方法がある。
サンプリング回路においては、通常サンプリング容量値に逆相関を持つノイズがのる。画素においては、信号電荷をサンプリング容量に転送する際はポテンシャル勾配を利用し、信号電荷を完全転送するため、このサンプリング過程においてノイズは発生しないが、その前の容量の電圧レベルをある基準値にリセットするときにノイズがのる。
これを除去する手法として、CDS(Correlated Double Sampling;CDS)が採用される。
これは一度信号電荷をサンプリングする直前の状態(リセットレベル)読み出して記憶しておき、ついで、サンプリング後の信号レベルを読み出し、それを差し引きすることでノイズを除去する手法である。
DAC161は、DAC制御部141の制御の下、ある傾きを持った線形に変化するスロープ波形である参照信号(ランプ信号)を生成し、参照信号RAMPをカラム処理回路群150に供給する。
参照信号生成部としてのDAC161は、図2および図3に示すように、PGA DAC162、ランプDAC(スロープ(SLOPE)DAC)163、クランプ(CLAMP)DAC164、および加算部165を含んで構成される。
図6は、本実施形態に係る電流制御型DACの基本的な構成例を示す図である。
この電流制御型DAC161は、電源VDDを基準とした電源基準型のDACとして構成されている。なお、グランドGNDを基準としたグランド基準型DACとしても構成することが可能である。
すなわち、電源VDDに基準抵抗R1の一端が接続され、基準抵抗R1の他端にランプDAC163の出力およびクランプDAC164の出力が接続され、その接続点によりランプ出力ノードND161が形成されている。
基準抵抗R1および出力ノードND161により加算部165が形成される。
なお、電流制御型DAC161は、電源VDDを基準とした電源基準型DACとして構成する代わりに、グランドGNDを基準としたグランド基準型DACとして構成することが可能である。
ランプDAC163は、x個の電流源I1−1〜I1−x、およびスイッチSW1−1〜SW1−xを有する。
各スイッチSW1−1〜SW1−xの端子aにそれぞれグランドGNDに接続された電流源I1−1〜I1−xが接続されている。
スイッチSW1−1〜SW1−xの端子bは、出力ノードND161に共通に接続されている。
スイッチSW1−1〜SW1−xは、DAC制御部141による制御信号CLT1に応じて選択的にオン、オフされる。
クランプDAC164は、y個の電流源I2−1〜I2−y、およびスイッチSW2−1〜SW2−yを有する。
各スイッチSW2−1〜SW2−yの端子aにそれぞれグランドGNDに接続された電流源I2−1〜I2−yが接続されている。
スイッチSW2−1〜SW2−yの端子bは、出力ノードND161に共通に接続されている。
スイッチSW2−1〜SW2−yは、クランプ値取得部200による制御信号S200に応じて選択的にオン、オフされる。
DAC161において、積分型ADCにおける参照信号RAMP(ランプ波)は、図5に示すように、DCレベル制御用のクランプDAC164の出力信号S164とランプDAC163の出力信号S163を加算することで生成される。
[クランプ値取得部200の構成および機能]
クランプ値取得部200は、画素欠陥補正後のデータを入力とし、OPB(オプティカルブラックのレベルからVOPB内検波領域の平均値を算出して、アナログクランプ量を決定する。決定されたアナログクランプ量は、次フレームの読み出しに反映する。
入力されるデータはアナログゲインがかかったデータであることに対して、アナログクランプ値はアナログゲイン前にフィードバックされる。
このため、クランプ値取得部200は、算出した平均値からアナログクランプ量を決めるためには、平均値算出データにかかっているアナログゲイン分を逆換算して行う。
また、クランプ値取得部200は、ワイドダイナミックレンジ時の複数フレーム動作時には、各フレームでアナログクランプ量を保持しフィードバックを行う。
複数フレーム動作をしていない場合に、動作しているフレームのアナログクランプ値を動作していないフレームのクランプ値に複写(コピー)する機能を持つ。なお、コピーしない設定も可能である。
また、クランプ値取得部200は、通常時使用するフレームのクランプ量を全てのフレームのクランプ量としてフィードバックする機能を有する。
これらの機能に対応して、図3のクランプ値取得部200は、基本的に、平均値算出部201、スタートアップ制御部202、ゲイン変換テーブル203、およびクランプ量加算・保持部204を有する。
クランプ値取得部200は、クランプ量加算保持部204から制御信号S200をクランプDAC164に出力する。
特徴的には、第1に、クランプ値取得部200は、電荷の蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値にて設定変更後最初の信号読出しを行うことで、クランプの収束速度を向上させる。
第2に、クランプ値取得部200は、単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として用いる。クランプ値取得部200は、これにより、新たに起動されたフレームのクランプ収束速度を向上させる。
第3に、クランプ値取得部200は、それまで動作していたフレームのクランプ値を新たに起動されたフレームの初期クランプ値として用いる際に、それぞれのフレームの蓄積時間比率に応じた係数を考慮して用いることで、さらにクランプ収束速度を向上させる。
以下に、本実施形態に係るクランプ値取得部200の特徴部分の具体的な構成例について説明する。
<3.クランプ値取得部の第1の構成例>
図7は、本実施形態に係るクランプ値取得部の第1の構成例を示す図である。
図7のクランプ値取得部200Aは、加算器211、VOPB検波結果レジスタ212、クランプ値算出処理部213、第1蓄積時間レジスタ214、第2蓄積時間レジスタ215、およびクランプ予測値算出処理部216を有する。
クランプ値取得部200Aは、セレクタ217、およびクランプ値レジスタ218を有する。
加算器211は、入力される光学的黒領域読み出しデータ(VOPB検波データ)VDTとVOPB検波結果レジスタ212に保持されたVOPB検波データを加算して、VOPB検波結果レジスタ212に出力する。
VOPB検波結果レジスタ212は、積算されたVOPB検波データVDTを保持し、保持データをクランプ値算出処理部213に供給する。
クランプ値算出処理部213は、VOPB検波結果レジスタ212の保持データおよびフィードバックされるクランプ値レジスタ218の保持データに基づいてクランプ値算出処理を行う。
クランプ値算出処理部213は、VOPB検波データが零となるような新しいクランプ値を算出する。
クランプ値算出処理部213は、OPBのレベルからVOPB内検波領域の平均値を算出して、アナログクランプ量を決定する。
クランプ値算出処理部213は、算出した平均値からアナログクランプ量を決めるためには、平均値算出データにかかっているアナログゲイン分を逆換算して行う。
第1蓄積時間レジスタ214は、現在の蓄積時間設定を保持するレジスタである。
第2蓄積時間レジスタ215は、一つ前の蓄積時間設定を保持するレジスタである。
クランプ予測値算出処理部216は、第1蓄積時間レジスタ214と第2蓄積時間レジスタ215の蓄積時間とクランプ値レジスタ218の保持データからクランプ予測値を算出する。
クランプ予測値算出処理部216は、たとえば以下に示すクランプ量予測式に従ってクランプ予測値を算出する。
ここで、クランプ量CLPは次式で与えられる。
(数1)
CLP(クランプ量)=aX+b
(X : 蓄積時間、a : 蓄積時間係数、b : オフセット成分)
第1蓄積時間X1の収束クランプ量Y1は次式で与えられる。
(数2)
Y1=aX1+b
第2蓄積時間X2の収束クランプ量Y2は次式で与えられる。
(数3)
Y2=aX2+b
第1蓄積時間X1で収束している状態(クランプ量Y1)で、蓄積時間がX2に変更されたときに、X1、X2、Y1からY2を求めるクランプ量予測式は次のようになる。
(数4)
Y2=Y1+a(X2−X1)
セレクタ217は、蓄積時間変更イネーブル信号TCENに応じて、クランプ値算出処理部213で算出されたクランプ値S213またはクランプ予測値算出処理部216で算出されたクランプ予測値S216のいずれかをクランプ値レジスタ218に入力させる。
セレクタ217は、蓄積時間変更イネーブル信号TCENが非アクティブのたとえば「0(ローレベル)」の場合、クランプ値算出処理部213で算出されたクランプ値S213を選択してクランプ値レジスタ218に入力させる。
セレクタ217は、蓄積時間変更イネーブル信号TCENがアクティブのたとえば「1(ハイレベル)」の場合、クランプ値算出処理部213で算出されたクランプ値S213を選択してクランプ値レジスタ218に入力させる。
なお、蓄積時間変更イネーブル信号TCENは、蓄積時間設定変更後、最初のフレームの読み出し開始時に、アクティブ(有効)となる。
ここで、図7の回路の動作を説明する。
第1蓄積時間レジスタ214が現在の蓄積時間設定を保持するレジスタであり、第2蓄積時間レジスタ215が一つ前の蓄積時間設定を保持するレジスタである。
ここで、蓄積時間設定の変更があった場合、第1蓄積時間レジスタ214の値が第2蓄積時間レジスタ215に移され、新しい蓄積時間設定が第1蓄積時間レジスタ214に更新される。
クランプ収束動作においては、クランプ値算出処理部213で、新しいクランプ値の算出が行われる。
すなわち、第1蓄積時間レジスタ214に対応したVOPB検波データの検波結果を保持するVOPB検波結果レジスタ212のデータとそのときのクランプ値からVOPB検波データが零となるような新しいクランプ値が算出される。
次フレームにて算出したクランプ値にて読み出しを行うことを繰り返し行う。
したがって、クランプ値が収束した状態では、第1蓄積時間レジスタ214に対応したクランプ値となっている。
ここで、蓄積時間設定の変更があった場合、第1蓄積時間レジスタ214の値が第2蓄積時間レジスタ215に移され、新しい蓄積時間設定が第1蓄積時間レジスタ214に更新される。
この時点で、クランプ値は第2蓄積時間レジスタ215に対応した値となる。
クランプ予測値算出処理部216では、第1蓄積時間レジスタ214と第2蓄積時間レジスタ215の蓄積時間とクランプ値レジスタ218からクランプ予測値が算出される。
蓄積時間設定変更後、最初のフレームの読み出し開始時に、蓄積時間変更イネーブル信号TCENが有効となり、セレクタ217を介して算出したクランプ予測値S216がクランプ値として出力される。
次フレーム以降は上述のクランプ収束動作に戻るが、すでに変更後の蓄積時間を考慮したクランプ値となっているため、クランプ再収束までの期間をなくす、もしくは短くすることができる。
<4.クランプ値取得部の第2の構成例>
図8は、本実施形態に係るクランプ値取得部の第2の構成例を示す図である。
なお、理解を容易にするため図8において図7と同一機能部分は同一符号をもって表している。
図8のクランプ値取得部200Bは、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動方式に対応した構成を有する。
ここでは、2フレーム合成を例として説明する。また、蓄積時間の違う2フレームをそれぞれFno.0、Fno.1とする。
クランプ値取得部200Bは、加算器211−0,211−1、VOPB検波結果レジスタ212−0,212−1、クランプ値算出処理部213−0,213−1、クランプ値レジスタ218−0,218−1、およびセレクタ219,220を有する。
セレクタ219は、コピーイネーブル信号CPENに応じてクランプ値算出処理部213−1で算出されたクランプ値またはクランプ値レジスタ218−0のクランプ値のいずれかをクランプ値レジスタ218−1に入力させる。
セレクタ219は、コピーイネーブル信号CPENが非アクティブのたとえば「0(ローレベル)」の場合、クランプ値算出処理部213−1で算出されたクランプ値を選択してクランプ値レジスタ218−1に入力させる。
セレクタ219は、コピーイネーブル信号CPENがアクティブのたとえば「1(ハイレベル)」の場合、クランプ値レジスタ218−0のクランプ値を選択してクランプ値レジスタ218−1に入力させる。
なお、コピーイネーブル信号CPENは、複数フレーム(Fno.0, Fno.1)駆動モードに遷移した場合に、アクティブ(有効)となる。
セレクタ220は、フレーム番号に応じてクランプ値レジスタ218−0または218−1のクランプ値のいずれかを出力する。
図8のクランプ値取得部200Bにおいては、単フレーム(Fno.0)駆動でクランプ収束状態において、クランプ値レジスタ(Fno.0)218−0は収束値となっている。
ここで、複数フレーム(Fno.0, Fno.1)駆動モードに遷移した場合、コピーイネーブル信号CPENが有効となり、クランプ値レジスタ(Fno.1)218−1には、セレクタ219を介してクランプ値レジスタ(Fno.0)218−0の値がコピーされる。
そして、Fno.1の最初のフレームの読み出し時に、このコピーされた値をクランプ値として出力する。
これにより、その時点で収束状態にあるクランプ値にて最初のVOPB検波データを読み出すため、クランプ収束までの期間を短くすることができる。
なお、クランプ値算出処理をFno.0とFno.1で別々に記載しているが、これはどちらのFno用の処理かを明示するためであり、実際には、異なる期間に処理を行うためリソース共有で実現可能である。
<5.クランプ値取得部の第3の構成例>
図9は、本実施形態に係るクランプ値取得部の第3の構成例を示す図である。
図9のクランプ値取得部200Cは、図7の第1の構成と図8の第2の構成を組み合わせて構成されている。
第2の構成例にて、単純にFno.0のクランプ値をコピーしていたが、第3の構成例においては、コピーの際に、第1の構成例のクランプ予測値算出処理を行う構成となっている。
セレクタ219は、蓄積時間変更イネーブル信号TCENまたはコピーイネーブル信号CPENに応じ選択処理を行う。
すなわち、セレクタ219は、クランプ値算出処理部213−1によるクランプ値またはクランプ予測値算出処理部216−1によるクランプ予測値のいずれかをクランプ値レジスタ218−1に選択的に入力させる。
セレクタ221は、コピーイネーブル信号CPENに応じて、クランプ値レジスタ218−0のクランプ値またはクランプ値レジスタ218−1のクランプ値のいずれかをクランプ予測値算出処理部216−1に入力させる。
セレクタ222は、コピーイネーブル信号CPENに応じて、第1蓄積時間レジスタ214−0の第1蓄積時間または第2蓄積時間レジスタ215−1の蓄積時間のいずれかをクランプ予測値算出処理部216−1に入力させる。
コピー時のクランプ予測値算出処理では、第1蓄積時間レジスタ(Fno.0)214−0と第1蓄積時間レジスタ(Fno.1)214−1の蓄積時間とクランプ値レジスタ(Fno.0)218−0からクランプ予測値を算出する。
これにより、第2の構成例では考慮されていなかった、蓄積時間についても考慮したクランプ値となっているため、新たに起動されたフレームFno.1のクランプ収束が不要もしくは、クランプ収束までの期間を短くすることができる。
なお、クランプ予測値算出処理をフレームFno.0とフレームFno.1で別々に記載しているが、これはどちらのFno用の処理かを明示するためであり、実際には、異なる期間に処理を行うためリソース共有で実現可能である。
本実施形態によれば、以上説明したようなクランプ値取得部200〜200Cを有することから、蓄積時間の設定変更が発生したときのクランプ再収束までの期間をなくす、もしくは短くすることができる。
単フレーム駆動から複数フレーム駆動に遷移した際の新たに起動されたフレームのクランプ収束期間をなくす、もしくは短くすることができる。
このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。
<6.カメラシステムの構成例>
図10は、本発明の第4の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
本カメラシステム300は、図10に示すように、本実施形態に係るCMOSイメージセンサ(固体撮像素子)100が適用可能な撮像デバイス310を有する。
カメラシステム300は、撮像デバイス310の画素領域に入射光を導く(被写体像を結像する)光学系、たとえば入射光(像光)を撮像面上に結像させるレンズ320を有する。
カメラシステム300は、撮像デバイス310を駆動する駆動回路(DRV)330と、撮像デバイス310の出力信号を処理する信号処理回路(PRC)340と、を有する。
駆動回路330は、撮像デバイス310内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス310を駆動する。
また、信号処理回路340は、撮像デバイス310の出力信号に対して所定の信号処理を施す。
信号処理回路340で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路340で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス310として、先述した固体撮像素子100を搭載することで、低消費電力で、高精度なカメラが実現できる。
100・・・固体撮像素子、110・・・画素部、120・・・垂直走査回路、130・・・水平転送走査回路、140・・・タイミング制御回路、141・・・パルス生成部、150・・・カラム処理回路群(ADC群)、151・・・カラム処理回路(ADC)、151−1・・・比較器、151−2・・・カウンタラッチ(メモリ)、161・・・DAC、163・・・スロープDAC(ランプDAC)、164・・・クランプDAC、170・・・アンプ回路、180・・・信号処理回路、190・・・ラインメモリ、LTRF・・・水平転送線、200,200A〜200C・・・クランプ値取得部、211,211−0,211−1・・・加算器、212,212−0,212−1・・・VOPB検波結果レジスタ、213,213−0,213−1・・・クランプ値算出処理部、214,214−0,214−1・・・第1蓄積時間レジスタ、215,215−0,215−1・・・第2蓄積時間レジスタ、216,216−0,216−1・・・クランプ予測値算出処理部、217,219〜222・・・セレクタ、218,218−0,218−1・・・クランプ値レジスタ、300・・・カメラシステム、310・・・撮像デバイス、320・・・レンズ、330・・・駆動回路、340・・・信号処理回路。

Claims (8)

  1. 光電変換を行う画素が、光学的黒領域および有効画素領域に配置された画素部と、
    上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、
    上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、
    上記クランプ処理部は、
    読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、
    上記読み出し処理部は、
    予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う
    固体撮像素子。
  2. 上記クランプ処理部は、
    蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値を取得し、
    上記読み出し処理部は、
    予測されるクランプ値でクランプされた参照信号にて設定変更後最初の信号読み出し処理を行う
    請求項1記載の固体撮像素子。
  3. 単フレームモードと、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動を行う複数フレーム駆動モードと、を有し、
    上記クランプ処理部は、
    単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として取得する
    請求項1または2記載の固体撮像素子。
  4. 上記クランプ処理部は、
    上記それまで動作していたフレームのクランプ値を新たに起動されたフレームの初期クランプ値として取得する際に、それぞれのフレームの蓄積時間比率に応じた係数を関連付けて取得する
    請求項3記載の固体撮像素子。
  5. 上記画素部は、
    上記画素が複数行列状に配列され、
    上記読み出し処理部は、
    上記参照信号を生成する参照信号生成部と、
    画素の列配列に対応して配置され、読み出し信号電位と上記参照信号とを比較し、上記読み出し信号電位と上記参照信号のレベルが一致すると出力レベルが反転する複数の比較器と、
    上記比較器の出力により動作が制御され、対応する比較器の比較時間をカウントする複数のカウンタと、を含み、
    上記クランプ処理部は、
    取得したクランプ値をもって上記参照信号をクランプする
    請求項1から4のいずれか一に記載の固体撮像素子。
  6. 固体撮像素子と、
    上記固体撮像素子に被写体像を結像する光学系と、
    上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、
    上記固体撮像素子は、
    光電変換素子を含む画素が、光学的黒領域および有効画素領域に配置された画素部と、
    上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、
    上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、
    上記クランプ処理部は、
    読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、
    上記読み出し処理部は、
    予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う
    カメラシステム。
  7. 上記クランプ処理部は、
    蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値を取得し、
    上記読み出し処理部は、
    予測されるクランプ値でクランプされた参照信号にて設定変更後最初の信号読み出し処理を行う
    請求項6記載のカメラシステム。
  8. 単フレームモードと、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動を行う複数フレーム駆動モードと、を有し、
    上記クランプ処理部は、
    単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として取得する
    請求項6または7記載のカメラシステム。
JP2009177866A 2009-07-30 2009-07-30 固体撮像素子およびカメラシステム Expired - Fee Related JP5251777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009177866A JP5251777B2 (ja) 2009-07-30 2009-07-30 固体撮像素子およびカメラシステム
US12/801,672 US8537252B2 (en) 2009-07-30 2010-06-21 Solid-state imaging device and camera system which performs clamp processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009177866A JP5251777B2 (ja) 2009-07-30 2009-07-30 固体撮像素子およびカメラシステム

Publications (2)

Publication Number Publication Date
JP2011035532A JP2011035532A (ja) 2011-02-17
JP5251777B2 true JP5251777B2 (ja) 2013-07-31

Family

ID=43526645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009177866A Expired - Fee Related JP5251777B2 (ja) 2009-07-30 2009-07-30 固体撮像素子およびカメラシステム

Country Status (2)

Country Link
US (1) US8537252B2 (ja)
JP (1) JP5251777B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019410A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
US8466991B2 (en) * 2010-07-19 2013-06-18 Aptina Imaging Corporation Optical black pixel cell readout systems and methods
JP5671890B2 (ja) * 2010-08-31 2015-02-18 株式会社ニコン 撮像装置
JP2012065032A (ja) * 2010-09-14 2012-03-29 Sony Corp パワーゲート回路、固体撮像素子、およびカメラシステム
EP3670633A1 (en) * 2011-06-06 2020-06-24 Saint-Gobain Ceramics and Plastics, Inc. Scintillation crystal including a rare earth halide, and a radiation detection system including the scintillation crystal
WO2013062052A1 (ja) * 2011-10-26 2013-05-02 富士フイルム株式会社 放射線画像表示システム、放射線画像表示装置、放射線画像撮影装置、プログラム、放射線画像表示方法、及び記憶媒体
US8933385B2 (en) * 2012-07-06 2015-01-13 Omnivision Technologies, Inc. Hybrid analog-to-digital converter having multiple ADC modes
CN105102583B (zh) 2012-10-28 2017-12-05 科学技术基金会 包含稀土卤化物的闪烁晶体,以及包括闪烁晶体的辐射检测装置
KR20140067408A (ko) * 2012-11-26 2014-06-05 삼성전자주식회사 고체 촬상소자 및 그에 따른 동작 제어방법
JP2015060053A (ja) 2013-09-18 2015-03-30 株式会社東芝 固体撮像装置、制御装置及び制御プログラム
JP6411795B2 (ja) * 2014-02-13 2018-10-24 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および方法、撮像素子、並びに、撮像装置
JP6688854B2 (ja) * 2014-02-13 2020-04-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6525727B2 (ja) * 2015-05-21 2019-06-05 キヤノン株式会社 画像処理装置及び方法、及び撮像装置
JP6815777B2 (ja) * 2016-07-25 2021-01-20 キヤノン株式会社 撮像装置及び撮像装置の制御方法
JP2018042089A (ja) * 2016-09-07 2018-03-15 キヤノン株式会社 撮像装置及びその制御方法、プログラム
JP6819352B2 (ja) * 2017-02-21 2021-01-27 株式会社リコー 撮像装置、撮像方法およびプログラム
JP2019216356A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置
JP7129242B2 (ja) * 2018-06-27 2022-09-01 キヤノン株式会社 画像装置及び方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303461A (ja) * 1993-04-14 1994-10-28 Sony Corp ビデオカメラのクランプ回路
JP3384673B2 (ja) * 1996-03-12 2003-03-10 三洋電機株式会社 ディジタルビデオカメラ
US6940548B2 (en) * 1998-07-15 2005-09-06 Texas Instruments Incorporated Analog optical black clamping circuit for a charge coupled device having wide programmable gain range
US6825884B1 (en) * 1998-12-03 2004-11-30 Olympus Corporation Imaging processing apparatus for generating a wide dynamic range image
JP3897520B2 (ja) * 2000-07-11 2007-03-28 キヤノン株式会社 撮像装置および撮像装置の制御方法
US20030202111A1 (en) * 2002-04-30 2003-10-30 Jaejin Park Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics
JP4346289B2 (ja) 2002-08-12 2009-10-21 株式会社リコー 撮像装置
JP4094458B2 (ja) * 2003-03-14 2008-06-04 株式会社リコー 画像入力装置
JP4345004B2 (ja) * 2004-04-23 2009-10-14 ソニー株式会社 光学的黒レベル調整回路
JP4971834B2 (ja) * 2007-03-01 2012-07-11 キヤノン株式会社 撮像装置及び撮像システム
JP5106017B2 (ja) * 2007-09-20 2012-12-26 三洋電機株式会社 カメラ

Also Published As

Publication number Publication date
US8537252B2 (en) 2013-09-17
JP2011035532A (ja) 2011-02-17
US20110025871A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5251777B2 (ja) 固体撮像素子およびカメラシステム
JP5218309B2 (ja) 固体撮像素子およびその制御方法、並びにカメラシステム
US9485445B2 (en) Imaging apparatus and method of driving the same
US8264580B2 (en) Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears
US9800809B2 (en) Imaging apparatus, imaging system, and method for reducing a difference in resolutions
JP5868065B2 (ja) 撮像装置
JP5886806B2 (ja) 固体撮像装置
US8704898B2 (en) A/D converter, solid-state imaging device and camera system
JP5256874B2 (ja) 固体撮像素子およびカメラシステム
US8547460B2 (en) Solid-state imaging element, driving method therefor, and camera system with a pixel drive control unit concurrently accessing a window region and the adjacent outer row
US8803993B2 (en) Solid-state imaging device and camera system with a reset-level variation correction function
WO2011083541A1 (ja) 固体撮像装置および撮像装置
US20180098037A1 (en) Image capturing apparatus, driving method therefor, and image capturing system
JP5990080B2 (ja) 撮像システム、および撮像システムの駆動方法
JP2011151549A (ja) 信号処理装置、撮像装置、及び信号処理方法
JP2011109612A (ja) 固体撮像装置
JP2011172121A (ja) 固体撮像素子およびカメラシステム
JP7109998B2 (ja) 撮像装置および撮像装置の制御方法
JP2023111020A (ja) 撮像素子の制御方法、撮像素子及びプログラム
JP2024115947A (ja) 撮像装置及びその制御方法、画像処理装置、プログラム及び記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees