JP5990080B2 - 撮像システム、および撮像システムの駆動方法 - Google Patents

Description

本発明は、撮像システムならびに撮像システムの駆動方法に関する。

動画のように高速な信号読み出しを求められる用途では、複数の画素からの信号を加算することが知られている。特許文献１には、行列状に設けられた画素の各列に増幅器を有し、増幅器が持つ帰還容量で信号を加算する光電変換装置が知られている。
特許文献１に記載の増幅器はクランプ容量を備え、画素をリセットしたことを受けて出力される信号をクランプ容量にクランプした後、光電変換したことを受けて出力される信号を順次加算する。上記クランプ動作を行う際に、増幅器の入力ノードを基準電位にリセットする。このときの増幅器の出力は増幅器に起因するオフセット成分を含む。その後、オフセット成分と加算後の信号との差分を得る。

特開２００８−７８８９４号公報

特許文献１に記載された光電変換装置の動作によれば、ｎ個（ｎは２以上の整数）の画素から出力された信号を順次加算する過程で、最初の画素をリセットしたことに応じたレベルをクランプ容量でクランプした後に、ｎ個の画素からの信号を加算する。つまり、クランプされる信号が１画素分であるのに対して、ｎ個の画素からの信号が加算される。

このため、特許文献１に記載の動作では、ｎ−１個分のオフセット成分が残存するので、光電変換装置から出力される信号のＳ／Ｎ比が低下するおそれがある。

本発明は、このような状況に鑑みて、Ｓ／Ｎ比の低下を抑制することを目的とする。

本発明の一側面である撮像システムは、複数の画素と、入力ノードが入力容量を介して前記複数の画素と接続されるとともに、前記入力ノードが帰還容量を介して出力ノードと接続された増幅器と、前記入力ノードを基準電位にリセットするリセット部と、を有し、前記帰還容量で複数の画素からの信号を加算する加算モードを含む撮像システムであって、撮像システムは、信号レベル調整部をさらに備え、前記加算モードにおいて、前記増幅器は、前記複数の画素の１つから出力されたノイズを前記入力容量に保持した後、前記複数の画素の２つ以上から出力された信号を前記帰還容量で加算し、前記信号レベル調整部は、前記増幅器の入力ノードをリセットしたことに応じて前記増幅器から出力された基準信号にゲインをかけた信号と、前記帰還容量で加算された信号との差分を得ることを特徴とする。

本発明の別の一側面である撮像システムの駆動方法は、複数の画素と、入力ノードが入力容量を介して前記複数の画素と接続されるとともに、前記入力ノードが帰還容量を介して出力ノードと接続された増幅器と、を有する撮像システムの駆動方法であって、前記複数の画素の１つから出力された基準信号を前記入力容量に保持させ、その後、前記複数の画素の２つ以上から出力された信号を前記帰還容量で加算し、さらに、前記増幅器の入力ノードを基準電位にリセットしたことに応じて出力された基準信号にゲインをかけた信号と、前記帰還容量で加算された信号との差分を得ることを特徴とする。

本発明によれば、Ｓ／Ｎ比の低下を抑制できる。

実施例に係る撮像システムの構成を示す図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の加算モードにおける動作を示すタイミング図である。 実施例に係る光電変換装置の非加算モードにおける動作を示すタイミング図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の構成を示す図である。 実施例に係る光電変換装置の動作を示すタイミング図である。

（実施例１）
実施例１に係る撮像システムを、図１を用いて説明する。
撮像システム１０００は、例えば、光学部１０１０、光電変換装置１００１、映像信号処理回路部１０３０、記録・通信部１０４０、タイミング制御回路部１０５０、システムコントロール回路部１０６０、および再生・表示部１０７０を含む。撮像システム１０００は、少なくとも後述する加算モードと非加算モードとで動作可能であり、その両者を切り替えることができる。

レンズなどの光学系である光学部１０１０は、被写体からの光を光電変換装置１００１の、複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成する。光電変換装置１００１は、タイミング制御回路部１０５０からの信号に基づくタイミングで、画素アレイに結像された光に応じた信号を出力する。

光電変換装置１００１から出力された信号は、映像信号処理部である映像信号処理回路部１０３０に入力され、映像信号処理回路部１０３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対して補正などの処理を行う。映像信号処理回路部１０３０での処理によって得られた信号は画像データとして記録・通信部１０４０に送られる。記録・通信部１０４０は、画像を形成するための信号を再生・表示部１０７０に送り、再生・表示部１０７０に動画や静止画像を再生・表示させる。記録・通信部１０４０は、また、映像信号処理回路部１０３０からの信号を受けて、システムコントロール回路部１０６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部１０６０は、撮像システムの動作を統括的に制御するものであり、光学部１０１０、タイミング制御回路部１０５０、記録・通信部１０４０、および再生・表示部１０７０の駆動を制御する。また、システムコントロール回路部１０６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部１０６０は、例えばユーザの操作に応じて動作モードを切り替える信号を撮像システム内で供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしなどである。

タイミング制御回路部１０５０は、制御部であるシステムコントロール回路部１０６０による制御に基づいて光電変換装置１００１および映像信号処理回路部１０３０の駆動タイミングを制御する。

図２は、光電変換装置１００１の構成を示すブロック図である。光電変換装置１００１は、画素アレイ２０００、読み出し部群２００１、行選択部２００２、列選択部２００３、および出力部２００４を含む。

画素アレイ２０００は、行列状に配された複数の画素を含む。行選択部２００２は、画素アレイ２０００に含まれる画素を行単位で選択し、選択した画素から画素信号が出力されるように制御する。読み出し部群２００１は、それぞれが画素アレイ２０００の各列に対応して設けられた複数の読み出し部を含む。各読み出し部は、対応する列の画素から出力された画素信号を加算する機能を有する。列選択部２００３は、読み出し部群２００１から出力部２００４に信号を選択的に出力させる。

図３は、光電変換装置１００１の読み出し部群２００１と出力部２００４の構成をより詳細に示した図である。画素アレイ２０００のうちの２列に対応する読み出し部と、出力部２００４の構成を詳細に示している。ここでは、出力部２００４が差動増幅器７を含む場合を示す。

画素アレイ２０００の各列に対応して設けられた読み出し部は、定電流源２、列増幅部３、信号保持部４を含む。定電流源２は、画素に電流を供給するもので、画素が増幅トランジスタを備える場合には、増幅トランジスタとともにソースフォロワ回路を構成する。列増幅部３は、帰還容量を持つ増幅回路であり、複数の画素から出力された信号を帰還容量にて加算する機能を持つ。信号保持部４は、増幅部３から出力されたノイズ成分を含む信号と、ノイズ成分と画素信号に基づく成分とを含む信号とを保持する機能を持つ。信号保持部４に保持された２つの信号は、信号線５および６を介して差動増幅器７に与えられ、両者の差分に応じた信号が出力端子ＭＯＵＴから出力される。

図４に、画素の構成を示す。画素ｐｉｘはフォトダイオード２０、増幅トランジスタ２１、転送トランジスタ２２、リセットトランジスタ２３および選択トランジスタ２４を含む。転送トランジスタ２２、リセットトランジスタ２３、選択トランジスタ２４は、信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬによってそれぞれ導通または非導通に切り替えられる。フォトダイオード２０のアノードには接地電位が与えられ、カソードは転送トランジスタ２２を介して浮遊拡散部ＦＤに接続される。増幅トランジスタ２１のゲートは浮遊拡散部ＦＤに接続されるとともに、リセットトランジスタ２３を介して電源ＳＶＤＤに接続される。増幅トランジスタ２１の一方の主ノードは電源ＳＶＤＤに接続され、他方の主ノードは選択トランジスタ２４を介して出力ノードＰＩＸＯＵＴに接続される。

図５は、列増幅部３の詳細な構成を示す図である。列増幅部３は差動増幅器３１、入力容量３２、帰還容量３３、加算スイッチ３４、および列増幅部リセットスイッチ３５を含む。差動増幅器３１の非反転入力ノードには基準電圧ＶＣ０Ｒが与えられ、反転入力ノードは入力容量の一方のノードと接続される。差動増幅器３１の反転入力ノードは列増幅部リセットスイッチ３５であるトランジスタを介して、また加算スイッチ３４であるトランジスタと帰還容量３３を介して差動増幅器３１の出力ノードと接続される。差動増幅器３１の出力ノードは、列増幅部３の出力ノードＣＯＵＴに接続される。入力容量３２の他方のノードは、列増幅部３の入力ノードＣＩＮを介して画素と接続される。加算スイッチ３４および列増幅部リセットスイッチ３５は、信号ＰＶＡＤＤおよびＰＣ０Ｒによりその導通または非導通が切り替えられる。列増幅部リセットスイッチ３５は、差動増幅器３１の入力ノードを基準電位にリセットするリセット部としての機能を有する。

図６は信号保持部４の構成を示す図である。信号保持部４は、保持容量４０〜４２、保持スイッチ４３〜４５、水平転送用スイッチ４６〜４８を含む。ここでは、保持スイッチ４３〜４５および水平転送用スイッチ４６〜４８をそれぞれトランジスタで構成した例を示している。保持スイッチ４３〜４５は、信号ＰＴＮ１、ＰＴＮ２、ＰＴＳによってその導通または非導通が切り替えられる。水平転送用スイッチ４６〜４８は信号ＰＣＨによってその導通または非導通が切り替えられる。保持容量４０〜４２は、対応する保持スイッチ４３〜４５を介して入力ノードＣＯＵＴ−ＩＮに接続される。入力ノードＣＯＵＴ−ＩＮは、図５に示す列増幅部３の出力ノードＣＯＵＴと接続される。保持容量４０〜４２は、互いに等しい容量を有し、対応する水平転送用スイッチ４６〜４８を介して出力ノードＣＨＮまたはＣＨＳに接続される。出力ノードＣＨＳは水平出力線５に接続され、出力ノードＣＨＮは水平出力線６に接続される。水平出力線５には、ダミートランジスタ４９が接続されている。ダミートランジスタ４９のゲートには接地電位が与えられ、動作しないように設定されている。水平出力線５および６は図３に示す差動増幅器７の入力に接続される。

次に、図２〜図６に加えて、図７をさらに参照しながら本実施例に係る光電変換装置の動作を説明する。Ｎ行目とＮ＋１行目の画素信号を加算する動作モード（加算モード）に係る動作を説明する。

時刻ｔ０に垂直走査シフトパルスがＨレベルになると、行選択部２００２はＮ行目の画素から信号を読み出すための制御を開始する。

時刻ｔ０において、信号ＰＲＥＳはＨレベルであるため、浮遊拡散部ＦＤが電源電圧ＳＶＤＤに応じてリセットされた状態にある。信号ＰＴＸはＬレベルであるため、フォトダイオード２０が光電変換により生成した電荷がフォトダイオード２０に蓄積される状態にある。また、信号ＰＳＥＬがＬレベルであるため、画素からは信号が出力されていない状態にある。

また、時刻ｔ０においては信号ＰＶＡＤＤがＨレベルとなっており、差動増幅器３１の反転入力ノードが加算スイッチ３４および帰還容量３３を介して差動増幅器３１の出力ノードと接続された状態にある。

時刻ｔ１に、Ｎ行目の画素に係る信号ＰＲＥＳがＬレベルになり、浮遊拡散部ＦＤのリセットが解除される。

同じく時刻ｔ１に、Ｎ行目の画素に係る信号ＰＳＥＬがＨレベルになり、Ｎ行目の画素の選択トランジスタ２４が導通する。これにより、増幅トランジスタ２１と定電流源２とでソースフォロワ回路が構成され、Ｎ行目の画素から画素信号が出力される状態になる。この時に画素から出力されるのは、浮遊拡散部、または増幅トランジスタ２１のゲート、をリセットしたこと応じた画素信号であり、ノイズを含む。

時刻ｔ２に信号ＰＣ０ＲがＨレベルになり、列増幅部リセットスイッチ３５が導通する。これにより、入力容量３２の一方の入力ノードには差動増幅器３１の出力が与えられるとともに、帰還容量３３の両ノードが等電位にリセットされる。この電位は差動増幅器３１の仮想接地により、理想的には基準電圧ＶＣ０Ｒになるが、実際には差動増幅器３１をリセットしたことによるノイズ信号ＶＮ１が重畳される。仮にこのときの差動増幅器３１の出力レベルをＶＣ０Ｒ＋ＶＮ１とする。

同じく時刻ｔ２には、信号ＰＴＮ１、ＰＴＮ２、ＰＴＳがＨレベルになり、列増幅部３の出力が保持容量４０〜４２に与えられるようになる。

時刻ｔ３に、信号ＰＣ０ＲがＬレベルになり、列増幅部リセットスイッチ３５が非導通状態になる。これにより、ＶＣ０Ｒ＋ＶＮ１と、Ｎ行目の画素の浮遊拡散部ＦＤをリセットしたことに応じた画素信号との差分の電圧が、入力容量３２に保持される。つまり、画素から出力されたノイズが入力容量に保持される。また、列増幅部３の出力は、基準電圧ＶＣ０Ｒを基準としてノイズ信号ＶＮ１分だけ変動する。

時刻ｔ４から時刻ｔ５に、Ｎ行目の画素に係る信号ＰＴＸがＨレベルになり、フォトダイオード２０に蓄積された電荷が浮遊拡散部ＦＤに転送される。これにより、画素から出力される画素信号のレベルが変化する。このときの画素信号は、浮遊拡散部ＦＤをリセットしたことに応じたレベルに、フォトダイオード２０から転送された電荷量に応じたレベルが重畳された信号レベルとなる。

時刻ｔ６に信号ＰＶＡＤＤがＬレベルになる。これにより、加算スイッチ３４が非導通状態になり、帰還容量３３が帰還経路から電気的に切断される。時刻ｔ５に帰還容量３３に保持された電圧は維持される。

時刻ｔ７に信号ＰＣ０Ｒが再びＨレベルになり、列増幅部リセットスイッチ３５が導通する。これにより、入力容量３２の一方の入力ノードには差動増幅器３１の出力が与えられるとともに、帰還容量３３の両ノードが等電位にリセットされる。この電位は差動増幅器３１の仮想接地により、理想的には基準電圧ＶＣ０Ｒになるが、実際には差動増幅器３１をリセットしたことによるノイズ信号ＶＮ２が重畳される。仮にこのときの差動増幅器３１の出力レベルをＶＣ０Ｒ＋ＶＮ２とする。加算スイッチ３４は非導通状態にあるので、帰還容量３３に保持された電圧はこの時刻においても維持される。ノイズ信号ＶＮ２は、ノイズ信号ＶＮ１とは異なる値となる。これは、ノイズ信号ＶＮ１とＶＮ２とは、異なるタイミングで行われた列増幅部３のリセットにより生じたものであるためである。ただし、両者は共通するオフセット成分とランダム成分とを含むため、両者の信号レベルの相違はランダム成分の差に相当する。

時刻ｔ８に、Ｎ行目に係る信号ＰＳＥＬがＬレベルになり、Ｎ行目の画素に係る選択トランジスタ２４が非導通状態になる。同じく時刻ｔ８にＮ行目に係る信号ＰＲＥＳがＨレベルになり、Ｎ行目の画素に係るリセットトランジスタ２３がオンする。以上により、Ｎ行目の画素から画素信号が出力されない状態になるとともに、浮遊拡散部ＦＤがリセットされた状態になる。

また、時刻ｔ８には、Ｎ＋１行目に係る垂直走査パルスがＨレベルになる。これにより行選択部２００２はＮ＋１行目の画素から信号を読み出すための制御を開始する。

時刻ｔ９に、Ｎ＋１行目の画素に係る信号ＰＲＥＳがＬレベルになり、浮遊拡散部ＦＤのリセットが解除される。

時刻ｔ９にＮ＋１行目の画素に係る信号ＰＳＥＬがＨレベルになり、Ｎ＋１行目の画素の選択トランジスタ２４が導通する。これにより、増幅トランジスタ２１と定電流源２とでソースフォロワ回路が構成され、Ｎ＋１行目の画素から画素信号が出力される状態になる。この時に画素から出力されるのは、浮遊拡散部、または増幅トランジスタ２１のゲート、をリセットしたこと応じた画素信号である。

時刻ｔ１０に信号ＰＴＳがＬレベルになり、保持スイッチ４２がオフになる。

時刻ｔ１１に信号ＰＣ０ＲがＬレベルになり、列増幅部リセットスイッチ３５が非導通状態になる。これにより、ＶＣ０Ｒ＋ＶＮ２と、Ｎ＋１行目の画素の浮遊拡散部ＦＤをリセットしたことに応じた画素信号との差分の電圧が、入力容量３２に保持される。また、列増幅部３の出力は、基準電圧ＶＣ０Ｒを基準としてノイズ信号ＶＮ２分だけ変動する。

時刻ｔ１２に信号ＰＴＮ１およびＰＴＮ２がＬレベルになり、保持スイッチ４３および４４が非導通状態になる。これにより、保持容量４０および４１に、時刻ｔ１１に列増幅部３のリセットを解除したことによるノイズ信号ＶＮ２が保持される。ノイズ信号を以下では基準信号と呼ぶ。

時刻ｔ１３に信号ＰＶＡＤＤがＨレベルになり、加算スイッチ３４が導通する。これにより、帰還容量３３が差動増幅器３１の帰還経路に再び電気的に接続され、列増幅部３の出力は帰還容量３３に保持されていた信号成分が重畳されたレベルとなる。

時刻ｔ１４から時刻ｔ１５に、Ｎ＋１行目の画素に係る信号ＰＴＸがＨレベルになり、Ｎ＋１行目の画素のフォトダイオード２０に蓄積された電荷が浮遊拡散部ＦＤに転送される。これにより、画素から出力される画素信号のレベルが変化する。このときの画素信号は、浮遊拡散部ＦＤをリセットしたことに応じたレベルに、フォトダイオード２０から転送された電荷量に応じたレベルが重畳された信号レベルに変化する。この変化に伴って、列増幅部３の出力も変化する。この時の列増幅部３の出力は、ノイズ信号ＶＮ２に、Ｎ行目およびＮ＋１行目の画素から画素信号を加算したレベルである。

時刻ｔ１６に信号ＰＣＨがＨレベルになると、水平転送スイッチ４６〜４８が導通し、保持容量４０〜４２に保持された信号が対応する水平出力線５、６に転送される。保持容量４０および４１に保持された電荷が、保持容量４０、４１の容量と水平出力線６が持つ容量との間で分配されることで出力部７に信号が伝達される。同様に、保持容量４２に保持された電荷が、保持容量４２の容量と水平出力線５が持つ容量との間で分配されることで出力部７に信号が伝達される。図６に示すように、水平出力線５には保持容量４２のみが接続されるのに対し、水平出力線６には保持容量４０および４１が接続されるので、保持容量４０および４１に保持された信号は、保持容量４２に保持された信号の２倍の振幅を持つ。ダミートランジスタ４９は、水平転送スイッチ４６および４７が接続される水平出力線６と、水平転送スイッチ４８のみが接続される水平出力線５との間の容量値の相違を低減するために設けられたもので、例えば水平転送スイッチ４６〜４８と同じサイズのＭＯＳトランジスタで構成することができる。

以上で説明したように、保持容量４０および４１に保持されるノイズ信号は時刻ｔ１１に列増幅部３のリセットを解除するものに基づくものであり、時刻ｔ３〜ｔ４の列増幅部３の出力とは無関係であって、１回のリセットにのみ対応する。これに対して、保持容量４２に保持される電圧は、２個の画素からの信号が加算されたものとなっている。そのため、本実施例ではノイズ信号を２個の保持容量４０、４１に保持させることで、ノイズ信号ＶＮ１に含まれるオフセット成分をキャンセルすることができる。言い換えると、基準信号にたいして２倍のゲインをかけたことと同義になる。

本実施例では、ノイズ信号ＶＮ２を保持容量４０および４１に保持させたが、これに換えて、信号ＰＴＮ１およびＰＴＮ２を時刻ｔ３〜ｔ４の間にＬレベルにして、ノイズ信号ＶＮ１を保持容量４０および４１に保持させるようにしても同様の効果が得られる。

また、本実施例では２個の画素に係る信号を加算する例を示したが、３以上の画素に係る信号を加算する場合であっても本実施例の技術的思想を適用できる。その場合には、信号を加算する画素の数に合わせて保持容量の容量値の比を設計すれば良い。

次に、本実施例に係る、画素信号を加算しない動作モード（非加算モード）に係る動作を説明する。

図８は、非加算モードにおける動作を説明するためのタイミング図である。加算モードにおける動作との相違点を中心に説明する。

加算モードとの違いの一つは、信号ＰＶＡＤＤがＨレベルに保たれ、加算スイッチ３４が導通した状態に維持される点である。これに伴い、加算モードにおいて時刻ｔ７からＨレベルにされた信号ＰＣ０ＲがＬレベルに維持されるように変更している。これ以外には、時刻ｔ０〜ｔ８の期間における、Ｎ行目の画素および列増幅部３の動作は加算モードと同様である。

読み出し部４においては、信号ＰＴＮ２がＬレベルに維持されて、保持容量４１に列増幅部３の出力を保持させない点でも異なっている。さらに、信号ＰＴＮ１を時刻ｔ４にＬレベルにすることでノイズ信号ＶＮ２を保持容量４０に保持させる点と、信号ＰＴＳを時刻ｔ８にＬレベルにすることで、フォトダイオード２０に蓄積された電荷に基づく信号を保持容量４２に保持させる点でも異なる。

そして、時刻ｔ９に信号ＰＣＨがＨレベルになることで、保持容量４０および４２に保持された信号が差動増幅器７に伝達される。

非加算モードにおいては、保持容量４２に保持される信号がＮ行目の画素にのみ基づくため、ノイズ信号を保持容量４０、４１のうちの一方のみに保持するようにする。

以上で説明した加算モードの動作と非加算モードの動作とは相互に切り替えて実行することが可能である。

本実施例においては、読み出し部４、水平出力線５、６、ならびに差動増幅器７が信号レベル調整部と考えることができる。当該信号レベル調整部は、加算モードにおいて、第１の信号と列増幅部３で加算された信号との間で、両者にかかるゲインが、第１の信号の方が加算された信号よりも相対的に大きくなるように設定する。ｎ行（ｎは２以上の整数）の信号を加算するとして、列増幅部加算された信号に係るゲインを１とした場合、第１の信号にかかるゲインは１＜ゲイン＜（２ｎ−１）倍の範囲にあれば、ノイズ信号を低減する効果が得られる。この結果、撮像システムのＳ／Ｎ比が低下することを抑制できる。

ところで、画素アレイの列に対応して設けられた複数の読み出し部は共通の制御信号で駆動される。この制御信号を伝達する信号線は抵抗および容量を持っているため、画素アレイの数が増加するにつれて、抵抗および容量も増大する。このため、制御信号の供給源から離れるにつれて制御信号の波形が鈍るようになり、列によって読み出し部の動作タイミングがずれてしまうことが考えられる。増幅器で複数の画素からの信号を加算する場合には、このタイミングのずれの影響が、加算する画素数に応じて積算されるのに対し、クランプされるのは１画素だけであるため、２つの信号を差分処理した信号には、タイミングのずれの影響が残存する。この結果、得られる画像には、行に沿った方向にシェーディングが発生するおそれがある。本実施例によれば、シェーディングも低減することが可能となる。

（実施例２）
図面を参照しながら実施例２を説明する。図９は、本実施例にかかる読み出し部４の構成を示す図である。読み出し部４以外は、実施例１と同一の構成を有する。図９において、図６と同一の部材には同一の符号を付し、詳細な説明は省略する。

実施例１では、信号保持部４が３個の保持容量４０〜４２を持つ場合を例示したが、本実施例では、２個の保持容量を設けて、一方の保持容量が他方の保持容量の２倍の容量を持つように構成した。この構成でも実施例１と同じ効果を得ることができる。

ｎ個の画素からの信号を加算する加算モードで動作する光電変換装置においては、図９に示した保持容量４０が保持容量４２の１倍よりも大きく、（２ｎ−１）倍未満の容量値を持つように設計すればよい。

本実施例においても、図３に示す信号読み出し部４、水平出力線５、６、ならびに差動増幅器７が信号レベル調整部を構成する。

本実施例に示す光電変換装置を非加算モードで動作させる場合には、例えば、列増幅部３が複数の帰還容量を持つように構成し、非加算モードにおいてノイズ信号を出力する際の列増幅部３のゲインが、信号電圧を出力するさいのゲインよりも小さくなるように切り替えることが考えられる。

別の方法としては、差動増幅器７と水平信号線６との間に信号を減衰させるアッテネータや、差動増幅器７と水平信号線６との間に増幅器を設けることにより、差動増幅器７に入力される２個の信号のゲインを揃えることが考えられる。

本実施例においても、撮像システムのＳ／Ｎ比が低下することを抑制できる。

（実施例３）
図面を参照しながら実施例３を説明する。図１０は、本実施例にかかる光電変換装置の構成を示す図であり、図１１は本実施例にかかる動作を説明するためのタイミング図である。

図３に示した光電変換装置とは、読み出し部４および出力部２００４の構成が異なるほか、参照信号生成部５２、カウンタ５３を備える点で異なる。

本実施例における読み出し部は、列増幅部３の出力をデジタル信号に変換するＡＤ変換機能を備える。ここでは、読み出し部は、比較器５０とデジタルメモリ５１とを含み、参照信号生成部５２、カウンタ５３とともにＡＤ変換部を構成する。実施例１および２では、ノイズ信号にアナログ領域でゲインをかけていたのに対して、本実施例では、デジタル領域でゲインをかける点で相違する。

また、出力部２００４は、読み出し部から出力されたデジタル信号を受けて、後段の回路に伝達するように構成されている。出力部２００４は、入力されたデジタル信号に対するゲインを変える機能を備えても良い。出力部２００４は２つの信号の差分演算を行う機能を有していても良いし、後段の映像信号処理回路部が差分演算を行う機能を有していても良い。

図１１を参照しながら本実施例の加算モードにおける動作を説明する。画素および列増幅部３の動作は図７で示した動作と同じであるので説明を省略する。本実施例で異なるのは、時刻ｔ４〜ｔ５の期間および時刻ｔ１６〜１８の期間にＡＤ変換を行う点である。

時刻ｔ４において、比較器の一方の入力ノードにはノイズ信号ＶＮ１が与えられており、他方の入力ノードには参照信号が与えられている。時刻ｔ４に、参照信号生成部５２から各列の比較器５０に与えられる参照信号の信号レベルが変化を開始する。時刻ｔ４から、ノイズ信号ＶＮ１と参照信号との大小関係が逆転するまでの、カウンタ５３によるカウント値の変化分が、ノイズ信号ＶＮ１に対応するデジタル値となる。

一方、時刻ｔ１６において、比較器の一方の入力ノードには２個の画素にかかる信号が加算された信号が与えられており、他方の入力ノードには参照信号が与えられている。時刻ｔ１６に、参照信号生成部５２から各列の比較器５０に与えられる参照信号の信号レベルが変化を開始する。時刻ｔ１６から、加算された信号と参照信号との大小関係が逆転するまでの、カウンタ５３によるカウント値の変化分が、加算された信号に対応するデジタル値となる。

ＡＤ変換によって得られたデジタル値は、デジタルメモリ５１に保持された後、出力部２００４に与えられる。

本実施例における信号レベル調整部は、参照信号生成部５２と比較器５０を含む。参照信号の時間に対する変化の割合を小さくすることにより、アナログ信号に対するゲインを大きくすることができる。そこで、ｎ個の画素からの信号を加算する場合に、時刻ｔ４〜ｔ６の期間における参照信号の時間に対する変化の割合（第１の割合）を、時刻ｔ１６〜ｔ１８における参照信号の時間に対する変化の割合（第２の割合）に対して低く、例えば１／ｎ倍に、することにより、Ｓ／Ｎ比の低下を抑制できる。

本実施例ではＮ行目の画素に係るノイズ信号ＶＮ１を用いたが、実施例１や２と同様に、ノイズ信号ＶＮ２を用いても良い。その場合には、時刻ｔ１２〜ｔ１３の期間にＡＤ変換を行う。

また、参照信号の傾きを変えない場合には、出力部２００４を信号レベル調整部として、２つの信号にかかるゲインを切り替えても良い。

また、本実施例に示した構成による非加算モードの動作では、ノイズ信号ＶＮ１と光電変換に基づく信号とを同じ傾きの参照信号を用いてＡＤ変換すればよい。

本実施例においても、Ｓ／Ｎ比の低下を抑制することができる。

１０００ 撮像システム
１００１ 光電変換装置
１０３０ 映像信号処理回路部
１０４０ 記録・通信部
１０５０ タイミング制御回路部
１０６０ システムコントロール回路部
１０７０ 再生・表示部
２０００ 画素領域
２００１ 列回路
２００２ 水平走査回路
２００３ 垂直走査回路
２００４ 出力部
２ 定電流源
３ 列増幅部
４ 信号保持部
５、６ 水平出力線
７ 差動増幅器
２０ フォトダイオード
２１ 増幅トランジスタ
２２ 転送トランジスタ
２３ リセットトランジスタ
２４ 選択トランジスタ
３１ 差動増幅器
３２ 入力容量
３３ 帰還容量
３４ 加算スイッチ
３５ 列増幅部リセットスイッチ
４０、４１、４２ 保持容量
４３、４４、４５ 保持スイッチ
４６、４７、４８ 水平転送用スイッチ
４９ ダミートランジスタ
５０ 比較器
５１ デジタルメモリ
５２ 参照信号生成部
５３ カウンタ

Claims (9)

1. 複数の画素と、
   入力ノードが入力容量を介して前記複数の画素と接続されるとともに、前記入力ノードが帰還容量を介して出力ノードと接続された増幅器と、
   前記入力ノードを基準電位にリセットするリセット部と、を有し、
   前記帰還容量で複数の画素からの信号を加算する加算モードを含む撮像システムであって、
   撮像システムは、信号レベル調整部をさらに備え、
   前記加算モードにおいて、
   前記増幅器は、複数の画素の１つから出力されたノイズを前記入力容量に保持した後、前記複数の画素の２つ以上から出力された信号を前記帰還容量で加算し、
   前記信号レベル調整部は、前記増幅器の入力ノードを前記リセット部によりリセットしたことに応じて前記増幅器から出力された基準信号にゲインをかけた信号と、前記帰還容量で加算された信号との差分を得ること
   を特徴とする撮像システム。
2. 前記増幅器がｎ個の画素（ｎは２以上の整数）から出力された信号を加算する場合に、前記ゲインは１倍より大きく、かつ、（２ｎ−１）倍未満の値であること
   を特徴とする請求項１に記載の撮像システム。
3. 前記信号レベル調整部はＡＤ変換部を含み、
   前記ＡＤ変換部により得られたデジタル信号に対して、前記ゲインをかけることを特徴とする請求項１または２に記載の撮像システム。
4. 前記ＡＤ変換部は、
   比較器と、
   参照信号を出力する参照信号生成部と、を含み、
   前記加算モードにおいて、前記比較器は、
   前記基準信号と、時間に対して第１の割合で信号レベルが変化する参照信号とを比較し、
   前記帰還容量で加算された信号と、時間に対して前記第１の割合よりも高い第２の割合で信号レベルが変化する参照信号とを比較すること
   を特徴とする請求項３に記載の撮像システム。
5. 前記撮像システムは、
   画素から出力された信号を前記帰還容量で加算しない非加算モードと、前記加算モードとを切り替えて動作可能であることを特徴とする請求項１〜４のいずれかに記載の撮像システム。
6. 複数の画素と、
   入力ノードが入力容量を介して前記複数の画素と接続されるとともに、前記入力ノードが帰還容量を介して出力ノードと接続された増幅器と、を有する撮像システムの駆動方法であって、
   前記複数の画素の１つから出力されたノイズを前記入力容量に保持させ、
   その後、前記複数の画素の２つ以上から出力された信号を前記帰還容量で加算し、
   さらに、前記増幅器の入力ノードを基準電位にリセットしたことに応じて前記増幅器から出力された基準信号にゲインをかけた信号と、前記帰還容量で加算された信号との差分を得ること
   を特徴とする撮像システムの駆動方法。
7. 前記増幅器がｎ個の画素（ｎは２以上の整数）から出力された信号を加算する場合に、前記ゲインは１倍より大きく、かつ、（２ｎ−１）倍未満の値であること
   を特徴とする請求項６に記載の撮像システムの駆動方法。
8. 前記基準信号をデジタル信号に変換した後に、前記デジタル信号に前記ゲインをかけることを特徴とする請求項６または７に記載の撮像システムの駆動方法。
9. 前記基準信号と、時間に対して第１の割合で信号レベルが変化する参照信号とを比較することにより、前記ゲインをかけ、
   前記帰還容量で加算された信号と、時間に対して前記第１の割合よりも大きい第２の割合で信号レベルが変化する参照信号とを比較すること
   を特徴とする請求項８に記載の撮像システムの駆動方法。

Images