JP6463000B2 - 固体撮像装置及び撮像システム - Google Patents

Description

本発明は、画素からの信号を増幅する増幅回路を有する固体撮像装置及び撮像システムに関する。

複数の画素が行列状に配置された画素部に対して、各列に対応して増幅回路を設けた固体撮像装置が知られている。この固体撮像装置において、高輝度の被写体を撮影すると、画素信号の出力電圧が大きくなる。これにより、列ごとに設けられた増幅回路からの出力電圧が大きくなると、増幅回路に流れる過渡電流により電源電圧やグランド電位が変動する。そのために、得られる画像には、高輝度部に対応する部分に横帯状のノイズが発生する。これを防ぐための対策として、特許文献１には増幅回路の出力を制限する回路を設けることが記載されている。

特開２００９−１７７７４９号公報

しかしながら従来、固体撮像装置において増幅器が飽和することは回避できなかった。本発明は、増幅器の出力の飽和を回避するのに有利な技術を提供することを目的とする。

本発明の固体撮像装置は、複数の画素が行列状に配置された画素部と、前記複数の画素から出力された信号を増幅する複数の増幅器と、前記複数の増幅器に対応して設けられ、対応する前記増幅器からの出力信号のレベルを所定の値と比較し、前記比較に基づく判定結果を出力する複数の出力制限部と、を備え、前記複数の出力制限部の各々は、前記出力信号のレベルが前記所定の値を超えないように、前記出力信号のレベルを制限し、前記判定結果により前記対応する増幅器のゲインを変更することを特徴とする。

本発明によれば、増幅器の出力の飽和を回避するのに有利な技術を提供することができる。

本発明に係る固体撮像装置の実施例を示した回路ブロック図。 画素の回路例。 本発明に係る固体撮像装置の列回路の例を示した回路図。 図３の動作を説明するタイミング図。 本発明に係る固体撮像装置の実施例を示した回路ブロック図。 本発明に係る固体撮像装置の列回路の例を示した回路図。 本発明に係る固体撮像装置の列回路の例を示した回路図。 図７の動作を説明するタイミング図。 本発明に係る固体撮像装置の実施例を示した回路ブロック図。 複数の光電変換部を有する画素の回路例。 本発明に係る固体撮像装置の列回路の例を示した回路図。 本発明に係る固体撮像装置の動作を説明するタイミング図。 本発明に係る撮像システム。

（実施形態１）
固体撮像装置から撮像信号をカウンタ型のデジタル変換器でＡＤ変換して出力する例について図１から図４により説明する。固体撮像装置は、複数の画素１００が行列状に配置された画素部１０２を有している。画素１００は、図２に示すようにフォトダイオード１１と、フォトダイオード１１で発生した光電荷を増幅トランジスタ１４のゲート電極部へ転送する転送トランジスタ１２とを含む。また画素１００は、増幅トランジスタ１４と増幅トランジスタ１４のゲート電極部をリセットするリセットトランジスタ１３とを備える。

転送信号ＰＴＸにより転送トランジスタ１２を制御して、フォトダイオード１１に蓄積された電荷を増幅トランジスタ１４に転送する。また、リセット信号ＰＲＥＳによりフォトダイオード１１やフローティングデフージョンに蓄積された電荷がリセットされる。垂直走査回路１０１は画素部１０２に配置された画素１００から行ごとに撮像信号を読み出す制御を行う。画素１００から読み出された撮像信号は列出力線１１０を介して、列毎に設けられた増幅器１０３に入力される。

増幅器１０３によって所定のゲインで増幅された信号は、比較部１０５に入力される。比較部１０５において、増幅された信号に対して過大信号の検出のための比較とＡＤ変換のための比較が行われる。過大信号を検出するために、入力された信号は、比較部１０５において比較信号発生回路１０４が発生する比較電圧ＶＣＬＰと比較され、判定結果は制御部１０６へ出力される。制御部１０６は、比較部１０５からの比較の結果により、判定結果信号ＡＴＴを発生して増幅器１０３へ出力し、増幅器１０３のゲインを変更する。さらに、制御部１０６は判定結果信号ＡＴＴをメモリ１０８へも出力し、メモリ１０８は判定結果信号ＡＴＴを記憶する。

また、比較部１０５は、増幅器１０３によって増幅された信号を、時間と共に一定の割合で電圧が変化するランプ信号ＶＲＭＰと比較して、ランプ信号ＶＲＭＰとの大小関係が反転するときに、比較結果信号を制御部１０６へ出力する。制御部１０６は、比較部１０５からの比較結果信号によりカウンタ１０７の動作を制御してＡＤ変換を行う。ＡＤ変換の結果のデータは、制御部１０６からの判定結果信号ＡＴＴと共にメモリ１０８に蓄積され、水平走査回路１０９によって順次読み出される。水平走査回路によりメモリ１０８から読み出されたデータは、画像信号（デジタル）として出力される。画像信号として出力されたデータに対して判定結果信号ＡＴＴによるゲイン補正処理がされる。

図３は本実施形態に係る増幅器１０３、比較部１０５及び制御部１０６の回路を例示的に示している。増幅器１０３は反転増幅器ａｍｐと入力容量Ｃ１、フィードバック容量Ｃ２、Ｃ３及びスイッチからなるスイッチトキャパシタで構成されている。入力容量Ｃ１とフィードバック容量Ｃ２は同じ容量Ｃとする。フィードバック容量Ｃ３の容量は、Ｃ１の容量の３倍の３Ｃとする。

比較部１０５は反転増幅器ａｍｐの出力信号ＶＯＵＴとランプ信号ＶＲＭＰを比較する比較回路ｃｏｍｐと出力制限回路１１０を含む。出力制限回路１１０は、反転増幅器ａｍｐの出力信号ＶＯＵＴが大きくなりすぎないよう、出力電圧をクリップする回路を含む。さらに、出力制限回路１１０は、反転増幅器ａｍｐのゲインを制御するために判定結果を制御部１０６に与える。比較電圧ＶＣＬＰは出力制限回路１１０が出力信号ＶＯＵＴを制限する、しきい値となる電圧を決めるための基準電圧である。制御部１０６は出力制限回路１１０の判定結果によって判定結果信号ＡＴＴの信号レベルを切り替える。

図４は図３の動作を説明するタイミング図である。なお、ここでは、低輝度信号が入力された場合（ケースａ）と高輝度信号が入力された場合（ケースｂ）を、比較のために、同じ図に記載している。まず、ＰＲＥＳ信号をハイ（Ｈレベル）とすることにより、リセットトランジスタ１３がオンになり、画素１００がリセットされる。このとき増幅回路１０３のＰＣ０Ｒ信号及びＰＣＦＲ信号をＨレベルとすることにより、スイッチＳ１、Ｓ２をオンにする。ＰＲＥＳ信号をＨレベルにするフィードバックに転送信号ＰＴＸをＨレベルにすることで、その時点までにフォトダイオード１１に蓄積された電荷を電源に排出することができる。

スイッチＳ１、Ｓ２がオンになると、反転増幅器ａｍｐの入出力端子がショートされ、入力容量Ｃ１と２つのフィードバック容量Ｃ２及びＣ３とが同時にリセットされて、初期クランプ動作が行われる。この後、ＰＣＦＲ信号、ＰＣ０Ｒ信号、ＰＲＥＳ信号をロー（Ｌレベル）とし、スイッチＳ１、Ｓ２がオフにされる。この結果、増幅器１０３の帰還経路に対してフィードバック容量Ｃ２が接続され、容量Ｃ３が非接続となり、増幅器１０３の閉ループゲインが１倍に設定される。続いて、画素１００のリセット後のレベルである、リファレンスレベルの信号のＡＤ変換を行う。

リファレンスレベルの信号は増幅器１０３で増幅される。ＡＤ変換時には、比較信号発生回路１０４はランプ信号ＶＲＭＰの電圧を時間に対して単調に変化させる。ランプ信号ＶＲＭＰは、増幅器１０３からの増幅されたリファレンスレベルの出力信号ＶＯＵＴと比較される。ランプ信号ＶＲＭＰと出力信号ＶＯＵＴの大小関係が反転するまでの時間を計測することにより、リファレンスレベルの信号のＡＤ変換が行われる（図示、Ｎ ＡＤ）。リファレンスレベルの信号のＡＤ変換の結果はメモリ１０８に記憶される。ここまではケースａ、ケースｂとも同じ動作である。

次に撮像信号のＡＤ変換を行う。転送信号ＰＴＸをＨレベルとすることにより、フォトダイオード１１から光量に応じた撮像信号が読み出される。撮像信号は増幅回路１０３で増幅されて、出力信号ＶＯＵＴとして出力される。出力信号ＶＯＵＴは出力制限回路１１０に入力される。

出力制限回路１１０は、出力信号ＶＯＵＴの大きさを判定し、比較電圧ＶＣＬＰで決まる所定の電圧より出力信号ＶＯＵＴが大きい場合には、クリップ動作を行なう。また、クリップ動作を行ったかどうかを示す信号を制御部１０６へ出力する。出力信号ＶＯＵＴが所定の電圧より小さい場合には、出力制限回路１１０はクリップ動作を行わない。この場合は、図４のケースａに示したように、転送信号ＰＴＸがＨレベルになって、撮像信号が増幅器１０３に入力される。このとき、制御部１０６が発生する判定結果信号ＡＴＴはＬレベルであり、スイッチＳ２はオフであり、比較信号発生回路１０４からのランプ信号ＶＲＭＰにより撮像信号のＡＤ変換が行われる（図示、Ｓ ＡＤ）。

一方、図４のケースｂに示すように、転送信号ＰＴＸがＨレベルになったときに、画素からの信号が過大なときは、増幅器１０３から所定の電圧より大きくかつ立ち上がりも急な出力信号ＶＯＵＴが出力制限回路１１０へ出力される。このとき、出力制限回路１１０は信号が所定の電圧よりも大きいことを検出すると、判定結果を制御部１０６へ出力する。当該判定結果を受けた制御部１０６は判定結果信号ＡＴＴをＨレベルとする。この結果、スイッチＳ２がオンになり、増幅器１０３のフィードバック容量３Ｃが増幅器１０３に接続され、増幅器１０３の閉ループゲインが１／４倍に変更される。この結果増幅器１０３の出力信号ＶＯＵＴは図示したように信号レベルが小さくされる。以後、ＡＤ変換が行われている間、判定結果信号ＡＴＴはＨレベルであり、増幅器１０３のゲインは１／４に設定される。この結果、１／４に小さくされた撮像信号に対してＡＤ変換が行われる。

ＡＤ変換された撮像信号はメモリ１０８に記憶される。固体撮像装置では撮像信号のＡＤ変換結果Ｓ ＡＤからリファレンスレベルのＡＤ変換結果Ｎ ＡＤを減算するデジタルＣＤＳ（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ）を行うことで、信号のＳ／Ｎ比を向上させることができる。撮像信号を記憶するとき、制御部１０６が発生した判定結果信号ＡＴＴも一緒に出力されて、関連するＡＤ変換されたデータに付加され、メモリ１０８に記憶される。判定結果信号ＡＴＴを撮像信号のデータと対にしてメモリ１０８に記憶することにより、撮像信号を１／４倍と１倍のどちらのゲインで増幅してＡＤ変換したのか分かる。したがってメモリ１０８からデータを出力するときに判定結果信号ＡＴＴを使って処理することにより、ＡＤ変換されたデータを補正して撮像信号を得ることができる。

以上のように、撮像信号の輝度の大小によって増幅器１０３の列ごとにゲインの設定を変更することが可能であるため、より広いダイナミックレンジ、高ＳＮを実現できる。カウンタ型ＡＤ変換器を例に説明したがＡＤ変換器は他のタイプのものでもよい。

（実施形態２）
実施形態２について図５により説明する。実施形態１は、撮像信号をＡＤ変換によりデジタル化して出力する構成を示していたが、本実施形態では、撮像信号は、アナログ信号のまま出力される。画素１００から読み出された撮像信号は増幅器１０３で増幅される。増幅された撮像信号は、列毎に設けられたアナログメモリ２０１に蓄積される。比較部１０５は、増幅された撮像信号と比較信号発生回路１０４が発生する比較電圧ＶＣＬＰとを比較し、判定結果信号ＡＴＴを出力する。判定結果信号ＡＴＴは増幅器１０３へ入力されて、実施形態１と同様に、増幅器１０３のゲインを調整するのに用いられる。増幅器１０３の構成は実施形態１と同様にされており、画素からの撮像信号のレベルが過大な場合には増幅器１０３のゲインが下げられる。判定結果信号ＡＴＴは関連する撮像信号と一緒に増幅器１０３のゲインを表す情報として、メモリ１０８に蓄積される。

水平走査回路１０９によって、メモリ１０８及びアナログメモリ２０１から判定結果信号ＡＴＴと撮像信号を順次読み出す。アナログメモリ２０１から読み出された撮像信号は出力バッファ２０２を介して読み出される。アナログメモリ２０１を使う場合においても、リファレンスレベルと撮像信号レベルとをアナログメモリにそれぞれ記憶することができる。また、増幅器１０３のゲインの設定を変更することにより、増幅器１０３が飽和を防ぎ、広いダイナミックレンジ、高ＳＮを実現できる。

（実施形態３）
反転増幅器ａｍｐと出力制限回路１１０を実現する回路例について図６に基づいて説明する。反転増幅器ａｍｐはｎｍｏｓトランジスタＭ４によるソース接地増幅回路を主要な構成とし、ゲートが接地されたｎｍｏｓトランジスタＭ３、カスコード接続された定電流負荷として動作するｐｍｏｓトランジスタＭ１及びＭ２を含んでいる。電圧ＶＢＰＢ、ＶＢＰＧ、ＶＢＮＧは各トランジスタの動作点を決めるＤＣバイアス電圧である。出力制限回路１１０は、出力制限部と判定出力部を備えている。

出力制限部は、ｐｍｏｓトランジスタＭ５のゲートに与えられる比較電圧ＶＣＬＰにより出力を制限するしきい値が決定される。ｎｍｏｓトランジスタＭ６はｐｍｏｓトランジスタＭ５がオンしたときに定電流でシンクするためのものであり、電圧ＶＢＮＢは、ｎｍｏｓトランジスタＭ６の動作点を決めるＤＣバイアス電圧である。入力信号は入力端子ＡＭＰ＿ＩＮに入力される。出力が、反転増幅器ａｍｐの出力端子ＡＭＰ＿ＯＵＴから出力信号ＶＯＵＴとして出力される。

反転増幅器ａｍｐの出力端子ＡＭＰ＿ＯＵＴの出力レベルが低い時、ｐｍｏｓトランジスタＭ５はオフである。ｎｍｏｓＭ６がオン状態にされるために、ｎｍｏｓトランジスタ Ｍ７のゲート電圧はほぼグランドレベルであるのでｎｍｏｓトランジスタＭ７はオフである。ｐｍｏｓトランジスタＭ５、ｎｍｏｓトランジスタＭ７ともオフのため、出力制限部は反転増幅器ａｍｐの出力信号ＶＯＵＴに対してほとんど何も影響しない。

高輝度信号が入力され、反転増幅器の出力端子ＡＭＰ＿ＯＵＴの電位が上がっていき、比較電圧ＶＣＬＰで決まるしきい値をこえるとｐｍｏｓトランジスタＭ５がオンとなる。同時にｎｍｏｓトランジスタＭ７のゲート電圧も上がり、ｐｍｏｓトランジスタＭ５、ｎｍｏｓトランジスタＭ７ともオンとなる。この結果、反転増幅器ａｍｐの負荷電流源Ｍ１、Ｍ２から流れる電流が出力制限部のｎｍｏｓトランジスタＭ７へ流れることになり、ａｍｐ部の出力端子ＡＭＰ＿ＯＵＴの出力レベルの制限が可能となっている。

出力制限部１１０には判定出力部が付属している。判定出力部は、出力制限部１１０からの出力信号を利用して撮像信号が過大であることを検出するための回路である。判定出力部はインバータで構成されており、ｎｍｏｓトランジスタＭ７のゲート電圧が上昇したことを検出することにより、出力制限がアクティブであることを検出して、制御部１０６へ撮像信号のレベルを判定した結果を出力する。制御部１０６は判定結果が入力されると、判定結果信号ＡＴＴを出力する。また、制御部１０６は、判定結果信号ＡＴＴをメモリ１０８へ通知する。通知を受けたメモリ１０８はＡＤ変換されたデータと対応付けて、増幅器１０３のゲインが制御されたことを記憶する。

（実施形態４）
出力を制限するしきい値を２種類設定可能とし、判定出力部の１段目のインバータを制御可能とした例について、図７及び８により説明する。ｎｍｏｓトランジスタＭ９は判定出力部の１段目のインバータを構成するソース接地のｎｍｏｓトランジスタでありｐｍｏｓトランジスタＭ８は判定出力タイミングを決定するためのｐｍｏｓトランジスタである。ｐｍｏｓトランジスタＭ１２は、第１の出力制限のための電流路となるｎｍｏｓトランジスタＭ７に対して、第２の出力制限のための電流路となるｐｍｏｓトランジスタである。ｐｍｏｓトランジスタＭ１２の出力制限のためのしきい値は比較電圧ＶＣＬＰ２で決定される。

本実施形態では、比較電圧ＶＣＬＰ２＞比較電圧ＶＣＬＰとする。また、ｎｍｏｓトランジスタＭ１１はｎｍｏｓトランジスタＭ７によるクリップ動作を有効にするためのスイッチとして作用する。ｐｍｏｓトランジスタＭ１０は、ｐｍｏｓトランジスタＭ５のゲート電圧を電源電圧ｖｄｄに接続してクリップ動作を無効にするためのスイッチとして作用する。

以下で図８のタイミングチャートと合わせて説明する。出力制限部のｐｍｏｓトランジスタＭ５が有効となるように、ＰＣＬＰ＿ＥＮ信号はＨレベルに制御される。ｎｍｏｓトランジスタＭ１１がオンし、Ｍ５のゲート電圧は比較電圧ＶＣＬＰになる。このときｐｍｏｓトランジスタ Ｍ５及びｐｍｏｓトランジスタ Ｍ１２がともに有効に動作可能であるが、比較電圧ＶＣＬＰ２＞比較電圧ＶＣＬＰの関係にあるために、ｐｍｏｓトランジスタＭ５の方が先に有効になることができる。次に、転送信号ＰＴＸをＨレベルとする前にＰＪＤＧ信号をＨレベルとすることによりｐｍｏｓトランジスタＭ８及びｎｍｏｓトランジスタＭ９で構成されたインバータの出力はハイインピーダンスとなり、寄生容量によってＨレベルに保持される。

転送信号ＰＴＸがＨレベルとなった場合に画素から高輝度信号が入力されると、まず、ｐｍｏｓトランジスタＭ５がオンしｎｍｏｓトランジスタＭ７及びＭ９のゲート電圧が上昇する。すると、ｐｍｏｓトランジスタＭ８及びｎｍｏｓトランジスタＭ９で構成されたインバータの出力はＬレベルに反転する。

このインバータの出力に基づき図７では不図示の制御部１０６が判定結果信号ＡＴＴをＨレベルに反転して出力する。その結果、増幅器１０３のゲインは低く設定される。そして撮像信号のＡＤ変換の開始（図示、Ｓ ＡＤ）前にＰＣＬＰ＿ＥＮ信号、ＰＪＤＧ信号をＬレベルとすることによりｐｍｏｓトランジスタＭ５と判定出力部は非動作状態にされて、ｐｍｏｓトランジスタＭ１２のみを有効にする。ここで、非動作状態にする目的は、入力信号がｐｍｏｓトランジスタＭ５のしきい値電圧に対しわずかに低い場合、ｐｍｏｓトランジスタＭ５はサブスレッショルド動作を行うためである。ｐｍｏｓトランジスタＭ５がサブスレッショルド動作をすると、ｐｍｏｓトランジスタＭ５は完全にオフにならないので、反転増幅器ａｍｐの出力信号ＶＯＵＴの誤差要因となるので、非動作状態にする。

ＰＣＬＰ＿ＥＮ信号、ＰＪＤＧ信号をＬレベルにした後、撮像信号のＡＤ変換（Ｓ ＡＤ）を開始する。撮像信号のＡＤ変換を行っている間、判定結果信号ＡＴＴが出力されて、増幅器１０３のゲインは低く制御される。その後、比較電圧ＶＣＬＰ２を超える電圧が反転増幅器ａｍｐの出力に現れると、ｐｍｏｓＭ１２がオンになって電流が流れるので、出力を制限することができる。

（実施形態５）
次に、一つの画素が少なくとも２つの光電変換部を備えた例について図９から図１２により説明する。既に説明した構成についての説明は省略する。画素は少なくとも２つの光電変換部を備え、少なくとも２つの信号を出力する。この少なくとも２つの信号を用いて、例えば位相差検出方式の焦点検出を行う。このような焦点検出方法に利用可能な信号を出力する画素の一例を図９に示す。１対の光電変換部を、２次元に配列したマイクロレンズアレイの、同一のマイクロレンズ下に配置している。このような画素を有する撮像装置においては、画素に配置された一方の光電変換部から提供される信号（以下Ａ信号と呼ぶ。）と、他方の光電変換部から提供される信号（以下Ｂ信号と呼ぶ。）とから焦点検出と撮像信号を得る事ができる。具体的には、Ａ信号と２つの光電変換部の信号を加算した信号（以下Ａ＋Ｂ信号と呼ぶ。）とを、順次読み出し、焦点検出のための信号と撮像信号とすることができる。

ここでは撮像信号をＡＤ変換して出力する例について説明する。２つの転送パルスＰＴＸ＿ＡとＰＴＸ＿Ｂを順次Ｈレベルとすることにより、画素のそれぞれの光電変換部２１、２２からＡ信号及びＡ＋Ｂ信号を順次読み出す。Ａ信号のＡＤ変換（図１２のＡ ＡＤと図示）とＡ＋Ｂ信号のＡＤ変換（図１２のＡ＋Ｂ ＡＤと図示）が順次行われる。ここで、Ａ信号をＡＤ変換する、Ａ ＡＤ期間のみＰＣＬＰ＿ＥＮ信号をＨレベルとすることにより、Ａ信号に対しては比較電圧ＶＣＬＰで決まるしきい値で出力を制限する。Ａ＋Ｂ ＡＤ期間に対してはＰＣＬＰ＿ＥＮ信号をＬレベルとし、比較電圧ＶＣＬＰ２で決まるしきい値で出力制限する設定をしている。

このように、Ａ信号とＡ＋Ｂ信号とに対してそれぞれ異なるしきい値で出力の制限を行うことができる。異なる信号レベルの判定ができるため、例えばＡ信号の判定により、位相差検出の上限の信号レベルを設定したり、Ａ＋Ｂ信号の信号レベルを判定して、信号レベルを適正な値にするために増幅器１０３のゲインを下げて飽和を回避することができる。

上記の各実施例では、増幅器の出力がしきい値を上回る場合に、制限回路が動作する例を示していた。しかし、例えば信号電荷の極性が逆である場合や、増幅器１０３を非反転増幅器とした場合には、増幅器の出力がしきい値を下回る場合に、制限回路が動作するようにすればよい。いずれの場合にも、増幅器の出力がしきい値を超えると総称する。
［実施形態６］
図１３は、本発明の第６の実施形態による撮像システムの構成例を示す図である。撮像システム２００は、例えば、光学部２１０、固体撮像装置２２０、画像信号処理部２３０、記録・通信部２４０、タイミング制御部２５０、システム制御部２６０、及び再生・表示部２７０を含む。固体撮像装置２２０は、先の実施例で説明した固体撮像装置が用いられる。

レンズ等の光学系である光学部２１０は、被写体からの光を固体撮像装置２２０の、複数の画素が２次元状に配列された画素部１００に結像させ、被写体の像を形成する。固体撮像装置２２０は、タイミング制御部２５０からの信号に基づくタイミングで、画素部１００に結像された光に応じた信号を出力する。固体撮像装置２２０から出力された信号は、画像信号処理部２３０に入力され、画像信号処理部２３０が、プログラム等によって定められた方法に従って信号処理を行う。画像信号処理部２３０は、先述の各実施例において説明した、Ａ信号およびＡ＋Ｂ信号に基づく焦点検出を行ってもよい。画像信号処理部２３０での処理によって得られた信号は画像データとして記録・通信部２４０に送られる。記録・通信部２４０は、画像を形成するための信号を再生・表示部２７０に送り、再生・表示部２７０に動画や静止画像を再生・表示させる。記録・通信部２４０は、また、映像信号処理部２３０からの信号を受けて、システム制御部２６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部２６０は、撮像システムの動作を統括的に制御するものであり、光学部２１０、タイミング制御部２５０、記録・通信部２４０、及び再生・表示部２７０の駆動を制御する。また、システム制御部２６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部２６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部２５０は、システム制御部２６０による制御に基づいて固体撮像装置２００及び映像信号処理部２３０の駆動タイミングを制御する。

１００：画素、１０１：垂直操作回路、１０２：画素部、１０３：増幅器、１０４：比較信号発生回路、１０５：比較部、１０６：制御部、１０７：カウンタ、１０８：メモリ、１０９：水平走査回路

Claims (14)

1. 複数の画素が行列状に配置された画素部と、
   前記複数の画素から出力された信号を増幅する複数の増幅器と、
   前記複数の増幅器に対応して設けられ、対応する前記増幅器からの出力信号のレベルを所定の値と比較し、前記比較に基づく判定結果を出力する複数の出力制限部と、を備え、
   前記複数の出力制限部の各々は、前記出力信号のレベルが前記所定の値を超えないように、前記出力信号のレベルを制限し、前記判定結果により前記対応する増幅器のゲインを変更することを特徴とする固体撮像装置。
2. 複数の画素が行列状に配置された画素部と、
   前記複数の画素から出力された信号を増幅する複数の増幅器と、
   前記複数の増幅器に対応して設けられ、対応する前記増幅器からの出力信号のレベルを所定の値と比較し、前記比較に基づく判定結果を出力する複数の出力制限部と、を備え、
   前記出力制限部は、前記所定の値を少なくとも２つ設定でき、
   前記複数の出力制限部の各々は、前記出力信号のレベルが前記所定の値を超えないように、前記出力信号のレベルを制限することを特徴とする固体撮像装置。
3. 前記増幅器からの出力信号を、ＡＤ変換するＡＤ変換器を備えることを特徴とする請求項１または２に記載の固体撮像装置。
4. 前記ＡＤ変換された信号と、前記比較の結果を記憶するメモリを有することを特徴とする請求項３に記載の固体撮像装置。
5. 制御部をさらに備え、前記制御部は前記判定結果を受けて前記ＡＤ変換の間、前記増幅器へ前記増幅器のゲインを制御するための判定結果信号を出力することを特徴とする請求項３または４に記載の固体撮像装置。
6. 前記制御部は、前記増幅器からの前記出力信号が前記所定の値を超えないように、前記増幅器の前記ゲインを減少させることを特徴とする請求項５に記載の固体撮像装置。
7. 前記出力制限部は前記増幅器の出力端子に接続されたトランジスタを備え、前記複数の増幅器の対応する一つからの前記出力信号が前記所定の値を超えないように、前記トランジスタがオンされることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 前記増幅器からの出力信号は、アナログメモリに記憶されることを特徴とする請求項１または２に記載の固体撮像装置。
9. 前記比較の結果が前記アナログメモリに記憶されることを特徴とする請求項８記載の固体撮像装置。
10. 前記画素は複数の光電変換部を有し、前記複数の光電変換部のうちの１つの光電変換部からの第１の信号と、前記複数の光電変換部のうちの他の光電変換部からの信号に前記第１の信号を加えることにより得られる第２の信号とをそれぞれ出力することを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
11. 前記出力制限部は、前記第１の信号のレベルと前記第２の信号のレベルとそれぞれ比較するための少なくとも２つの所定の値を備えることを特徴とする請求項１０に記載の固体撮像装置。
12. 前記複数の光電変換部が、同一のマイクロレンズの下に配置されていることを特徴とする請求項１０または１１に記載の固体撮像装置。
13. 請求項１乃至１２のいずれか１項に記載の固体撮像装置と、前記固体撮像装置からの出力信号を処理する画像信号処理部とを有することを特徴とする撮像システム。
14. 請求項１０乃至１２のいずれか１項に記載の固体撮像装置と、前記固体撮像装置からの出力信号を処理する画像信号処理部とを有し、前記第１の信号と、前記第２の信号とを焦点検出に用いることを特徴とする撮像システム。

Images