JP2009177749A - 固体撮像装置 - Google Patents

Abstract

【課題】比較的小さな回路規模で、かつ簡単なシステムにて、高輝度被写体を撮像した場合に発生するノイズを低減し、画質劣化を抑制する固体撮像装置を提供する。
【解決手段】本発明の固体撮像装置は、行列状に配列された複数の画素部を有する画素アレイ２１と、画素アレイ２１の行を選択する垂直シフトレジスタ２６と、選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプ部２２と、切り替え可能な所定電圧を超えないように前記カラムアンプの出力電圧を制限する制限回路とを備える。
【選択図】図１

Description

本発明は、光を入射して光電変換する単位セルである画素部が半導体基板上に平面状に画素アレイとして配列され、各列方向に画素部から出力された信号を増幅する機能を有した固体撮像装置に関する。

近年、家庭用ビデオカメラやデジタルスチルカメラ等に使用される固体撮像装置において、消費電流が少ないことや製造工程の簡略化、スミア不具合防止策等、混合駆動や間引き駆動に代表される様々な特殊駆動の実現の容易さという理由にて、ＭＯＳ型固体撮像装置が採用される事例が多くなりつつある。

ＭＯＳ型固体撮像装置の様々な用途のうち、デジタルスチルカメラ用、特に一眼レフ用に搭載されるものは、ＣＣＤ型固体撮像装置と同等、もしくは同等以上の画質を要求され、その為にＭＯＳ型固体撮像装置は、各列に増幅機能や相関二重サンプリング機能を持たせ、低ノイズ化を目指している。

図１４は従来のＭＯＳ型固体撮像装置を用いたカメラに代表される撮像システムの一構成例を示す図である。

図１４の撮像システムは、ＭＯＳ型固体撮像装置１００と、アナログ・フロント・エンド（ＡｎａｌｏｇＦｒｏｎｔＥｎｄ、以降ＡＦＥと略す）２００と、タイミング・ジェネレータ（ＴｉｍｉｎｇＧｅｎｅｒａｔｏｒ、以降ＴＧと略す）３００の少なくとも３ブロックから構成されている。但しＴＧ３００についてはＭＯＳ型撮像装置１００、ＡＦＥ２００、もしくはＡＦＥ２００以降のデジタル信号処理装置（以降ＤＳＰと略す）の一部として構成される場合がある。

図１４において、ＭＯＳ型固体撮像装置１００は、画素アレイ１５１、カラムアンプ部１５２、相関二重サンプリング並びに信号保持回路（以降列ＣＤＳ部と略す）１５３、マルチプレクサ１５４、水平シフトレジスタ１５５、垂直シフトレジスタ１５６、出力アンプ１５７、バイアス電流制御回路１５８で構成される。またＡＦＥ２００は、ＭＯＳ型固体撮像装置１００の出力を相関二重サンプリングするＣＤＳ回路１５９、アナログ信号からデジタル信号への変換回路（以降Ａ／Ｄ変換部と略す）１６０、アナログゲインアンプ１６１、デジタルゲインアンプ１６２を備える。

画素アレイ１５１は、フォトダイオードとトランジスタにて構成される複数の画素部が二次元状に配列される。垂直シフトレジスタ１５６はＴＧ３００から入力される任意のトリガ信号を起点として画素アレイ１５１の画素行を１行ずつ順に選択する。選択された画素行に属する各画素部は、内部のフォトダイオードから電荷を読み出し、内部のＦＤ部アンプにて電圧変換された画素信号を出力する。各画素信号は、列方向に共通の垂直信号線を通じてカラムアンプ部１５２に入力される。カラムアンプ部１５２は任意に設定される倍率で画素信号を増幅し、続いて列ＣＤＳ部１５３に入力する。列ＣＤＳ部１５３ではＦＰＮ（固定パターンノイズ）の原因である各画素部に発生するトランジスタ閾値電圧のばらつきを低減させる為に相関二重サンプリングを行う。列ＣＤＳ部１５３から出力される増幅された画素信号は列毎にマルチプレクサ１５４に入力される。マルチプレクサ１５４はＴＧ３００から入力される任意のトリガ信号を起点として水平シフトレジスタ１５５によって列毎に順に選択されて出力アンプ１５７に入力され、電圧増幅されて撮像装置から出力される。

バイアス電流調整回路１５８は、出力アンプ１５７のバイアス電流量を制御する。出力アンプ１５７において、バイアス電流を小さくするとｆ得が小さくなり、大きくするとｆ得が大きくなる。バイアス電流調整回路１５８は駆動モードに応じて複数の電流量を選択する。例えば、撮影前のモニタモードとして間引き駆動により出力画素数を減らして出力させる場合や、高感度撮影モードでフレームレートを下げる場合は、出力アンプで必要なデータレートは低くする。そこで、これらの駆動モードのときは、出力アンプのバイアス電流をさげることにより、出力アンプ１５７のｆ得を下げ、ランダムノイズを低減することができる。なお、バイアス信号調整回路１５８の調整信号はＭＯＳ型撮像装置１００の各種駆動信号と同様にＴＧ３００で生成する。

ＡＦＥ２００はＭＯＳ型撮像装置１００から出力されたアナログ映像信号を入力し、ＣＤＳ回路１５９にてノイズ除去され、次にアナログゲインアンプ１６１にて任意の倍率で増幅される。その後Ａ／Ｄ変換部１６０にて任意のｂｉｔ数のデジタル信号に変換されたのち、デジタルゲインアンプ１６２にて任意の倍率で増幅され、ＡＦＥ２００よりデジタル映像信号として出力される。
特開２００２−２０９１４９号公報

図１４に示す様な従来のＭＯＳ型固体撮像装置の構成例では、飽和もしくはそれ以上の光が入射した場合に発生する電源ゆれ起因のノイズが発生するという問題がある。具体的には大振幅の画素出力信号がカラムアンプ部１５２や列ＣＤＳ部１５３に入力された場合、各回路の負荷容量を充放電するための過渡電流が電源線やグランド線に流れ、その寄生抵抗、寄生容量によって電源線及びグランド線の電圧が変動する。この電源線及びグランド線の電圧変動が画素信号に対して出力オフセットとして現れる。カラムアンプ部１５２や列ＣＤＳ部１５３は行単位で画素信号を処理するが、その行での高輝度被写体の有無によって出力オフセットが発生するか発生しないかが定まるので、図１５に示すような高輝度被写体の水平方向左右に横帯状のノイズ（以降ストリーキングと略す）となって出力画像に現れる。

図１５は周囲の低照度被写体よりも低いレベルの黒スジとなっているが、白スジとなって発生する場合もある。同様の現象は出力アンプ１５７でも発生する。大振幅の画素出力信号が出力アンプ１５７に入力されると、チップ間配線を含む大きな負荷容量を充放電することになる。これは電源線やグランド線の電圧にゆれを引き起こし、横線状のノイズになる。

図１４に示されるような従来の固体撮像装置の構成例では最終段の出力アンプのｆ得を制御する構成のため、前記カラムアンプ、列ＣＤＳ回路、出力アンプなどで発生する電源電圧及びグランドのゆれを低減する機能を有していないので、ストリーキング、横線状のノイズのレベルを低減することが出来ない。

そこで、本発明は、比較的小さな回路規模で、かつ簡単なシステムにて、高輝度被写体を撮像した場合に発生するノイズを低減し、画質劣化を抑制する固体撮像装置を提供することを目的とする。

上記課題を解決するため本発明の固体撮像装置は、行列状に配列された複数の画素部を有する画素アレイと、前記画素アレイの行を選択する行選択手段と、選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプと、切り替え可能な所定電圧を超えないように前記カラムアンプの出力電圧を制限する制限回路とを備える。

この構成によれば、高輝度被写体を撮像した場合でも、カラムアンプの出力電圧を制限するので、電源配線およびグランド配線の電圧変動を抑制してストリーキングおよび横線状のノイズを低減し、画質劣化を抑制することができる。さらに、所定電圧の切り替えにより出力電圧の制限レベルを切り替えることができるので、撮像環境や撮像モードに応じて、ノイズ低減の程度を適切な程度にすることができる。

ここで、前記制限回路は、前記カラムアンプの出力信号線に接続され、前記カラムアンプの出力電圧が前記所定電圧を超えようとすると前記出力電圧を前記所定電圧にクリップする電圧クリップ回路を含むようにしてもよい。

この構成によれば、カラムアンプの出力電圧が所定電圧を超えないようにクリップするので、高輝度被写体を撮像した場合でも電源配線およびグランド配線の電圧変動を抑制することができる。

ここで、前記カラムアンプは、前記カラムアンプのゲインを切り替えるゲイン切り替え回路を含むようにしてもよい。

この構成によれば、カラムアンプのゲインを切り替えることによって、高輝度被写体を撮像した場合でも電源配線およびグランド配線の電圧変動の出力画像への影響を抑制することができる。

ここで、前記カラムアンプは、定電流源と、増幅トランジスタと、入力容量素子と、帰還容量素子とを含み、前記増幅トランジスタのソースおよびドレインの一方は前記定電流源に接続され、前記出力電圧を前記出力信号線に出力し、前記増幅トランジスタのソースおよびドレインの他方は接地され、前記列信号は入力容量素子を介して前記増幅トランジスタのゲートに入力され、前記帰還容量素子の一端は前記増幅トランジスタのゲートに入力され、前記帰還容量素子の他端は前記出力信号線に接続されるようにしてもよい。

この構成によれば、ゲインが容量比で決まるいわゆる容量フィードバックアンプが構成され、小さな回路規模でばらつきが小さい増幅特性を実現することができる。

ここで、前記電圧クリップ回路は、クリップトランジスタを含み、前記クリップトランジスタのソースおよびドレインの一方は前記増幅トランジスタのゲートに接続され、前記クリップトランジスタのソースおよびドレインの他方は前記出力信号線に接続され、前記クリップトランジスタのゲートには、切り替え可能なバイアス電圧が入力されるようにしてもよい。

この構成によれば、前記電圧クリップ回路としてのクリップトランジスタを用いることにより、回路規模を小さくすることができる。

ここで、前記固体撮像装置は、さらに、前記バイアス電圧を生成し、前記クリップトランジスタのゲートに前記バイアス電圧を供給するバイアス生成回路を備え、前記バイアス電圧の電圧値は、外部からのバイアス制御信号により切り替えられるようにしてもよい。

この構成によれば、バイアス電圧の電圧値の切り替えにより前記所定電圧を容易に切り替えることができる。

ここで、前記定電流源は、カスコード接続された第１定電流源トランジスタと第２定電流源トランジスタとを含み、前記第１定電流源トランジスタのゲートには一定電圧が入力され、前記第２定電流源トランジスタのソースおよびドレインの一方は前記出力信号線に接続され、前記第２定電流源トランジスタのゲートは前記バイアス電圧が供給されるようにしてもよい。

この構成によれば、第２定電流源トランジスタの電流を前記バイアス電圧により制御することができる。

ここで、前記バイアス生成回路は、基準回路と第１回路と第２回路とを含むカレントミラー回路を有し前記基準回路はカレントミラーの基準電流を生成し、前記基準回路と共にカレントミラーを構成し、前記第１定電流源トランジスタのゲートに前記一定電圧を供給する第１回路と、前記基準回路と共にカレントミラーを構成し、前記第２定電流源トランジスタのゲートに前記バイアス電圧を供給する第２回路とを備え、前記第２回路は、ミラー比を切り替えることにより前記バイアス電圧を切り替えるようにしてもよい。

この構成によれば、カレントミラーのミラー比を切り替えることによりバイアス電圧の値を容易に設定することができる。

ここで、前記基準回路は、定電流源回路と、ドレインが前記定電流源回路に接続され、ドレインとゲートとが短絡され、ソース接地された第１負荷用ｎＭＯＳトランジスタとを備え、前記第２回路は、ドレインとゲートとが短絡され、ソースが電源配線に接続され、ドレインが前記クリップトランジスタのゲートに接続され、ドレインから前記バイアス電圧を出力する第１ｐＭＯＳトランジスタと、第１スイッチトランジスタと、ドレインが前記第１スイッチトランジスタを介して前記第１ｐＭＯＳトランジスタのドレインに接続され、ゲートが前記第１負荷用ｎＭＯＳトランジスタのドレインに接続され、ソースが接地された第１ｎＭＯＳトランジスタと、第２スイッチトランジスタと、ドレインが前記第２スイッチトランジスタを介して前記第１ｐＭＯＳトランジスタのドレインに接続され、ゲートが前記第１負荷用ｎＭＯＳトランジスタのドレインに接続され、ソースが接地された第２ｎＭＯＳトランジスタとを有していてもよい。また、前記固体撮像装置が形成される半導体基板上で、前記第１ｎＭＯＳトランジスタが占める領域の大きさは、前記第２ｎＭＯＳトランジスタが占める領域の大きさと異なり、前記第１スイッチトランジスタおよび前記第２スイッチトランジスタは、前記バイアス制御信号によって制御されることにより前記ミラー比を切り替えるようにしてもよい。

この構成によれば、カレントミラーのミラー比を精度良く設定することができる。
ここで、前記固体撮像装置が形成される半導体基板上で、前記クリップトランジスタが占める領域の大きさは、前記第２定電流源トランジスタが占める領域の大きさとほぼ同じであるようにしてもよい。

この構成によれば、クリップトランジスタと前記第２定電流源トランジスタの閾値電圧を揃えるので、前記第２定電流源トランジスタがクリップトランジスタがオンするよりも先に飽和領域で動作しない状態になるのを防止することができる。

ここで、前記固体撮像装置が形成される半導体基板上で、前記クリップトランジスタが占める領域の大きさは、第２定電流源トランジスタが占める領域の大きさと異なり、前記クリップトランジスタの閾値電圧が第２定電流源トランジスタの閾値電圧よりも低いようにしてもよい。

この構成によれば、クリップトランジスタと前記第２定電流源トランジスタの閾値電圧を揃えるので、前記クリップトランジスタを前記第２定電流源トランジスタが飽和領域で動作しない状態になるよりも先にオン状態にすることができる。

ここで、前記ゲイン切り替え回路は、スイッチトランジスタと、容量素子とを含み、前記スイッチトランジスタおよび前記容量素子は、前記増幅トランジスタのゲートと前記出力信号線との間に直列に接続され、前記スイッチトランジスタは、外部からのゲイン制御信号によって制御されるようにしてもよい。この構成によれば、前記スイッチトランジスタおよび前記容量素子は、前記帰還容量素子とともに可変容量回路を構成する。この可変容量回路は前記増幅トランジスタとともに容量フィードバック型のカラムアンプを構成する。この容量フィードバック型アンプは、スイッチトランジスタのオン・オフに応じてゲインが切り替えることができる。つまり、スイッチトランジスタがオフのときゲインを小さくし、前記カラムアンプの出力電圧を制限する。ゲインを小さくすることによりカラムアンプの出力電圧を制限することができ、高輝度被写体を撮像した場合でも、電源配線およびグランド配線の電圧変動を抑制してストリーキングおよび横線状のノイズを低減し、画質劣化を抑制することができる。

ここで、前記固体撮像装置は、さらに、前記カラムアンプの出力信号が入力されるノイズキャンセル回路と、前記ノイズキャンセル回路から入力される複数回の信号を加算する列画素混合回路とを備えるようにしてもよい。

この構成によれば、複数回の信号を加算する画素混合を行う撮像モード（例えばモニターモード）において、所定電圧をより低くし、ゲインを大きくすれば、横スジノイズを低減した良好な画像を得ることができる。

ここで、前記固体撮像装置は、さらに、前記カラムアンプから出力されたアナログ信号をデジタル信号に変換する列アナログ−デジタル変換回路を備えるようにしてもよい。

この構成によれば、固体撮像装置内でデジタル値まで変換するので信号出力に対する外部からのノイズの影響を回避することができる。

ここで、前記固体撮像装置は、通常撮像モードと高感度モードとを有し、前記バイアス生成回路は、前記高感度モードにおける前記所定電圧が通常モードよりも小さい値になるように、前記バイアス電圧を切り替え、前記ゲイン切り替え回路は、前記高感度モードにおける前記カラムアンプのゲインが通常モードよりも大きくなるように、前記ゲインを切り替えるようにしてもよい。

この構成によれば、動作モードに応じて横スジノイズの低減を最適化することができる。

また、本発明の固体撮像装置は、行列状に配列された複数の画素部を有する画素アレイと、前記画素アレイの行を選択する行選択手段と、選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプと、前記カラムアンプの動作を制御するバイアス電圧であって切り替え可能なバイアス電圧を各カラムアンプに供給するバイアス生成回路とを備える。

この構成によれば、バイアス電圧の切り替えによって、横スジノイズ低減に適したカラムアンプの出力特性に設定することができる。

ここで、前記カラムアンプは、前記カラムアンプの出力信号線に接続され、前記カラムアンプの出力電圧が前記所定電圧を超えようとすると前記出力電圧を前記所定電圧にクリップする電圧クリップ回路を含み、前記所定電圧は、前記バイアス電圧に応じて定まるようにしてもよい。

この構成によれば、カラムアンプの出力電圧が所定電圧を超えないようにクリップするので、高輝度被写体を撮像した場合でも電源配線およびグランド配線の電圧変動を抑制することができる。

ここで、前記カラムアンプは、さらに、ゲインを切り替えるゲイン切り替え回路を含むようにしてもよい。

この構成によれば、カラムアンプのゲインを切り替えることによって、高輝度被写体を撮像した場合でも電源配線およびグランド配線の電圧変動を抑制することができる。

ここで、前記固体撮像装置は、通常撮像モードと高感度モードとを有し、前記バイアス生成回路は、前記高感度モードにおける前記所定電圧が通常モードよりも小さい値になるように、前記バイアス電圧を切り替え、前記ゲイン切り替え回路は、前記高感度モードにおける前記カラムアンプのゲインが通常モードよりも大きくなるように、前記ゲインを切り替えるようにしてもよい。

この構成によれば、動作モードに応じて横スジノイズの低減を最適化することができる。特に高感度モードにおける横スジノイズの低減に効果を奏する。

また、本発明の固体撮像装置の駆動方法は、行列状に配列された複数の画素部を有する画素アレイと、前記画素アレイの行を選択する行選択部と、選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプとを備え、通常撮像モードと高感度モードとを有する固体撮像装置の駆動方法であって、前記通常モードにおいて、前記カラムアンプの出力電圧を制御するバイアス電圧として第１の電圧値を各カラムアンプに供給し、前記高感度モードにおいて、前記カラムアンプの出力電圧を制限するように前記バイアス電圧として前記第１の電圧値と異なる第２の電圧値を各カラムアンプに供給する。

この構成によれば、動作モードに応じて横スジノイズの低減を最適化することができる。特に高感度モードにおける横スジノイズの低減に効果を奏する。

ここで、前記第１の値のバイアス電圧が供給された前記カラムアンプの出力電圧は所定電圧を超えないように制限され、前記第２の値のバイアス電圧が供給された前記カラムアンプの出力電圧は所定電圧より低い電圧を超えないように制限され、前記高感度モードにおいて、さらに、前記カラムアンプのゲインを前記通常モードにおけるゲインよりも大きくするようにしてもよい。

この構成によれば、出力電圧の制限とゲイン切り替えの組み合わせにより、動作モードに応じて横スジノイズの低減を最適化することができる。特に高感度モードにおける横スジノイズの低減に効果を奏する。

ここで、前記固体撮像装置の駆動方法は、さらに、前記高感度モードにおいて、前記カラムアンプよりも後段に設けられ増幅回路のゲインを前記通常モードにおけるゲインよりも大きくするようにしてもよい。

この構成によれば、さらに、前記高感度モードにおいて、後段に設けられ増幅回路のゲインを制御することにより、前記高感度モードにおける画質を向上させることができる。

本発明の固体撮像装置および駆動方法によれば、高輝度被写体を撮像した場合でも、電源配線およびグランド配線の電圧変動を抑制してストリーキングおよび横線状のノイズを低減し、画質劣化を抑制することができる。さらに、撮像モードに応じて、ノイズ低減の程度を適切な程度にすることができる。

（第１の実施形態）
第１の実施形態における固体撮像装置は、切り替え可能な所定電圧を超えないように前記カラムアンプの出力電圧を制限する制限回路と備えることを特徴とする。ここで、電圧クリップ回路は、カラムアンプの出力信号線に接続され、カラムアンプの出力電圧が前記所定電圧を超えようとすると出力電圧を所定電圧にクリップする。ゲイン切り替え回路は、カラムアンプのゲインを切り替えるゲイン切り替え回路を含む前記カラムアンプのゲインを切り替える。これにより、高輝度被写体を撮像した場合でも、電源配線およびグランド配線の電圧変動を抑制してストリーキングおよび横線状のノイズを低減し、画質劣化を抑制することができる。さらに、所定電圧の切り替えにより出力電圧の制限レベルを切り替えることができるので、撮像環境や撮像モードに応じて、ノイズ低減の程度を適切な程度にすることができる。

本発明の第１の実施形態を図１〜図６を用いて説明する。図１は本発明の第１の実施形態における固体撮像装置で構成されるカメラシステム（撮像装置）の基本的な構成図である。

図１は、本発明の第１の実施形態における固体撮像装置で構成されるカメラシステムの基本的な構成例を示す図である。図１に示す本発明のカメラシステムは、最小基本構成として固体撮像装置１と、アナログ・フロント・エンド（以下ＡＦＥと略す。）２、タイミング・ジェネレータ（以下ＴＧと略す。）３にて構成される。固体撮像装置１は、画素アレイ２１、カラムアンプ部２２、列ＣＤＳ部２３、マルチプレクサ２４、出力アンプ２５、垂直シフトレジスタ２６、水平シフトレジスタ２７、バイアス生成回路２８を備える。また、ＡＦＥ２は、固体撮像装置１からの出力信号を相関二重サンプリングするＣＤＳ回路９、アナログ信号からデジタル信号への変換装置（以降Ａ／Ｄ変換部と略す１０）、アナログアンプ１１、デジタルアンプ１２を備える。ＴＧ３は固体撮像装置１に駆動信号を供給すると同時に、バイアス生成回路８のバイアス調整信号３０を供給する。同時にＡＦＥ２のアナログアンプ１１並びにデジタルアンプ１２のゲインを調整する。

固体撮像装置１において、垂直シフトレジスタ２６で選択された行の画素信号は画素アレイ２１から読み出されカラムアンプ部２２に入力される。カラムアンプ部２２ではＴＧ３からのゲイン制御信号２９で設定されるゲインに応じて信号増幅される。また、カラムアンプ部２２ではバイアス生成回路２８から供給されるバイアス電圧に応じてその出力振幅が制限される。カラムアンプ部２２の出力は列ＣＤＳ部２３に入力される。列ＣＤＳ部２３では画素アレイ２１を構成するトランジスタのばらつきによるノイズ成分をキャンセルし、１行分の画素信号を保持する。列ＣＤＳ部２３で保持された信号は水平シフトレジスタ２７にて順次選択され、出力アンプ２５で増幅された後、固体撮像装置１外部に出力される。固体撮像装置１から出力された映像信号はＡＦＥ２に入力され、ＣＤＳ並びにＡ／Ｄ変換されて特定ｂｉｔ数のデジタル映像信号としてＡＦＥ２から出力される。

従来例では最終段の出力アンプのゲインが制御されているのに比べ、本発明の第１の実施形態の固体撮像装置１においてはカラムアンプ部２２のゲインとその出力信号の振幅のレベルが制限されていることが大きく異なる。

次に、図２に本発明の第１の実施形態に係るカラムアンプ部の制御方法の概要を示す。
図２より、駆動モードは、少なくとも通常モードと高感度モードの２つがある。ＩＳＯ(International Organization for Standardization) 規格によるフィルムの露光指数を用いて通常モードと高感度モードを説明する。通常モードは、ＩＳＯ５０から２００程度の低ＩＳＯモードであり、高感度モードはＩＳＯ４００以上の高ＩＳＯモードである。

通常モードでの撮影時は、被写体には十分な光量があり、かつ飽和量を十分に確保する必要から、固体撮像装置側のカラムアンプ部では信号振幅の制限をかけない。加えて、固体撮像装置のカラムアンプ部２２およびＡＦＥ２のアナログアンプ１１、デジタルアンプ１２で画素信号出力を増幅しないか、小さくゲインをかける。ゲインが小さいので、電源ゆれ起因のノイズの量も信号の大きさに対しては無視できる程度の量になるために問題にならない。

次に高感度モードでの撮影時には、被写体は暗く光量が小さいため、低照度でのコントラストを強くするために固体撮像装置のカラムアンプ部２２のゲイン並びにＡＦＥ２のアナログアンプ１１、デジタルアンプ１２のゲインを大きくして信号出力を増幅する。但し、カラムアンプ部２２においてバイアス電圧を切り替えてＡ／Ｄ変換装置の入力レンジに相当する大きさまで信号振幅を制限する。これによりカラムアンプ部２２、列ＣＤＳ部２３、出力アンプ２５での電源ゆれ起因のノイズ（ストリーキングや横引きノイズ）が低減される。この駆動モードではＡＦＥ２でゲインは大きく設定されるが、前記ノイズ低減の効果により固体撮像装置１の出力での画質低下が回避できる。

次に、具体的な本発明の第１の実施形態に係る固体撮像装置の構成例を図３〜図６に示す。

図３は本発明の第１の実施形態に係る固体撮像装置のより詳細な基本構成を示すブロック図である。

図３において、画素アレイ２１は、行列状に配列された複数の画素部２１０を備える。カラムアンプ部２２は、列に対応して設けられ、垂直シフトレジスタ２６によって選択された行に属する画素部２１０から出力された列信号を増幅する列信号を増幅する複数のカラムアンプ２２０を備える。列ＣＤＳ部２３は、列に対応して設けられ、カラムアンプ部２２の出力を相関二重サンプリングする複数のＣＤＳ回路２３０を備える。マルチプレクサ２４は、列に対応して設けられた複数のスイッチ回路を備え、水平シフトレジスタ２７に選択された列から、ＣＤＳ回路２３０の出力信号を出力アンプ２５に出力する。垂直シフトレジスタ２６は、画素アレイ２１の行を選択する。バイアス生成回路２８はＴＧ３からのバイアス制御信号３０にて制御されてバイアス電圧を生成し、各カラムアンプ２２０に入力し、各カラムアンプ２２０の出力信号の振幅制限レベルを切り替える。また、各カラムアンプ２２０のゲインはＴＧ３からのカラムゲイン制御信号２９により、少なくとも大もしくは小の２段階で切り替える。

図４は、１つの画素部２１０および１つのカラムアンプ２２０のより詳細な構成を示す回路図である。

画素部２１０は、フォトダイオード４１、転送トランジスタ４２、増幅トランジスタ４３、リセットトランジスタ４４、選択トランジスタ４５を備える。４６は画素駆動電圧、４７は画素リセット信号、４８は画素転送信号、４９は画素選択信号を示す。

カラムアンプ２２０は、カラムアンプ入力容量（以下、入力容量と呼ぶ。）５０、第１の帰還容量５１、第２の帰還容量５２、定電流源（電流源用トランジスタ５３および電流源カスコード（又はシールド）トランジスタ５４）と、クリップトランジスタ５５、カラムアンプリセットトランジスタ５６、ソース接地増幅トランジスタ５７、第２の帰還容量５２用の制御用トランジスタ５８を備える。また、５９はカラムアンプのリセット信号ＡＭＰＲＳＴ、５９は第２の帰還容量５２の制御用トランジスタの制御信号ＧＳＷである。

カラムアンプ２２０に対応する列信号は入力容量５０を介してソース接地増幅トランジスタ５７のゲートに入力される。ソース接地増幅トランジスタ５７のドレインは定電流源（電流源カスコードトランジスタ５４）に接続され、また、このドレインは増幅した出力電圧を出力信号線に出力する。

カラムアンプ２２０は、電圧クリップ回路６１と可変帰還容量回路６２を含む。
電圧クリップ回路６１は、クリップトランジスタ５５により構成される。クリップトランジスタ５５のソースおよびドレインの一方は前記増幅トランジスタのゲートに接続され、クリップトランジスタ５５のソースおよびドレインの他方は出力信号線に接続される。

また、クリップトランジスタ５５のゲートには、切り替え可能なバイアス電圧がバイアス生成回路２８から入力される。バイアス電圧は、少なくとも２種類の定電圧Ｖｃａｓ１、Ｖｃａｓの１つである。

可変帰還容量回路６２は、第１の帰還容量５１と、第２の帰還容量５２と、スイッチとして機能する制御用トランジスタ５８から構成される。このうち、第２の帰還容量５２と、制御用トランジスタ５８は、カラムアンプのゲインを切り替えるゲイン切り替え回路６３を構成する。

また、図４の画素部２１０では、フォトダイオード４１は転送トランジスタ４２を介して増幅トランジスタ４３のゲート端子ａ（以下、ＦＤ部を略す）に接続されている。転送トランジスタ４２は画素転送信号４８にて制御され、ＦＤ部に画素信号電荷を転送する。ＦＤ部はリセットトランジスタ４４を介して画素駆動電圧４６に接続され、リセット信号４７にて制御される。増幅トランジスタ４３は外部の電流源（図４には未記載）とソースフォロアアンプを構成し、ＦＤ電圧に応じた信号を出力し、選択信号４９にて選択された選択トランジスタ４５を介して、画素からの出力信号を入力容量５０の一方の端子に出力する。

また、図４のカラムアンプ２２０は、入力容量５０、第１および第２の帰還容量５１、５２、ソース接地増幅トランジスタ５７、電流源トランジスタ５３及び電流源カスコードトランジスタ５４により構成され、容量フィードバックアンプの一例である。

クリップトランジスタ５５は、本発明の電圧クリップ回路の一例であり、カラムアンプ２２０の最大出力電圧を制限するＭＯＳトランジスタである。入力容量５０は、一方の端子が垂直信号線に接続される。第１および第２の帰還容量５１、５２は、入力容量５０の他方の端子と列増幅回路の出力端子との間に挿入され、第２の帰還容量５２は制御用トランジスタ５８を介して接続されており、制御用トランジスタ５８を制御用信号ＧＳＷ６０にて制御することでアンプのフィードバックループから切り離したり、接続したりできる。電流源カスコードトランジスタ５４は、ドレインが列増幅回路の出力に接続される。電流源トランジスタ５３は、電流源カスコードトランジスタ５４とカスコード接続され、ドレインが電流源カスコードトランジスタ５４のソースと接続され、ゲートが定電圧Ｖｃｏｌに接続される。ソース接地増幅トランジスタ５７は、ドレインが列増幅回路出力に接続され、ソースが接地される。クリップトランジスタ５５は、ソースが列増幅回路の出力に接続され、ドレインがソース接地増幅トランジスタ５７のゲートに接続され、ゲートが信号線Ｖｃａｓに接続される。ここで電流源トランジスタ５３及び電流源とカスコードトランジスタ５４のゲートには、それぞれ定電圧Ｖｃｏｌ、Ｖｃａｓが印加されており、いずれのトランジスタも飽和領域で動作している。また、クリップトランジスタ５５のゲートには、電流源カスコードトランジスタ５４のゲートが接続された定電圧Ｖｃａｓが印加されている。この列増幅回路のクローズドループゲインＡｃはソース接地増幅トランジスタ５７のゲートの寄生容量Ｃｐ及びオープンループゲインＡ０を用いて、
で表されるが、オープンループゲインＡ０は十分に大きいと仮定すると（概ね５００以上）、クローズドループゲインＡｃは、
と表される。制御信号ＧＳＷ６０を切り替えることにより帰還容量の大きさが切り替わり、結果としてアンプゲインＡｃを切り替えることができる。具体的には、制御用信号ＧＳＷ＝ｈｉｇｈの時は（Ｃｆｂ＝Ｃｆｂ１＋Ｃｆｂ２）となってＡｃは小さな値に、ＧＳＷ＝ｌｏｗの時は（Ｃｆｂ＝Ｃｆｂ１）となってＡｃは大きな値になる。

すなわち、本発明の第１の実施形態に係る撮像装置、固体撮像装置は、カラムアンプは容量フィードバック型アンプであることを特徴としている。

次に、図５のタイミング図を用いて、本発明の第１の実施形態に係る撮像装置、固体撮像装置の駆動方法（特に、図４の画素部２１０並びにカラムアンプ２２０の回路動作）について説明する。

まず、時刻ｔ１からｔ２の期間にて、リセット信号４７がｈｉｇｈとなり、ＦＤ部は「画素駆動電圧」レベルにリセットされる。

次に、時刻ｔ３からｔ４の期間にて転送信号４８がｈｉｇｈになると、フォトダイオード４１の蓄積された画素電荷信号は転送トランジスタ４２を介してＦＤ部に転送され、ＦＤ部は（「画素駆動電圧」−画素信号変化分ΔＶ）に変化する。前記増幅トランジスタ４３は、外部の電流源（図５には未記載）とソースフォロアアンプを構成し、前記ＦＤ部の電圧（「画素駆動電圧」−ΔＶ）からトランジスタのＶｔｈ分だけ変化して、選択信号４９をｈｉｇｈ入力することで制御された選択トランジスタ４５を介して、画素からの出力信号をカラムアンプ２２０の入力容量５０の一方の端子に出力する。カラムアンプ２２０は時刻ｔ１からｔ３の期間にカラムアンプリセット信号ＡＭＰＲＳＴ５９に制御されてＶｒｓｔレベルになっており、ＡＭＰＲＳＴ５９がｌｏｗに解除されることで画素信号ΔＶを前記〔数２〕に示すクローズドループゲインＡｃ倍に増幅されて出力される。

次に、クリップトランジスタによる出力制限の動作を説明する。
まず、アンプのリセット時はソース接地アンプの入出力はショートされ、その電圧Ｖｒｓｔは約１Ｖ程度の低い電圧になる。このときクリップトランジスタ５５はオフである。

次に、リセット終了後、アンプの入力が大きくなる（電圧が下がる）と、ソース接地アンプの入力はほとんど変化せず、出力側が大きくなる。そして、出力の電圧がＶｃａｓ−Ｖｔｐを超えるとクリップトランジスタ５５がオンになり、ソース接地アンプの入力が上昇し出力の増加も停止する。一方、カスコード電流源の定電流動作を保持するには出力電圧を(ゲート電圧)-Ｖｔｐ以下にする必要がある。

以上のように、Ｖｃａｓを共通に供給すれば、クリップトランジスタ５５により定電流動作も確保される。このようにクリップトランジスタ５５によりアンプ出力振幅は制限され、またその制限レベルはバイアス生成回路から供給されるバイアス電圧で制御される。

図６は、本発明の第１の実施形態に係るバイアス生成回路２８の詳細な構成を示す回路図である。

図６においてバイアス生成回路２８は、基準回路、第１回路、第２回路とを含むカレントミラー回路として構成される。基準回路はカレントミラーの基準電流を生成する。第１回路は、基準回路と共にカレントミラーを構成し、電流源トランジスタ５３のゲートに一定電圧Ｖｃｏｌを供給する。第２回路は、基準回路と共にカレントミラーを構成し、電流源カスコードトランジスタのゲートにバイアス電圧Ｖｃａｓ１またはＶｃａｓ２を供給する。この第２回路は、ミラー比を切り替えることにより前記バイアス電圧を切り替え可能である。

基準回路は、定電流源回路として機能する電流設定用トランジスタ７３と、ソース接地トランジスタ７７（第１負荷用ｎＭＯＳトランジスタ）とを有する。ソース接地トランジスタ７７は、ドレインが電流設定用トランジスタ７３に接続され、ドレインとゲートとが短絡される。これにより、電流設定用トランジスタ７３とソース接地トランジスタ７７との間に基準電流が流れる。

第１回路は、定電圧Ｖｃｏｌ設定用トランジスタ７１と、ソース接地トランジスタ７４とを備える。

第２回路は、定電圧Ｖｃａｓ設定用トランジスタ７２（第１ｐＭＯＳトランジスタ）、選択トランジスタ７８（第１スイッチトランジスタ）、選択トランジスタ７９（第２スイッチトランジスタ）、ソース接地トランジスタ７５（第１ｎＭＯＳトランジスタ）およびソース接地トランジスタ７６（第２ｎＭＯＳトランジスタ）を備える。

図６より、７１が定電圧Ｖｃｏｌ設定用トランジスタ、７２が定電圧Ｖｃａｓ設定用トランジスタ、７３が電流設定用トランジスタ、７４から７７がソース接地トランジスタ、７８が第１の選択トランジスタ、７９が第２の選択トランジスタである。Ｖｃｏｌ設定用トランジスタ７１はソースが電源に接続され、ドレイン側より定電圧Ｖｃｏｌを供給する。加えてゲートに接続されている。ｖｃａｓ設定用トランジスタ７２もソース側を電源に接続し、ドレイン側よりＶｃａｓ電源を供給すると同時にゲートに接続される。前記トランジスタ７１および７２は各々ソース接地トランジスタ７４ならびに７５、７６に接続されている。

また、定電圧ＶｃｏｌおよびＶＣａｓの電圧は各々ソース接地トランジスタ７４および７５、７６にて制御される。Ｖｃｏｌ設定用トランジスタ７１はゲート端子を図４の電流源トランジスタ５３のゲート端子に接続され、ソース接地トランジスタ７４に接続されることでミラー回路を構成している。ソース接地トランジスタのサイズを設定することにより、カラムアンプ２２０の電流源トランジスタ５３に流れる電流量を設定することができる。Ｖｃａｓ設定用トランジスタ７２のゲートはカラムアンプ２２０のカスコードトランジスタ５４のゲートに接続され、ソース接地トランジスタ７５および７６に接続されることでミラー回路を構成している。ソース接地トランジスタ７５および７６のサイズを設定することによりｖｃａｓ設定用トランジスタ７２を流れる電流量すなわちそのドレイン電位であるＶｃａｓ電源を設定することができる。また、ソース接地トランジスタ７５、７６は各々選択トランジスタ７８、７９を介してＶｃａｓ設定用トランジスタ７２のドレインに接続されている。また、選択トランジスタの各々のゲートは選択信号ＳＷ１およびＳＷ２に接続され、前記ＳＷ１およびＳＷ２を設定することにより、７５もしくは７６と接続したり、切断したりすることを選択できる。

以上の構成により、本発明の第１の実施形態に係る撮像装置、固体撮像装置は、ＳＷ１およびＳＷ２でＶｃａｓトランジスタ７２に接続するソース接地トランジスタ７５、７６を互いに異なるサイズに設定することにより異なるＶｃａｓ電圧を選択することが可能になる。このＶｃａｓ電圧を切り替えることで、前記図４におけるカラムアンプ２２０のクリップトランジスタ５５のゲート電圧を変化させ、カラムアンプ２２０の出力制限レベルを切り替えることが出来る。

なお、本実施の形態ではバイアス生成回路は固体撮像装置の内部に搭載されている。カラムアンプ２２０とバイアス生成回路の電源およびグランドの少なくとも一方を共通にすることにより、バイアス生成回路を装置外に配置するのに比べ安定したバイアス電圧を得ることができる。

以上、図３〜図６に示す本発明の第１の実施形態の撮像装置、固体撮像装置はカラムアンプ２２０のゲインならびに出力制限レベルは切り替え可能である。この固体撮像装置を図１に示すカメラシステムに適用し、撮影条件に応じて図２に示す制御を行えば、電源ゆれ起因で発生するノイズを低減することができる。

（第２の実施形態）
本発明の第２の実施形態は、固体撮像装置にＡ／Ｄ変換装置並びにＴＧを内蔵した場合の実施例である。

図７は、第２の実施形態におけるＡ／Ｄ変換装置内蔵の固体撮像装置の構成例を示すブロック図である。

図７の固体撮像装置は、図１と比較して、マルチプレクサ部２４、水平シフトレジスタ２７が削除された点と、ランプ波形生成回路１１９、コンパレータ部１１５、列メモリ１１６が追加された点と、タイミング・ジェネレータ（以下ＴＧと略す。）１１７が内蔵されている点とが異なっている。以下、同じ点は説明を省略し、異なる点を中心に説明する。

また、ＴＧ１１７からの固体撮像装置駆動信号にて画素アレイ２１から画素アナログ信号が行単位で出力され、カラムアンプ部２２に入力される。カラムアンプ部２２ではアナログ信号を増幅し、列ＣＤＳ部２３でノイズキャンセル処理した後にコンパレータ部１１５に入力される。また、コンパレータ部１１５ではＡ／Ｄ変換用の基準用ランプ波形と比較し、相応のデジタル出力に変換してデジタル画素信号が列メモリ１１６に出力される。

この列メモリ１１６のデータをシリアルにリードすることで固体撮像装置のデジタル出力を取り出す。なお、第１の実施形態と同様に、カラムアンプ部２２のゲイン、バイアス生成回路のバイアス電圧で決まるカラムアンプ部２２の出力制限レベルは調整可能である。また、Ａ／Ｄ変換においてもゲイン切り替えが可能である。

図８は、図７に示した固体撮像装置のより詳細な構成を示すブロック図である。同図の固体撮像装置は、図３と比較すると、マルチプレクサ部２４、水平シフトレジスタ２７が削除された点と、ランプ波形生成回路１１９、コンパレータ部１１５、列メモリ１１６が追加された点が異なっている。以下、同じ点は説明を省略し、異なる点を中心に説明する。

コンパレータ部１１５は、画素アレイ２１の複数の列に対応する複数のコンパレータ１１５０を備える。各コンパレータ１１５０は、列信号とランプ波形とを比較し、一致したときにコンパレータ１１５０の出力を反転する。

列メモリ１１６は、画素アレイ２１の複数の列に対応する複数の単位カウンタ・メモリ１１６０を備える。各単位カウンタ・メモリ１１６０は、ランプ波形の出力開始から対応するコンパレータ１１５０の出力反転までの時間(クロック数)を計数し、アナログ画素信号に対応するデジタル値として計数した値を記憶する。

次に、ランプ波形生成回路１１９とコンパレータ部１１５を用いたＡ／Ｄ変換動作の詳細を図９並びに図１０を用いて説明する。

まず、図９はＡ／Ｄ変換の動作原理を示す図である。
図９より、列ＣＤＳ回路からのアナログ信号とランプ波形生成回路の初期電圧をコンパレータ部１１５に入力する。次にランプ波形生成回路の出力を線形にあげていくとともに、ランプ波形の出力に同期させてカウンタクロックを出力させる。前記カウンタクロックのクロック数は、Ａ／Ｄ変換に用いるサンプリングｂｉｔ数に併せて調整する。また、各コンパレータ１１５０にて、アナログ信号とランプ波形の出力レベルを比較し、ランプ波形の出力レベルと等しくなるまでのカウンタクロック数を計数する。前記係数結果が、Ａ／Ｄ変換後のデジタル信号となる。図９の場合、カウンタクロック数は一例として１０ｂｉｔ＝１０２４個の場合を示しており、ランプ波形の出力レベルがアナログ出力レベルと等しくなるまでに要したカウンタクロック数は６ＬＳＢである。この場合の固体撮像装置デジタル出力レベルは１０２４ＬＳＢ中の６ＬＳＢとなる。

次に、図１０はＡ／Ｄ変換の中でのゲイン調整動作を図示している。なお、図１０は、図９と同様に、一例としてＡ／Ｄ変換時のサンプリング数を１０ｂｉｔとした場合、ゲイン等倍に設定されたランプ波形の最大出力レベルに対して、デジタル変換後の出力は６ＬＳＢと定める。

次にゲインを２倍にする場合、ランプ波形の最大出力レベルを１／２倍に調整する。その後、前記ゲイン等倍と同様にランプ波形の出力レベルがアナログ出力レベルと等しくなるまでのカウンタクロック数を計数すると、ランプ波形の最大出力レベルが１／２になっているので傾きが１／２となり、ランプ波形の出力レベルがアナログ出力レベルと等しくなるまでのカウンタクロック数は１２ＬＳＢとなる。これは、Ａ／Ｄ変換の中で２倍のゲインがかけられたことと等価である。このように、ランプ波形の振幅を調整することにより、Ａ／Ｄ変換時のゲインが調整できる。

次に、図１１に本発明の第２の実施形態における駆動モードごとのカラムアンプゲインと、アンプの出力レベル(飽和)制限、ランプ波形の最大出力レベル(ゲイン設定)について説明する。

図１１より、撮影モードはＩＳＯ５０から２００程度の通常モードと、ＩＳＯ４００以上の高感度モードの２つに分類される。通常モードでの撮影時は、被写体には十分な光量があり、かつ飽和量を十分に確保する必要から、カラムアンプ２２０のゲインを小さくし、加えてランプ波形の振幅を大きくとって、Ａ／Ｄ変換時のゲインを小さくする。また、カラムアンプ２２０の出力は制限が行われないようにバイアス電圧を設定する。この場合、回路系全体のゲインが小さいので、電源ゆれ起因のノイズの量も信号に対して無視できる程度の量になるために問題にならない。一方、高感度モードでの撮影時には、被写体は暗く光量が小さいため、低照度でのコントラストを強くするためにカラムアンプ２２０のゲインを大きくし、暗部の信号を増幅する。加えてランプ波形の振幅を小さく設定することで、Ａ／Ｄ変換時のゲインを大きくする。この場合、暗部被写体中に高輝度光源などがあった場合、そのままでは出力レベルがＡ／Ｄ変換の入力レンジをはるかに超えて前記の電源ゆれが生じやすくなり、更にゲインを大きくしていることでノイズも併せて増幅するために電源ゆれ起因のノイズが目立ってしまう。

このため、バイアス生成回路２８の出力を適切に調整し、列ＣＤＳ部２３の出力がＡ／Ｄ変換の入力レンジと同等になるようにカラムアンプ部２２の出力を制限することで、本発明の第２の実施形態の場合も、電源ゆれ起因のノイズを低減することが可能となる。

なお、本発明の第２の実施形態においては、ＴＧ部も内蔵した構成をとっているが、Ａ／Ｄ変換装置内蔵の固体撮像装置とは別に構成させ、固体撮像装置駆動信号や各種クロック、カラムアンプゲイン制御信号、ランプ波形制御信号、並びにバイアス生成回路の制御信号を供給する構成をとっても、その効果に変わりはない。

また、本発明の第２の実施形態においては、Ａ／Ｄ変換装置内蔵の固体撮像装置の列ＣＤＳ回路をカラムアンプ部２２とコンパレータ部１１５の間に構成しているが、ＣＤＳ時の基準となるノイズクランプレベルも併せてランプ波形にて比較してデジタル化させた後、続いて画素信号をデジタル化し、デジタル回路で列ＣＤＳ処理をする構成にしても、電源ゆれ起因のノイズ低減については、効果は変わらない。

（第３の実施形態）
本発明の第３の実施形態は、固体撮像装置に列単位で画素を垂直混合（加算）する機能を持たせた場合の実施例である（例えば、１行目と２行目、３行目と４行目というように順次加算）。

図１２は本発明の第３の実施形態における固体撮像装置の構成例を示すブロック図である。

図１２の固体撮像装置は、図３と比較すると、垂直混合制御回路１３９、画素混合回路１４０とが追加されている点が異なる。以下、同じ点は説明を省略し、異なる点を中心に説明する。

垂直混合制御回路１３９は、同じ列に属する異なる行の複数の画素信号を混合するように画素混合回路１４０を制御する。例えば、この画素混合は、モニターモード（動画撮像モード）においてモニターに縮小画像を表示する場合などに利用される。

画素混合回路１４０は、画素アレイ２１の列に対応する複数の混合回路を備える。各混合回路は、複数回入力される画素信号を累算する。また、カメラシステム全体の構成は図１と同様である。

また、画素アレイ２１に蓄積された電荷は、垂直シフトレジスタ２６を走査することで、画素信号として一行ずつ該当する列のカラムアンプ２２０に入力される。バイアス生成回路２８はＴＧからのバイアス制御信号３０にて制御されてバイアス電圧を生成し、カラムアンプ２２０の各列に入力して出力信号の振幅制限レベルを切り替える。カラムアンプゲインはＴＧからのカラムゲイン制御信号２９により、少なくとも大もしくは小の２段階で切り替える。画素信号はカラムアンプ２２０で増幅された後、列ＣＤＳ回路２３に出力され、ＣＤＳ処理される。ＣＤＳ処理された画素信号は画素混合回路１４０に入力される。画素混合回路１４０は垂直混合制御回路１３９で制御され、垂直混合制御回路１３９から入力される制御信号に応じて、容量ａもしくは容量ｂに振り分けられ、後段の加算回路にて混合もしくはそのまま単独でスルーされて出力される。例えば画素混合しない場合、スイッチは常時容量ａもしくは容量ｂを選択し続けており、加算回路をスルーしてマルチプレクサ部２４に出力される。画素加算モード時は垂直混合回路によって、行単位で容量ａと容量ｂに振り分けられた後、後段の加算回路にて両方が加算されてマルチプレクサ部２４に出力される。マルチプレクサ部２４に入力された画素信号出力は、水平シフトレジスタによって順に選択され、出力アンプ２５を介して固体撮像装置より出力される。固体撮像装置から出力された映像信号はＡＦＥに入力され、ＣＤＳ並びにＡ／Ｄ変換されて特定ｂｉｔ数のデジタル映像信号としてＡＦＥから出力される。

図１３に本発明の第３の実施形態の固体撮像装置における駆動モードごとのカラムアンプゲイン、カラムの出力の制限の設定を示す。

図１３より、駆動モードは、通常の画素混合をしないフルスキャンモードと、画素混合するモニタモードに分類される。モニタモードではフレームレートを上げるために出力画素数を削減する。画素の削減方法としては、画素混合と画素間引きの２通りがあるが、画素混合する場合はモアレが発生しにくいという利点がある。

フルスキャンモードの場合は、フレームレートが小さい為に蓄積時間が長くでき、大きな信号が得られる。そのため、カラムアンプ２２０のゲインは小さく設定する。また、画素混合を行わないため混合によるゲインはなく、Ａ／Ｄ変換装置の入力レンジに相当するカラムアンプ２２０出力は大きいため、出力制限は行わない（出力が制限されないバイアス電圧を設定）。この場合、回路系のゲインが小さいので、電源ゆれ起因のノイズの量も信号に対して無視できる程度の量になるために問題にならない。

次にモニタモードの場合は、大きなフレームレートで駆動するため蓄積時間が短くなって信号は小さくなるので、カラムアンプゲインを大きくする。また、画素混合も行われ、２画素混合によるゲイン（ここでは２倍）が発生する。これは、Ａ／Ｄ変換装置の入力レンジに相当するカラムアンプ２２０出力の振幅がフルスキャン時の半分になることを意味する。そこで、カラムアンプ２２０のバイアス電圧を調整し、出力を半分に制限すれば、電源ゆれ起因のノイズを低減することが可能となる。

なお、本発明の第３の実施形態の固体撮像装置は、列ＣＤＳ後に２行分の垂直画素混合している構成を一例に説明したが、画素混合した結果、信号出力が飽和レベルをやＡ／Ｄの入力レンジを超える様な信号出力に対し飽和制限をかける方法であるならば、２画素以上の垂直混合を実施したり、列ＣＤＳ前で混合したり、あるいは水平方向で複数画素を混合する構成にしても効果は変わらない。

また、上記各実施の形態ではカラムアンプ２２０がソース接地増幅トランジスタを備える例を説明したが、ドレイン接地増幅トランジスタ（いわゆるソースフォロア）を備える構成としてもよい。

本発明は、家庭用ビデオカメラやデジタルスチルカメラなどの撮像機器を代表とするあらゆる撮像機器に適用することができる。本発明によって、撮影条件や駆動モードに応じてカラムアンプのゲインを調整し、かつ出力電圧に制限を加えることで、電源ゆれ起因のノイズ、特にストリーキングや横引きノイズを低減した画像を撮像することが可能である。よって、撮像機器の画質の向上に寄与することができる。

本発明の第１の実施形態における固体撮像装置で構成されるカメラシステムの基本的な構成を示すブロック図である。 本発明の第１の実施形態の固体撮像装置におけるカラムアンプの制御方法の概要を示す説明図である。 本発明の第１の実施形態の固体撮像装置の基本的な構成例を示すブロック図である。 本発明の第１の実施形態の固体撮像装置の画素アレイ並びにカラムアンプの構成例を示すブロック図である。 本発明の第１の実施形態の固体撮像装置の画素部並びにカラムアンプの動作タイミングを示す図である。 本発明の第１の実施形態の固体撮像装置のカラムアンプのバイアス生成回路の構成の一例を示す回路図である。 本発明の第２の実施形態におけるＡ／Ｄ変換装置内蔵の固体撮像装置の構成例を示すブロック図である。 図７に示した固体撮像装置のより詳細な構成を示すブロック図である。 本発明の第２の実施形態におけるＡ／Ｄ変換装置内蔵の固体撮像装置のカラムアンプ、ランプ波形、並びにコンパレータの動作原理を示す説明図である。 発明の第２の実施形態におけるＡ／Ｄ変換装置内蔵の固体撮像装置のコンパレータの出力ゲインの変更方法を示す説明図である。 本発明の第２の実施形態における被写体の撮影条件ごとのカラムアンプゲインと、固体撮像装置の出力レベル(飽和)制限、ランプ波形の最大出力レベル(ゲイン設定)の制御方法の概要を示す説明図である。 本発明の第３の実施形態における固体撮像装置の構成例を示すブロック図である。 本発明の第３の実施形態の固体撮像装置における撮影条件並びに駆動モードごとのカラムアンプゲイン、飽和制限回路、並びにＡＦＥゲインの制御方法の概要を示す説明図である。 従来のＭＯＳ型固体撮像装置を用いたカメラに代表される撮像システムの一構成を示すブロック図である。 ストリーキングの発生例を示す説明図である。

符号の説明

１ 固体撮像装置
２ アナログ・フロント・エンド
３ タイミング・ジェネレータ
９ ＣＤＳ回路
１０ Ａ／Ｄ変換部
１１ アナログアンプ
１２ デジタルアンプ
２１ 画素アレイ
２２ カラムアンプ部
２８ バイアス生成回路
４１ フォトダイオード
４２ 転送トランジスタ
４３ 増幅トランジスタ
４４ リセットトランジスタ
４５ 選択トランジスタ
５０ カラムアンプ入力容量
５１ 第１の帰還容量
５２ 第２の帰還容量
５３ 電流源用トランジスタ
５４ 電流源カスコードトランジスタ
５５ クリップトランジスタ
５６ カラムアンプリセットトランジスタ
５７ ソース接地増幅トランジスタ
５８ 制御用トランジスタ
６１ 電圧クリップ回路
６２ 可変帰還容量回路
６３ ゲイン切り替え回路
７１ 定電圧Ｖｃｏｌ設定用トランジスタ
７２ 定電圧Ｖｃａｓ設定用トランジスタ
７３ 電流設定用トランジスタ
７４〜７７ ソース接地トランジスタ
７８ 第１の選択トランジスタ
７９ 第２の選択トランジスタ
２１０ 画素部
２２０ カラムアンプ

Claims (22)

1. 行列状に配列された複数の画素部を有する画素アレイと、
   前記画素アレイの行を選択する行選択手段と、
   選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプと、
   切り替え可能な所定電圧を超えないように前記カラムアンプの出力電圧を制限する制限回路と
   を備えることを特徴とする固体撮像装置。
2. 前記制限回路は、前記カラムアンプの出力信号線に接続され、前記カラムアンプの出力電圧が前記所定電圧を超えようとすると前記出力電圧を前記所定電圧にクリップする電圧クリップ回路を含む
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記カラムアンプは、前記カラムアンプのゲインを切り替えるゲイン切り替え回路を含む
   ことを特徴とする請求項１または２記載の固体撮像装置。
4. 前記カラムアンプは、定電流源と、増幅トランジスタと、入力容量素子と、帰還容量素子とを含み、
   前記増幅トランジスタのソースおよびドレインの一方は前記定電流源に接続され、前記出力電圧を前記出力信号線に出力し、
   前記増幅トランジスタのソースおよびドレインの他方は接地され、
   前記列信号は入力容量素子を介して前記増幅トランジスタのゲートに入力され、
   前記帰還容量素子の一端は前記増幅トランジスタのゲートに入力され、
   前記帰還容量素子の他端は前記出力信号線に接続される
   ことを特徴とする請求項２記載の固体撮像装置。
5. 前記電圧クリップ回路は、クリップトランジスタを含み、
   前記クリップトランジスタのソースおよびドレインの一方は前記増幅トランジスタのゲートに接続され、
   前記クリップトランジスタのソースおよびドレインの他方は前記出力信号線に接続され、
   前記クリップトランジスタのゲートには、切り替え可能なバイアス電圧が入力される
   ことを特徴とする請求項４記載の固体撮像装置。
6. 前記固体撮像装置は、さらに、
   前記バイアス電圧を生成し、前記クリップトランジスタのゲートに前記バイアス電圧を供給するバイアス生成回路を備え、
   前記バイアス電圧の電圧値は、外部からのバイアス制御信号により切り替えられる
   ことを特徴とする請求項５記載の固体撮像装置。
7. 前記定電流源は、カスコード接続された第１定電流源トランジスタと第２定電流源トランジスタとを含み、
   前記第１定電流源トランジスタのゲートには一定電圧が入力され、
   前記第２定電流源トランジスタのソースおよびドレインの一方は前記出力信号線に接続され、
   前記第２定電流源トランジスタのゲートは前記バイアス電圧が供給される
   ことを特徴とする請求項５または６記載の固体撮像装置。
8. 前記バイアス生成回路は、基準回路と第１回路と第２回路とを含むカレントミラー回路を有し、
   前記基準回路はカレントミラーの基準電流を生成し、
   前記基準回路と共にカレントミラーを構成し、前記第１定電流源トランジスタのゲートに前記一定電圧を供給する第１回路と、
   前記基準回路と共にカレントミラーを構成し、前記第２定電流源トランジスタのゲートに前記バイアス電圧を供給する第２回路とを備え、
   前記第２回路は、ミラー比を切り替えることにより前記バイアス電圧を切り替える
   ことを特徴とする請求項７記載の固体撮像装置。
9. 前記基準回路は、
   定電流源回路と、
   ドレインが前記定電流源回路に接続され、ドレインとゲートとが短絡され、ソース接地された第１負荷用ｎＭＯＳトランジスタとを備え、
   前記第２回路は、
   ドレインとゲートとが短絡され、ソースが電源配線に接続され、ドレインが前記クリップトランジスタのゲートに接続され、ドレインから前記バイアス電圧を出力する第１ｐＭＯＳトランジスタと、
   第１スイッチトランジスタと、
   ドレインが前記第１スイッチトランジスタを介して前記第１ｐＭＯＳトランジスタのドレインに接続され、ゲートが前記第１負荷用ｎＭＯＳトランジスタのドレインに接続され、ソースが接地された第１ｎＭＯＳトランジスタと、
   第２スイッチトランジスタと、
   ドレインが前記第２スイッチトランジスタを介して前記第１ｐＭＯＳトランジスタのドレインに接続され、ゲートが前記第１負荷用ｎＭＯＳトランジスタのドレインに接続され、ソースが接地された第２ｎＭＯＳトランジスタと
   を有し、
   前記固体撮像装置が形成される半導体基板上で、前記第１ｎＭＯＳトランジスタが占める領域の大きさは、前記第２ｎＭＯＳトランジスタが占める領域の大きさと異なり、
   前記第１スイッチトランジスタおよび前記第２スイッチトランジスタは、前記バイアス制御信号によって制御されることにより前記ミラー比を切り替える
   ことを特徴とする請求項７記載の固体撮像装置。
10. 前記固体撮像装置が形成される半導体基板上で、前記クリップトランジスタが占める領域の大きさは、前記第２定電流源トランジスタが占める領域の大きさとほぼ同じである
    ことを特徴とする請求項７、８または９記載の固体撮像装置。
11. 前記固体撮像装置が形成される半導体基板上で、前記クリップトランジスタが占める領域の大きさは、前記第２定電流源トランジスタが占める領域の大きさと異なり、
    前記クリップトランジスタの閾値電圧が前記第２定電流源トランジスタの閾値電圧よりも低い
    ことを特徴とする請求項７、８または９記載の固体撮像装置。
12. 前記ゲイン切り替え回路は、スイッチトランジスタと、容量素子とを含み、
    前記スイッチトランジスタおよび前記容量素子は、前記増幅トランジスタのゲートと前記出力信号線との間に直列に接続され、
    前記スイッチトランジスタは、外部からのゲイン制御信号によって制御される
    ことを特徴とする請求項４から１１の何れかに記載の固体撮像装置。
13. 前記固体撮像装置は、さらに、
    前記カラムアンプの出力信号が入力されるノイズキャンセル回路と、
    前記ノイズキャンセル回路から入力される複数回の信号を加算する列画素混合回路と
    を備える
    ことを特徴とする請求項３または１２記載の固体撮像装置。
14. 前記固体撮像装置は、さらに、
    前記カラムアンプから出力されたアナログ信号をデジタル信号に変換する列アナログ−デジタル変換回路を備えることを特徴とする請求項３または１３記載の固体撮像装置。
15. 前記固体撮像装置は、通常撮像モードと高感度モードとを有し、
    前記バイアス生成回路は、前記高感度モードにおける前記所定電圧が通常モードよりも小さい値になるように、前記バイアス電圧を切り替え、
    前記ゲイン切り替え回路は、前記高感度モードにおける前記カラムアンプのゲインが通常モードよりも大きくなるように、前記ゲインを切り替える
    ことを特徴とする請求項１２記載の固体撮像装置。
16. 行列状に配列された複数の画素部を有する画素アレイと、
    前記画素アレイの行を選択する行選択手段と、
    選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプと、
    前記カラムアンプの動作を制御するバイアス電圧を各カラムアンプに供給するバイアス生成回路と
    を備え、
    前記バイアス回路は、前記バイアス電圧を切り替え可能である
    ことを特徴とする固体撮像装置。
17. 前記カラムアンプは、
    前記カラムアンプの出力信号線に接続され、前記カラムアンプの出力電圧が前記所定電圧を超えようとすると前記出力電圧を前記所定電圧にクリップする電圧クリップ回路を含み、
    前記所定電圧は、前記バイアス電圧に応じて定まる
    ことを特徴とする請求項１６記載の固体撮像装置。
18. 前記カラムアンプは、さらに、ゲインを切り替えるゲイン切り替え回路を含む
    ことを特徴とする請求項１７記載の固体撮像装置。
19. 前記固体撮像装置は、通常撮像モードと高感度モードとを有し、
    前記バイアス生成回路は、前記高感度モードにおける前記所定電圧が通常モードよりも小さい値になるように、前記バイアス電圧を切り替え、
    前記ゲイン切り替え回路は、前記高感度モードにおける前記カラムアンプのゲインが通常モードよりも大きくなるように、前記ゲインを切り替える
    ことを特徴とする請求項１８記載の固体撮像装置。
20. 行列状に配列された複数の画素部を有する画素アレイと、前記画素アレイの行を選択する行選択部と、選択された行に属する画素部から出力された列信号を増幅する列毎に設けられたカラムアンプとを備え、通常撮像モードと高感度モードとを有する固体撮像装置の駆動方法であって、
    前記通常モードにおいて、前記カラムアンプの出力電圧を制御するバイアス電圧として第１の電圧値を各カラムアンプに供給し、
    前記高感度モードにおいて、前記カラムアンプの出力電圧を制限するように前記バイアス電圧として前記第１の電圧値と異なる第２の電圧値を各カラムアンプに供給する
    ことを特徴とする固体撮像装置の駆動方法。
21. 前記第１の値のバイアス電圧が供給された前記カラムアンプの出力電圧は所定電圧を超えないように制限され、
    前記第２の値のバイアス電圧が供給された前記カラムアンプの出力電圧は所定電圧より低い電圧を超えないように制限され、
    前記高感度モードにおいて、さらに、前記カラムアンプのゲインを前記通常モードにおけるゲインよりも大きくする
    ことを特徴とする請求項２０記載の固体撮像装置の駆動方法。
22. 前記固体撮像装置の駆動方法は、さらに、
    前記高感度モードにおいて、前記カラムアンプよりも後段に設けられ増幅回路のゲインを前記通常モードにおけるゲインよりも大きくする
    ことを特徴とする請求項２１記載の固体撮像装置の駆動方法。