WO2011010420A1 - 固体撮像装置およびそれを備えたカメラ - Google Patents

固体撮像装置およびそれを備えたカメラ Download PDF

Info

Publication number
WO2011010420A1
WO2011010420A1 PCT/JP2010/003232 JP2010003232W WO2011010420A1 WO 2011010420 A1 WO2011010420 A1 WO 2011010420A1 JP 2010003232 W JP2010003232 W JP 2010003232W WO 2011010420 A1 WO2011010420 A1 WO 2011010420A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
current source
solid
drain
gate
Prior art date
Application number
PCT/JP2010/003232
Other languages
English (en)
French (fr)
Inventor
室島孝廣
遠藤康行
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011010420A1 publication Critical patent/WO2011010420A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present invention relates to a solid-state imaging device and a camera including the same.
  • MOS Metal Oxide Semiconductor
  • CCD Charge Coupled Device
  • a signal charge Q generated and accumulated by incident light in a PD (photodiode) which is a light receiving element arranged in a matrix is vertically and horizontally generated by a plurality of high voltage transfer pulses. Forward. Then, the signal is output after QV (charge-voltage) conversion by an FDA (floating diffusion amplifier) provided at the sensor output terminal.
  • QV charge-voltage
  • PD and FDA which are light receiving elements in pixels arranged in a matrix
  • signal charges Q generated and accumulated in PD by incident light are generated for each pixel.
  • QV conversion is performed, and a signal is output through an output circuit composed of a single power source.
  • MOS sensors have become mainstream, while CCDs require a plurality of high-voltage transfer pulses to read signals, whereas MOS sensors can read signals with a single power supply, This is because power consumption can be suppressed. Further, since a special manufacturing process is not required unlike a CCD, an analog circuit and a digital circuit can be arranged on the same chip, and video signal processing can be easily realized.
  • some recent MOS sensors include an amplifier circuit that amplifies a signal from a pixel for each column.
  • a common MOS sensor uses a column CDS (Correlated Double Sampling) circuit for removing FPN (Fixed Pattern Noise) generated in a pixel for each column, and a signal for amplifying and outputting the signal.
  • An output amplifier circuit is provided. This is because the pixel signal is amplified with respect to the noise generated in these output circuits to realize a high S / N (signal / noise ratio).
  • FIG. 13 shows a block diagram of a solid-state imaging device using a general MOS sensor equipped with an amplifier circuit.
  • the solid-state imaging device 200 includes a pixel circuit 201 including a plurality of pixels 201 a configured by MOS sensors and arranged in a matrix, a vertical scanning circuit 202 that selects the pixels 201 a for each row, and a column A vertical signal line 203 provided for each column and commonly connected to one column of pixels 201 a and a column amplifier circuit unit 204 connected to each of the vertical signal lines 203 are provided.
  • the output of the column amplifier circuit unit 204 is connected to the column CDS circuit 205 and sequentially reads out to the horizontal common signal line 207 using the selection signal from the horizontal scanning circuit 206.
  • An output amplifier circuit 208 is connected to the horizontal common signal line 207, and amplified signals are sequentially output to obtain an output image.
  • Patent Document 1 discloses a conventional technique in which a current source cascode transistor is provided in a current source transistor of the column amplifier circuit unit 204 as means for making the current consumption of the column amplifier circuit unit 204 constant.
  • the input voltage range (dynamic range) of the column amplifier circuit becomes small, and the input voltage range may not be optimal for the scene to be photographed. It has a problem that it occurs.
  • the scene here refers to a state of capturing a dark subject that amplifies the sensor output and a state of capturing a bright subject other than that.
  • an object of the present invention is to provide a solid-state imaging device that can capture an image with an input voltage range optimum for each scene.
  • a solid-state imaging device in correspondence with a plurality of pixels arranged in a matrix and outputting a signal corresponding to the intensity of incident light, and the columns of the pixels, A plurality of vertical signal lines that transmit signals from the pixels in a column direction; and a column amplifier circuit provided in each of the plurality of vertical signal lines, the column amplifier circuit including: An amplification transistor that amplifies a signal from the corresponding vertical signal line, a first current source transistor, a second current source transistor that is cascode-connected to the first current source transistor and supplies current to the amplification transistor;
  • the solid-state imaging device further includes a switching unit that switches whether one of the source and the drain of the first current source transistor and the second current source transistor is short-circuited.
  • the switching unit can switch whether to short-circuit the one source and drain of the first current source transistor and the second current source transistor depending on the scene, and consumes a column amplifier circuit.
  • the amplifying transistor is composed of an n-type MOS transistor whose source is connected to the ground
  • the first current source transistor is composed of a p-type MOS transistor whose source is connected to a power source.
  • the current source transistor may be configured by a p-type MOS transistor having a drain connected to the drain of the amplification transistor and a source connected to the drain of the first current source transistor.
  • the switching unit switches whether to apply a ground voltage, a power supply voltage, or a bias voltage as a voltage applied to the one gate of the first current source transistor and the second current source transistor. You may do it.
  • the solid-state imaging device further includes a bias circuit that generates a voltage applied to the one gate of the first current source transistor and the second current source transistor, and the bias circuit includes a gate that is the first current source transistor.
  • a third current source transistor connected to the one gate of the current source transistor and the second current source transistor, a source connected to a power supply or a ground, and a drain connected to the first current source transistor and the second current source transistor;
  • a current source load transistor connected to the gate of the first current source transistor and the gate of the third current source transistor and having a source connected to ground or a power source, and the switching unit has a source connected to the drain of the third current source transistor.
  • the gate of the third current source transistor and the drain It consists of a switch transistor connected to the drain of the current source load transistor, and outputs a ground voltage or a power supply voltage as a voltage output from the bias circuit or a bias voltage as a voltage output from the bias circuit by a control signal supplied to the gate from the outside. You may make it switch whether it outputs.
  • the voltage applied to the one gate of the first current source transistor and the second current source transistor is switched between outputting a ground voltage or a power supply voltage or outputting a bias voltage.
  • the column amplifier circuit can be switched to a state where the variation in current consumption is small or a state where the input voltage range is large, and photographing can be performed with the optimum input voltage range for each scene.
  • the switching unit has a source and a drain connected to the one source and drain of the first current source transistor and the second current source transistor, respectively, and a first control signal supplied from the outside to the gate. You may make it comprise the switch transistor which short-circuits said one source and drain of a current source transistor and a said 2nd current source transistor.
  • the switching unit short-circuits the one source and the drain of the first current source transistor and the second current source transistor, whereby the first current source transistor and the second current source transistor One of the usage states can be switched, and the column amplifier circuit can be switched to a state where the variation in current consumption is small or a state where the input voltage range is large, and photographing can be performed in the optimum input voltage range for each scene.
  • the gate aspect ratio of the switch transistor is equal to or greater than the gate aspect ratio of the first current source transistor and the second current source transistor, the source and drain of which are short-circuited by the switch transistor. It may be.
  • the use state of the first current source transistor and the second current source transistor can be easily switched with a simple circuit configuration.
  • the present invention can be realized not only as a solid-state imaging device but also as a camera having the above-described configuration.
  • FIG. 1 is a block diagram showing the configuration of the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a detailed configuration of the pixel, the column amplifier circuit, and the bias circuit of the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 3 is a timing chart showing the operation of the pixel and column amplifier circuit of the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 4 is a graph showing the relationship between the input signal and current consumption of the column amplifier circuit in the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration of a solid-state imaging device according to the second embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a detailed configuration of the pixel and column amplifier circuit of the solid-state imaging device according to the second embodiment of the present invention.
  • FIG. 7 is a block diagram showing a configuration of a modification of the solid-state imaging device according to the second embodiment of the present invention.
  • FIG. 8 is a diagram illustrating a configuration representing an example of an imaging apparatus (camera system) according to the third embodiment of the present invention.
  • FIG. 9 is a circuit diagram showing a configuration of a pixel and a column amplifier circuit of a solid-state imaging device according to a comparative example of the present invention.
  • FIG. 10 is a timing chart showing the operation of the pixel and column amplifier circuit of the solid-state imaging device according to the comparative example of the present invention.
  • FIG. 10 is a timing chart showing the operation of the pixel and column amplifier circuit of the solid-state imaging device according to the comparative example of the present invention.
  • FIG. 11 is a graph showing the relationship between the input signal and current consumption of the column amplifier circuit in the solid-state imaging device according to the comparative example of the present invention.
  • FIG. 12 is a diagram illustrating an example of an output image in which horizontal band noise appears in the solid-state imaging device according to the comparative example of the present invention.
  • FIG. 13 is a block diagram illustrating a configuration of a general solid-state imaging device including a conventional general column amplifier circuit.
  • a first embodiment of the present invention will be described.
  • a solid-state imaging device including a switching element that switches whether or not the source and drain of the second current source transistor included in the column amplifier circuit are short-circuited will be described as a switching unit according to the present invention. Accordingly, it is possible to provide a solid-state imaging device that can capture an image with an input voltage range optimum for each scene.
  • FIG. 1 is a block diagram showing a configuration of a MOS type solid-state imaging device 1 according to the first embodiment of the present invention.
  • the solid-state imaging device 1 includes a pixel circuit (pixel array) 11 in which a plurality of pixels 11a that output signals according to the intensity of incident light are arranged in a matrix, A vertical scanning circuit 12 that selects the pixels 11a in units of rows, a vertical signal line 13 that is provided corresponding to the columns of the pixels 11a, and is commonly connected to the pixels 11a in each column, and a plurality of vertical signal lines 13 respectively.
  • a column amplifier circuit section 14 having a column amplifier circuit 14a for amplifying a signal from the corresponding pixel 11a, a column CDS circuit 15, a horizontal scanning circuit 16, a horizontal common signal line 17 and an output amplifier circuit 18. And.
  • a bias circuit 19 that applies a bias voltage to the column amplifier circuit unit 14 to switch the input voltage range of the column amplifier circuit unit 14, and a bias voltage applied from the bias circuit 19 to the column amplifier circuit unit 14 is a ground voltage or a power source.
  • a switching element 100 that switches between applying a voltage and applying a bias voltage.
  • the vertical signal line 13 transmits the signal output from the pixel 11a in the column direction.
  • the output of the column amplifier circuit unit 14 composed of the switched capacitor amplifier is connected to the column CDS circuit 15, and the output signal is sequentially read out to the horizontal common signal line 17 using the selection signal from the horizontal scanning circuit 16.
  • An output amplifier circuit 18 is connected to the horizontal common signal line 17, and an amplified output signal is output from the solid-state imaging device 1, and an output image is obtained.
  • FIG. 2 is a circuit diagram showing a detailed configuration of the pixel circuit 11, the column amplifier circuit unit 14, and the bias circuit 19 according to the present embodiment.
  • each vertical signal line 13 includes a pixel column 11x in which a number of pixels 11a corresponding to the vertical scanning lines S0 to Sn are connected in parallel. Only the circuit of the pixel 11a and the column amplifier circuit 14a and the bias circuit 19 connected to the column are shown.
  • the pixel 11a has a photodiode PD1 that generates and accumulates signal charges according to incident light, and a floating diffusion FD1 that accumulates signal charges transferred from the photodiode PD1.
  • a charge transfer transistor NM1 is provided between the photodiode PD1 and the floating diffusion FD1, and a reset transistor NM2 is provided between the floating diffusion FD1 and the power signal line PIXPOW.
  • the gate of the charge transfer transistor NM1 is connected to the transfer signal line TR, and the gate of the reset transistor NM2 is connected to the reset signal line RS.
  • the floating diffusion FD1 is connected to the gate of the amplification transistor NM3 connected between the vertical signal line 13 and the power signal line PIXPOW.
  • the amplification transistor NM3 forms a source follower circuit together with the current source load transistor NM4 connected to the vertical signal line 13, and applies a signal voltage corresponding to the signal charge transferred from the photodiode PD1 to the floating diffusion FD1. 13 is output.
  • a column amplifier circuit 14 a is connected to the vertical signal line 13.
  • the column amplifier circuit 14a includes an amplification transistor NM5 that amplifies a signal from the vertical signal line 13, a current source cascode (shield) transistor PM2 whose drain is connected to the drain of the amplification transistor NM5, and a drain that is the current source cascode transistor PM2.
  • a current source transistor PM1 connected to the source and connected to the power source.
  • the column amplifier circuit 14a includes an input capacitor Cin, a feedback capacitor Cfb, an amplifier transistor NM5, and a clamp transistor NM6. Note that the amplification transistor NM5, the current source transistor PM1, and the current source cascode transistor PM2 correspond to the amplification transistor, the first current source transistor, and the second current source transistor in the present invention, respectively.
  • the bias circuit 19 is connected to the gate of the current source transistor PM1 and the gate of the current source cascode transistor PM2, the voltage Vcur is connected to the gate of the current source transistor PM1, and the voltage Vcas is connected to the gate of the current source cascode transistor PM2. Applied.
  • the bias circuit 19 includes a current mirror circuit composed of a current source I1, MOS transistors NM7, NM8, NM9, PM3, PM4, and PM5, and a switch element 100.
  • the switch element 100 includes a switch transistor PM6 having a source connected to the drain of the MOS transistor PM5 and a drain connected to the gate of the MOS transistor PM5 and the drain of the MOS transistor NM8.
  • a control signal Vsel is applied to the gate of the switch transistor PM6 from the outside, and a voltage Vcas applied from the bias circuit 19 to the gate of the current source cascode transistor PM2 of the column amplifier circuit 14a is set to a predetermined bias voltage (“High” level). Or a ground voltage (“Low” level signal).
  • the switch element 100 corresponds to a switching unit in the present invention
  • the MOS transistor PM5 and the MOS transistor NM8 correspond to a third current source transistor and a current source load transistor in the present invention, respectively.
  • a p-type MOS transistor is used as the current source cascode transistor PM2, and the voltage Vcas applied to the gate of the current source cascode transistor PM2 is set to a predetermined bias voltage (“High” level signal) or Although it is configured to switch to a substantially ground voltage (“Low” level signal), an n-type MOS transistor is used as the current source cascode transistor PM2, and the voltage Vcas applied to the gate of the current source cascode transistor PM2 is set to a predetermined value.
  • the bias voltage (“Low” level signal) or the power supply voltage (“High” level signal) may be switched.
  • the amplification factor Ac of this column amplifier circuit 14a is
  • a “High” level signal is given to the reset signal line RS to reset the floating diffusion FD1 in the pixel 11a to the voltage of the power supply signal line PIXPOW.
  • a “High” level signal is applied to the reset signal line CL connected to the gate of the clamp transistor NM6 of the column amplifier circuit 14a, and the clamp transistor NM6 is turned on to reset the column amplifier circuit 14a.
  • a “Low” level signal is applied to the reset signal line CL at the timing of t3 to release the reset of the clamp transistor NM6.
  • the gain of the source follower circuit is set to 1.
  • FIG. 4 is a graph showing the relationship between the input signal Vin of the column amplifier circuit 14a and the consumption current Iamp, and the switch element 100 is in a usage state of the current source cascode transistor PM2 (with or without the cascode transistor shown in FIG. 4). (No transistor).
  • the column amplifier circuit 14a When Vsel is used as a power source, the column amplifier circuit 14a is in a state where there is no cascode transistor, that is, in a state where the current source cascode transistor PM2 does not suppress the fluctuation of the consumption current Iamp (not operating). As indicated by the broken line, the fluctuation of the consumption current Iamp corresponding to the input signal Vin increases.
  • the switch transistor PM6 is turned OFF, and the voltage of the ground ((“ Low "level signal). Then, the current source cascode transistor PM2 is turned on. Then, the source and drain of the current source cascode transistor PM2 are short-circuited to cause a current to flow, and the current source cascode transistor PM2 enters a state in which the fluctuation of the consumption current Iamp is not suppressed (not operating).
  • the current consumption Iamp corresponding to the input signal Vin of the column amplifier circuit 14a is not constant but varies (decreases) as shown by the broken line in the graph of FIG.
  • the column amplifier circuit 14a When Vsel is grounded, the column amplifier circuit 14a is in a state where there is a cascode transistor, that is, a state where the current source cascode transistor PM2 suppresses (operates) the fluctuation of the consumption current Iamp. As shown by the solid line in the graph, the fluctuation of the consumption current Iamp according to the input signal Vin can be sufficiently suppressed, but the circuit dynamic range becomes small.
  • the consumption current Iamp corresponding to the input signal Vin of the column amplifier circuit 14a at this time is substantially constant as shown by the solid line in the graph of FIG. 4, but the input voltage range DR with respect to the input signal Vin becomes small, so that the input voltage There are cases where the range is not optimal for the scene being shot.
  • the control signal Vsel to be applied to the switch element 100 is connected to the power source as described above, the switch element 100 is turned off, and the current source The source and drain of the cascode transistor PM2 are short-circuited.
  • the column amplifier circuit 14a is switched to a state in which the input voltage range DR with respect to the input signal Vin is large, without the current source cascode transistor PM2.
  • the control signal Vsel applied to the switch element 100 is connected to the ground to turn on the switch element 100, The current source cascode transistor PM2 is brought into a state. As a result, the column amplifier circuit 14a is switched to a state where the fluctuation of the consumption current Iamp is small.
  • the column amplifier circuit 14a has a large input voltage range DR with respect to the input signal Vin by switching the use state of the current source cascode transistor PM2 depending on the scene by turning the switch element 100 on and off. It is possible to switch to a state in which the fluctuation of the state or current consumption Iamp is small and to shoot with an input voltage range optimum for each scene.
  • a second embodiment of the present invention will be described.
  • This embodiment is different from the first embodiment in that, as a switching unit according to the present invention, the source is connected to the source of the second current source transistor, the drain is connected to the drain of the second current source transistor, and externally.
  • a switch element 110 that switches whether or not the source and drain of the second current source transistor are short-circuited by a control signal supplied to the gate is provided. Accordingly, it is possible to provide a solid-state imaging device that can capture an image with an input voltage range optimum for each scene.
  • FIG. 5 is a block diagram showing a configuration of the MOS type solid-state imaging device 2 according to the present embodiment.
  • the solid-state imaging device 2 includes a column amplification circuit unit 24 including a column amplification circuit 24a having a configuration different from the column amplification circuit 14a of the solid-state imaging device 1 of the first embodiment, and a plurality of pixels 21a are arranged in a matrix.
  • a pixel circuit (pixel array) 21 arranged, a vertical scanning circuit 22, a vertical signal line 23, a column CDS circuit 25, a horizontal scanning circuit 26, a horizontal common signal line 27, and an output amplifier circuit 28 are provided. Yes.
  • the output of the column amplifier circuit 24 a is connected to the column CDS circuit 25, and the output signal is sequentially read out to the horizontal common signal line 27 using the selection signal from the horizontal scanning circuit 26. Further, a bias circuit 29 is provided for applying a bias voltage to the column amplifier circuit unit 24 to switch the input voltage range of the column amplifier circuit unit 24.
  • FIG. 6 is a circuit diagram showing detailed configurations of the pixel circuit 21, the column amplifier circuit unit 24, and the bias circuit 29 according to the second embodiment of the present invention.
  • each vertical signal line 23 includes a pixel column 21x in which a number of pixels 21a corresponding to the vertical scanning lines S0 to Sn are connected in parallel. Only a minute pixel 21a and a column amplifier circuit 24a and a bias circuit 29 connected to the column are shown.
  • the pixel 21a has a photodiode PD11 that generates and accumulates signal charges according to incident light, and a floating diffusion FD11 that accumulates signal charges transferred from the photodiode PD11.
  • a charge transfer transistor NM11 is provided between the photodiode PD11 and the floating diffusion FD11, and a reset transistor NM12 is provided between the floating diffusion FD11 and the power signal line PIXPOW.
  • the gate of the transfer transistor NM11 is connected to the transfer signal line TR, and the gate of the reset transistor NM12 is connected to the reset signal line RS.
  • the floating diffusion FD11 is connected to the gate of the amplification transistor NM13 connected between the vertical signal line 23 and the power signal line PIXPOW.
  • the amplification transistor NM13 forms a source follower circuit together with the current source load transistor NM14 connected to the vertical signal line 23, and a signal voltage corresponding to the signal charge transferred from the photodiode PD11 to the floating diffusion FD11 is applied to the vertical signal line. To 23.
  • a column amplifier circuit 24 a is connected to the vertical signal line 23.
  • the column amplifier circuit 24a includes an amplification transistor NM15 that amplifies a signal from the vertical signal line 23, a current source cascode (shield) transistor PM12 whose drain is connected to the drain of the amplification transistor NM15, and a drain that is the current source cascode transistor PM12.
  • a current source transistor PM11 connected to the source and connected to the power source.
  • a switch element 110 is arranged in parallel with the current source cascode transistor PM12.
  • the switch element 110 has a source connected to the source of the current source cascode transistor PM12, a drain connected to the drain of the current source cascode transistor PM12, and the source of the current source cascode transistor PM12 by a control signal Vsel supplied to the gate from the outside. And a switch transistor PM16 that short-circuits the drain.
  • the column amplifier circuit 24a includes an input capacitor Cin, a feedback capacitor Cfb, an amplifier transistor NM15, and a clamp transistor NM16.
  • the gate of the current source transistor PM11 and the gate of the current source cascode transistor PM12 have a bias circuit 29 including a current mirror circuit constituted by the current source I11, MOS transistors NM17, NM18, NM19, PM13, PM14, and PM15.
  • the outputs are connected to each other, and the voltage Vcur is applied from the bias circuit 29 to the gate of the current source transistor PM11, and the voltage Vcas is applied to the current source cascode transistor PM12.
  • the switch element 110 corresponds to a switching unit in the present invention, and the amplification transistor NM15, the current source transistor PM11, the current source cascode transistor PM12, the MOS transistor PM15, and the MOS transistor NM18 are the amplification transistor and the first current source in the present invention, respectively.
  • This corresponds to a transistor, a second current source transistor, a third current source transistor, and a current source load transistor.
  • the amplification factor Ac of this amplifier circuit is
  • a signal of “High” level is given to the reset signal line RS to reset the floating diffusion FD11 in the pixel 21a to the voltage of the power supply signal line PIXPOW.
  • a “High” level signal is applied to the reset signal line CL connected to the gate of the clamp transistor NM16 of the column amplifier circuit 24a, and the clamp transistor NM16 is turned on to reset the column amplifier circuit 24a.
  • a “Low” level signal is applied to the reset signal line CL at the timing of t3 to release the reset of the clamp transistor NM16.
  • the gain of the source follower circuit is set to 1.
  • the relationship between the input signal Vin of the column amplifier circuit 24a and the consumption current Iamp is expressed as shown in FIG. 4 as in the first embodiment.
  • the column amplifier circuit 24a When Vsel is set to the ground, the column amplifier circuit 24a is in a state where there is no cascode transistor, that is, in a state where the current source cascode transistor PM12 does not suppress (does not operate) fluctuations in the consumption current Iamp. As indicated by the broken line, the fluctuation of the consumption current Iamp corresponding to the input signal Vin increases.
  • the switch transistor PM16 is turned on, and the source and drain of the current source cascode transistor PM12 are short-circuited. Then, the current source cascode transistor PM12 enters a state where it does not suppress (does not operate) fluctuations in the consumption current Iamp.
  • the current consumption Iamp corresponding to the input signal Vin of the column amplifier circuit 24a at this time is not constant but varies (decreases) as shown by a broken line in the graph of FIG.
  • the column amplifier circuit 24a When Vsel is used as the power source, the column amplifier circuit 24a is in a state where there is a cascode transistor, that is, in a state where the current source cascode transistor PM12 suppresses (operates) the fluctuation of the consumption current Iamp. As shown by the solid line, the fluctuation of the consumption current Iamp according to the input signal Vin can be sufficiently suppressed, but the circuit dynamic range becomes small.
  • the switch transistor PM16 is turned OFF and the source and drain of the current source cascode transistor PM12 are not short-circuited. Then, the current source cascode transistor PM12 enters a state in which fluctuations in the consumption current Iamp are suppressed (operated).
  • the current consumption Iamp corresponding to the input signal Vin of the column amplifier circuit 24a at this time is substantially constant as shown by the solid line in the graph of FIG. 4, but the input voltage range DR with respect to the input signal Vin becomes small, so the input voltage There are cases where the range is not optimal for the scene being shot.
  • the control signal Vsel applied to the switch element 110 is connected to the ground to turn on the switch element 110, and the current source The source and drain of the cascode transistor PM12 are short-circuited.
  • the current source cascode transistor PM12 is not provided, and the input voltage range DR with respect to the input signal Vin is switched to a large state.
  • the control signal Vsel applied to the switch element 110 is connected to the power supply to turn off the switch element 110,
  • the current source cascode transistor PM12 is brought into a state.
  • the column amplifier circuit 24a is switched to a state in which the fluctuation of the consumption current Iamp is small.
  • the column amplifier circuit 24a has a large input voltage range DR with respect to the input signal Vin by switching the use state of the current source cascode transistor PM12 depending on the scene by turning the switch element 110 on and off. It is possible to switch to a state in which the fluctuation of the state or current consumption Iamp is small and to shoot with an input voltage range optimum for each scene.
  • FIG. 7 shows a configuration of a solid-state imaging device according to this modification.
  • a recent MOS sensor includes a column ADC (AD converter) circuit 34 in which a column ADC (AD converter) 33 is arranged for each column instead of the column CDS circuit 25 shown in FIG. There is also.
  • the output of the column ADC circuit 34 for each column is connected to a digital memory 35 and a shift register 36.
  • the present invention can obtain the same effect even if it is mounted on a column amplifier circuit of a chip having a built-in column ADC.
  • FIG. 8 is a diagram showing an imaging apparatus (camera system) according to the third embodiment of the present invention.
  • the imaging device 120 of the present embodiment is an optical member (lens) 121 that collects external light, and a MOS solid-state imaging device according to the first or second embodiment of the present invention.
  • a MOS image sensor 122 and a timing control unit 123 that controls the operation timing of a circuit in the MOS image sensor 122 are provided.
  • the imaging device 120 converts the light incident through the optical member 121 into an image signal and outputs the image signal, and the image signal output from the MOS image sensor 122 is processed and displayed.
  • the signal processing unit 124 outputs a signal to an external device such as a device.
  • the MOS image sensor 122 and the signal processing unit 124 are formed on the same semiconductor chip, but may be formed on different semiconductor chips.
  • the MOS imaging element 122 includes a pixel 131 that converts incident light into a voltage signal, a signal processing unit 132 that processes a signal output from the pixel 131, and a signal output from the signal processing unit 132 as an image signal. As an output circuit 133.
  • Each circuit in the MOS imaging device 122 is the same as each circuit in the solid-state imaging device according to the first embodiment or the second embodiment.
  • the signal processing unit 124 includes a correlated double sampling circuit (CDS) 134 that receives an image signal from the output circuit 133, an AGC (Auto Gain Control) 135, an ADC (Analog Digital Converter) 136, and a DSP (Digital Signal Processor). 137.
  • CDS correlated double sampling circuit
  • the optimum input voltage range for each scene can be easily changed by switching the state where the fluctuation of the consumption current Iamp is small or the state where the input voltage range DR is large with respect to the input signal Vin. Since it can be realized with a simple circuit configuration, the size of the imaging device 120 can be reduced and the size of the entire camera system can be reduced.
  • FIG. 9 is a circuit diagram showing detailed configurations of the pixel circuit 41, the column amplifier circuit unit 44, and the bias circuit 49 according to this comparative example.
  • each vertical signal line 43 includes a pixel column 41x in which a plurality of pixels 41a corresponding to the vertical scanning lines S0 to Sn are connected in parallel.
  • the circuit of the pixel 41a for one pixel and the column amplifier circuit 44a and the bias circuit 49 connected to the column are shown here.
  • the pixel 41a and the column amplification circuit 44a have a photodiode PD21 that generates and accumulates signal charges according to incident light, and a floating diffusion FD21 that accumulates signal charges transferred from the photodiode PD21. is doing.
  • a charge transfer transistor NM21 is provided between the photodiode PD21 and the floating diffusion FD21, and a reset transistor NM22 is provided between the floating diffusion FD21 and the power signal line PIXPOW.
  • the gate of the charge transfer transistor NM21 is connected to the transfer signal line TR, and the gate of the reset transistor NM22 is connected to the reset signal line RS.
  • the floating diffusion FD21 is connected to the gate of the amplification transistor NM23 connected between the vertical signal line 23 and the power supply signal line PIXPOW.
  • the amplification transistor NM23 forms a source follower circuit together with the current source load transistor NM24 connected to the vertical signal line 43, and a signal voltage corresponding to the signal charge transferred from the photodiode PD21 to the floating diffusion FD21 is a vertical signal. Output to line 43.
  • the vertical signal line 43 is connected to a column amplifier circuit 44a including an input capacitor Cin, a feedback capacitor Cfb, an amplifier transistor NM25, a current source transistor PM21, and a clamp transistor NM26.
  • the output of a bias circuit 49 having a current mirror circuit constituted by a current source I41 and MOS transistors NM27, NM29, and PM23 is connected to the gate Vcur of the current source transistor PM21.
  • the bias voltage Vcur is applied to the gate of the current source transistor PM21, and the current source transistor PM21 operates in the saturation region.
  • the amplification factor Ac of this amplifier circuit is
  • a signal of “High” level is given to the reset signal line RS to reset the floating diffusion FD21 in the pixel 41a to the voltage of the power supply signal line PIXPOW.
  • a “High” level signal is applied to the reset signal line CL connected to the gate of the clamp transistor NM26 of the column amplifier circuit 44a, and the clamp transistor NM26 is turned on to reset the column amplifier circuit 44a.
  • a “Low” level signal is applied to the reset signal line CL at the timing of t3 to release the reset of the clamp transistor NM26.
  • a “High” level signal is applied to the transfer signal line TR, and the charge transfer transistor NM21 gate in the pixel 41a is turned on to float the signal charge Q accumulated in the photodiode PD21. Transfer to diffusion FD21. Then, the floating diffusion FD21 was QV converted by the FD capacitor Cfd.
  • the gain of the source follower circuit is set to 1.
  • the power and ground of the column amplifier circuit 44a are wired from bonding pads provided at the chip end, and have parasitic resistances Rvdd and Rgnd, respectively. If a single-end column amplifier circuit 44a as shown in FIG. 9 is provided for each column, the Vds (drain-source voltage) of the current source transistor PM21 varies according to the input signal Vin, which is caused by the channel length modulation effect. As shown in FIG. 11, the consumption current Iamp of the column amplifier circuit 44a varies. The current fluctuation of the column amplifier circuit 44a corresponding to the input signal Vin appears as noise on the power supply and ground in each column amplifier circuit 44a due to the parasitic resistances Rvdd and Rgnd. As a result, as shown in FIG.
  • the black level fluctuates, particularly when the sensor output signal is amplified, depending on whether or not there is a high brightness subject 50 in the row read at the same timing in the column parallel processing.
  • the output level difference generating unit 51 appears in the output image as horizontal band-like noise.
  • the solid-state imaging device includes a switching unit that short-circuits the source and drain of a current source cascode transistor provided in a column amplifier circuit.
  • the switching unit can short-circuit the source and drain of the current source cascode transistor to switch the usage state of the current source cascode transistor, and the column amplifier circuit is in a state in which the variation in current consumption is small, or By switching to a state where the input voltage range with respect to the input signal is large, it is possible to take a picture with the optimum input voltage range for each scene.
  • the scene here refers to a state of capturing a dark subject that amplifies the sensor output and a state of capturing a bright subject other than that.
  • the solid-state imaging device does not require a large input voltage range because, for example, in the case of a dark scene, the sensor output signal is amplified and used. Therefore, by switching the switching element to bring the cascode transistor into a state, the lateral band noise generated in the column amplifier circuit is suppressed.
  • the above-described embodiment it is configured to switch whether or not the source and drain of the current source cascode transistor that is the second current source transistor are short-circuited, but whether or not the source and drain of the first current source transistor are short-circuited.
  • the structure which switches can be used.
  • the gate aspect ratio of the switch transistor constituting the switch element may be the same as or higher than the aspect ratio of the current source cascode transistor.
  • each transistor used may be either p-type or n-type.
  • the solid-state imaging device and camera according to the present invention can switch the input voltage range of the column amplification circuit depending on the scene in the solid-state imaging device including the column amplification circuit, and in particular, a digital still camera, a video camera, and a surveillance camera. It is useful as a solid-state imaging device and a camera for various imaging devices.
  • Solid-state imaging device 11 21, 201 Pixel circuit 11a, 21a, 41a, 131, 201a Pixel 13, 23, 43, 203 Vertical signal line 14a, 24a, 44a Column amplification circuit 19, 29, 49 Bias circuit 100, 110 Switch element (switching unit) 120 Imaging device (camera) 122 MOS type imaging device (solid-state imaging device) NM5, NM15, NM25 Amplifying transistor NM8, NM18 MOS transistor (current source load transistor) PM1, PM11, PM21 Current source transistor (first current source transistor) PM2, PM12 Current source cascode transistor (second current source transistor) PM5, PM15 MOS transistor (third current source transistor) PM6, PM16 switch transistor

Abstract

　固体撮像装置（１）は、行列状に配列された複数の画素（１１ａ）と、画素（１１ａ）の列に対応して設けられた複数の垂直信号線（１３）と、複数の垂直信号線（１３）のそれぞれに設けられた列増幅回路（１４ａ）とを備え、列増幅回路（１４ａ）は、複数の垂直信号線（１３）のうちの対応する垂直信号線（１３）からの信号を増幅する増幅トランジスタ（ＮＭ５）と、第１電流源トランジスタ（ＰＭ１）と、第１電流源トランジスタ（ＰＭ１）とカスコード接続され、増幅トランジスタ（ＮＭ５）に電流を供給する第２電流源トランジスタ（ＰＭ２）とを有し、固体撮像装置（１）は、第２電流源トランジスタ（ＰＭ２）のソースとドレインを短絡するか否かを切り替える切替部（１００）をさらに備える。

Description

固体撮像装置およびそれを備えたカメラ
　本発明は、固体撮像装置およびそれを備えたカメラに関する。
　近年、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）センサを用いた固体撮像装置に代わる固体撮像装置として、ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサを用いた固体撮像装置が主流になりつつある。
　一般的なＣＣＤセンサは、行列状に配置された受光素子であるＰＤ（フォトダイオード）で入射光によって生成、蓄積された信号電荷Ｑを、複数の高電圧からなる転送パルスによって垂直、水平方向に転送する。そして、センサ出力端に設けられたＦＤＡ（フローティングディフュージョンアンプ）でＱ－Ｖ（電荷－電圧）変換して信号を出力する。
　これに対し、一般的なＭＯＳセンサは、行列状に配置された画素にそれぞれ受光素子であるＰＤとＦＤＡを設けることで、入射光によってＰＤで生成、蓄積された信号電荷Ｑを、画素毎にＱ－Ｖ変換し、単一電源で構成された出力回路を通って信号を出力する。
　近年、ＭＯＳセンサが主流になってきたのは、ＣＣＤでは信号を読み出すのに複数の高電圧からなる転送パルスが必要であるのに対し、ＭＯＳセンサでは単一電源で信号を読み出すことができ、消費電力を抑えることができるためである。また、ＣＣＤのように特殊な製造プロセスを必要としないため、アナログ回路、デジタル回路を同一チップ内に配置でき、映像信号の処理が容易に実現できるためである。
　また、最近のＭＯＳセンサでは、列毎に画素からの信号を増幅する増幅回路を備えるものがある。例えば、一般的なＭＯＳセンサが列毎に画素で発生するＦＰＮ（固定パターンノイズ）を除去するための列ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ：相関２重サンプリング）回路や、信号を増幅して出力するための出力アンプ回路を設けている。これは、これらの出力回路で発生するノイズに対して、画素信号を増幅し、高Ｓ／Ｎ（信号／ノイズ比）を実現するためである。
　図１３に、増幅回路を備えた、一般的なＭＯＳセンサを用いた固体撮像装置のブロック図を示す。
　図１３に示すように、固体撮像装置２００は、ＭＯＳセンサにより構成され行列状に配置された複数の画素２０１ａを備える画素回路２０１と、行毎に画素２０１ａを選択する垂直走査回路２０２と、列毎に設けられ、一列の画素２０１ａに共通に接続された垂直信号線２０３と、垂直信号線２０３のそれぞれと接続された列増幅回路部２０４を備えている。列増幅回路部２０４の出力は、列ＣＤＳ回路２０５に接続されており、水平走査回路２０６からの選択信号を使って水平共通信号線２０７に順次読み出しを行う。水平共通信号線２０７には、出力アンプ回路２０８が接続されており、増幅された信号が順次出力され、出力画像が得られる。
　また、特許文献１に列増幅回路部２０４の消費電流を一定にするための手段として、列増幅回路部２０４が有する電流源トランジスタに電流源カスコードトランジスタを設ける従来技術が開示されている。
特開２００５－２５２５２９号公報
　特許文献１に開示された従来技術では、電流源トランジスタに電流源カスコードトランジスタを配置すると、列増幅回路の入力電圧レンジ（ダイナミックレンジ）が小さくなり、入力電圧レンジが撮影するシーンに最適でない場合が発生するという課題を有している。ここでいうシーンとは、センサ出力を増幅するような暗い被写体を撮像する状態と、それ以外の明るい被写体を撮像する状態のことを表す。
　前記課題を鑑み、本発明は、それぞれのシーンに最適な入力電圧レンジで撮影できる固体撮像装置を提供することを目的とする。
　上記課題を鑑みて、本発明の一形態における固体撮像装置は、行列状に配列され、入射光の強度に応じた信号を出力する複数の画素と、前記画素の列に対応して設けられ、前記画素からの信号を列方向に伝達する複数の垂直信号線と、前記複数の垂直信号線のそれぞれに設けられた列増幅回路とを備え、前記列増幅回路は、前記複数の垂直信号線のうちの対応する前記垂直信号線からの信号を増幅する増幅トランジスタと、第１電流源トランジスタと、前記第１電流源トランジスタとカスコード接続され、前記増幅トランジスタに電流を供給する第２電流源トランジスタとを有し、前記固体撮像装置は、前記第１電流源トランジスタおよび前記第２電流源トランジスタの一方のソースとドレインを短絡するか否かを切り替える切替部をさらに備える。
　この構成によれば、切替部により、シーンによって前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のソースとドレインを短絡するか否かを切り替えることが可能となり、列増幅回路を消費電流の変動が小さい状態または入力電圧レンジが大きい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジで撮影することができる。また、前記増幅トランジスタは、ソースがグランドに接続されたｎ型のＭＯＳトランジスタにより構成され、前記第１電流源トランジスタは、ソースが電源に接続されたｐ型のＭＯＳトランジスタにより構成され、前記第２電流源トランジスタは、ドレインが前記増幅トランジスタのドレインに接続されソースが前記第１電流源トランジスタのドレインに接続されたｐ型のＭＯＳトランジスタにより構成されるようにしてもよい。
　また、前記切替部は、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに印加される電圧として、グランド電圧または電源電圧を印加するか、バイアス電圧を印加するかを切り替えるようにしてもよい。
　また、前記固体撮像装置は、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに印加される電圧を生成するバイアス回路をさらに備え、前記バイアス回路は、ゲートが前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに接続され、ソースが電源またはグランドに接続された第３電流源トランジスタと、ドレインが前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートおよび前記第３電流源トランジスタのゲートに接続されソースがグランドまたは電源に接続された電流源負荷トランジスタとを有し、前記切替部は、ソースが前記第３電流源トランジスタのドレインに接続され、ドレインが前記第３電流源トランジスタのゲートおよび前記電流源負荷トランジスタのドレインに接続されたスイッチトランジスタで構成され、外部からゲートに供給される制御信号により、前記バイアス回路から出力される電圧として、グランド電圧または電源電圧を出力するか、バイアス電圧を出力するかを切り替えるようにしてもよい。
　この構成によれば、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに印加される電圧として、グランド電圧または電源電圧を出力するか、バイアス電圧を出力するかを切り替えることによって、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方の使用状態を切り替えることが可能となる。したがって、列増幅回路を消費電流の変動が小さい状態または入力電圧レンジが大きい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジで撮影することができる。
　また、前記切替部は、ソースおよびドレインが前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のソースおよびドレインにそれぞれ接続され、外部からゲートに供給される制御信号により、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のソースとドレインを短絡するスイッチトランジスタで構成されるようにしてもよい。
　この構成によれば、切替部により前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のソースとドレインを短絡することによって、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方の使用状態を切り替えることが可能となり、列増幅回路を消費電流の変動が小さい状態または入力電圧レンジが大きい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジで撮影することができる。
　また、前記スイッチトランジスタのゲートアスペクト比は、前記スイッチトランジスタによりソースとドレインが短絡される前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートアスペクト比と同じ若しくはそれ以上となるようにしてもよい。
　この構成によれば、簡易な回路構成で前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方の使用状態を容易に切り替えることができる。
　また、本発明は、固体撮像装置として実現できるだけでなく、上記した構成を備えるカメラとして実現することもできる。
　本発明によれば、それぞれのシーンに最適な入力電圧レンジで撮影することができる固体撮像装置を提供することが可能である。
図１は、本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図である。 図２は、本発明の第１の実施形態に係る固体撮像装置の画素、列増幅回路、バイアス回路の詳細な構成を示す回路図である。 図３は、本発明の第１の実施形態に係る固体撮像装置の画素、列増幅回路の動作を示すタイミングチャートである。 図４は、本発明の第１の実施形態に係る固体撮像装置における列増幅回路の入力信号と消費電流の関係を示すグラフである。 図５は、本発明の第２の実施形態に係る固体撮像装置の構成を示すブロック図である。 図６は、本発明の第２の実施形態に係る固体撮像装置の画素および列増幅回路の詳細な構成を示す回路図である。 図７は、本発明の第２の実施形態に係る固体撮像装置の変形例の構成を示すブロック図である。 図８は、本発明の第３の実施形態に係る撮像装置（カメラシステム）の一例を表す構成を示す図である。 図９は、本発明の比較例に係る固体撮像装置の画素および列増幅回路の構成を示す回路図である。 図１０は、本発明の比較例に係る固体撮像装置の画素および列増幅回路の動作を示すタイミングチャートである。 図１１は、本発明の比較例に係る固体撮像装置における列増幅回路の入力信号と消費電流の関係を示すグラフである。 図１２は、本発明の比較例に係る固体撮像装置の横帯状のノイズが現れた出力画像の一例を示す図である。 図１３は、従来の一般的な列増幅回路を備える一般的な固体撮像装置の構成を示すブロック図である。
　（第１の実施形態）
　本発明の第１の実施形態を説明する。本実施形態では、本発明に係る切替部として、列増幅回路が有する第２電流源トランジスタのソースとドレインを短絡するか否かを切り替えるスイッチ素子を備える固体撮像装置について説明する。これにより、それぞれのシーンに最適な入力電圧レンジで撮影することができる固体撮像装置を提供することが可能である。
　まず、本実施形態に係る固体撮像装置１の構成について説明する。図１は、本発明に係る第１の実施形態に係るＭＯＳ型の固体撮像装置１の構成を示すブロック図である。
　図１に示すように、本実施の形態に係る固体撮像装置１は、入射光の強度に応じた信号を出力する画素１１ａが行列状に複数個配置された画素回路（画素アレイ）１１と、行単位で画素１１ａを選択する垂直走査回路１２と、画素１１ａの列に対応して設けられ、各列の画素１１ａに共通に接続された垂直信号線１３と、複数の垂直信号線１３のそれぞれと接続され、対応する画素１１ａからの信号を増幅する列増幅回路１４ａを備えた列増幅回路部１４と、列ＣＤＳ回路１５と、水平走査回路１６と、水平共通信号線１７および出力アンプ回路１８とを備えている。また、列増幅回路部１４にバイアス電圧を印加して列増幅回路部１４の入力電圧レンジを切り替えるバイアス回路１９と、バイアス回路１９から列増幅回路部１４に印加するバイアス電圧として、グランド電圧または電源電圧を印加するか、バイアス電圧を印加するかを切り替えるスイッチ素子１００とを備えている。
　垂直信号線１３は、画素１１ａから出力された信号を列方向に伝達する。スイッチトキャパシタアンプから構成される列増幅回路部１４の出力は列ＣＤＳ回路１５に接続されており、水平走査回路１６からの選択信号を使って出力信号が水平共通信号線１７に順次読み出される。水平共通信号線１７には、出力アンプ回路１８が接続されており増幅された出力信号が固体撮像装置１から出力され、出力画像が得られる。
　図２は、本実施形態に係る画素回路１１、列増幅回路部１４、バイアス回路１９の詳細な構成を示した回路図である。なお、各垂直信号線１３には垂直走査線Ｓ０～Ｓｎに対応する数の画素１１ａが並列に接続された画素列１１ｘが構成されているが、今回は回路図の簡略化のため、１画素分の画素１１ａの回路とその列に接続される列増幅回路１４ａおよびバイアス回路１９のみを示す。
　同図に示すように、画素１１ａは、入射光に応じた信号電荷を生成、蓄積するフォトダイオードＰＤ１と、フォトダイオードＰＤ１から転送された信号電荷を蓄積するフローティングディフュージョンＦＤ１を有している。フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間には電荷転送トランジスタＮＭ１が設けられ、フローティングディフュージョンＦＤ１と電源信号線ＰＩＸＰＯＷとの間にはリセットトランジスタＮＭ２が設けられている。また、電荷転送トランジスタＮＭ１のゲートは転送信号線ＴＲに接続され、リセットトランジスタＮＭ２のゲートはリセット信号線ＲＳに接続されている。フローティングディフュージョンＦＤ１は、垂直信号線１３と電源信号線ＰＩＸＰＯＷとの間に接続された増幅トランジスタＮＭ３のゲートと接続されている。また、増幅トランジスタＮＭ３は、垂直信号線１３に接続された電流源負荷トランジスタＮＭ４と共にソースフォロア回路を形成し、フォトダイオードＰＤ１からフローティングディフュージョンＦＤ１に転送された信号電荷に応じた信号電圧を垂直信号線１３に出力する。
　また垂直信号線１３には、列増幅回路１４ａが接続されている。列増幅回路１４ａは、垂直信号線１３からの信号を増幅する増幅トランジスタＮＭ５と、ドレインが増幅トランジスタＮＭ５のドレインに接続された電流源カスコード（シールド）トランジスタＰＭ２と、ドレインが電流源カスコードトランジスタＰＭ２のソースに接続されソースが電源に接続された電流源トランジスタＰＭ１とを備えている。また、列増幅回路１４ａは、入力容量Ｃｉｎと、帰還容量Ｃｆｂと、増幅トランジスタＮＭ５と、クランプトランジスタＮＭ６とを備えている。なお、増幅トランジスタＮＭ５、電流源トランジスタＰＭ１、電流源カスコードトランジスタＰＭ２が、それぞれ本発明における増幅トランジスタ、第１電流源トランジスタ、第２電流源トランジスタに相当する。
　また、電流源トランジスタＰＭ１のゲートおよび電流源カスコードトランジスタＰＭ２のゲートには、バイアス回路１９が接続され、電流源トランジスタＰＭ１のゲートには電圧Ｖｃｕｒ、電流源カスコードトランジスタＰＭ２のゲートには電圧Ｖｃａｓがそれぞれ印加される。
　バイアス回路１９は、電流源Ｉ１、ＭＯＳトランジスタＮＭ７、ＮＭ８、ＮＭ９、ＰＭ３、ＰＭ４、ＰＭ５により構成されたカレントミラー回路と、スイッチ素子１００とを備えている。スイッチ素子１００は、ソースがＭＯＳトランジスタＰＭ５のドレインに接続され、ドレインがＭＯＳトランジスタＰＭ５のゲートおよびＭＯＳトランジスタＮＭ８のドレインに接続された、スイッチトランジスタＰＭ６で構成されている。スイッチトランジスタＰＭ６のゲートには、外部から制御信号Ｖｓｅｌが与えられ、バイアス回路１９から列増幅回路１４ａの電流源カスコードトランジスタＰＭ２のゲートに印加される電圧Ｖｃａｓを、所定のバイアス電圧（“Ｈｉｇｈ”レベルの信号）またはほぼグランドの電圧（“Ｌｏｗ”レベルの信号）に切り替える構成となっている。ここで、スイッチ素子１００が、本発明における切替部に相当し、ＭＯＳトランジスタＰＭ５、ＭＯＳトランジスタＮＭ８が、それぞれ本発明における第３電流源トランジスタ、電流源負荷トランジスタに相当する。
　なお、本実施形態では、電流源カスコードトランジスタＰＭ２としてｐ型のＭＯＳトランジスタを使用し、電流源カスコードトランジスタＰＭ２のゲートに印加される電圧Ｖｃａｓを、所定のバイアス電圧（“Ｈｉｇｈ”レベルの信号）またはほぼグランドの電圧（“Ｌｏｗ”レベルの信号）に切り替える構成としているが、電流源カスコードトランジスタＰＭ２としてｎ型のＭＯＳトランジスタを使用し、電流源カスコードトランジスタＰＭ２のゲートに印加される電圧Ｖｃａｓを、所定のバイアス電圧（“Ｌｏｗ”レベルの信号）またはほぼ電源の電圧（“Ｈｉｇｈ”レベルの信号）に切り替える構成としてもよい。
　この列増幅回路１４ａの増幅率Ａｃは、
Figure JPOXMLDOC01-appb-M000001
 で表される。
　次に、本発明における画素１１ａと列増幅回路１４ａの動作について、図３のタイミングチャートを使って説明する。
　まずｔ１～ｔ２のタイミングで、リセット信号線ＲＳに“Ｈｉｇｈ”レベルの信号を与え、画素１１ａ内のフローティングディフュージョンＦＤ１を電源信号線ＰＩＸＰＯＷの電圧にリセットする。同時に、列増幅回路１４ａのクランプトランジスタＮＭ６のゲートに接続されたリセット信号線ＣＬに“Ｈｉｇｈ”レベルの信号を与え、クランプトランジスタＮＭ６をＯＮにして列増幅回路１４ａのリセットを行う。そして、ｔ３のタイミングでリセット信号線ＣＬに“Ｌｏｗ”レベルの信号を与え、クランプトランジスタＮＭ６のリセットを解除する。その後、ｔ４～ｔ５のタイミングで、転送信号線ＴＲに“Ｈｉｇｈ”レベルの信号を与え、画素１１ａ内の電荷転送トランジスタＮＭ１のゲートをＯＮすることでフォトダイオードＰＤ１に蓄積された信号電荷ＱをフローティングディフュージョンＦＤ１に転送する。すると、信号電荷ＱはＦＤ容量ＣｆｄによりＱ－Ｖ変換され、
の信号が垂直信号線１３に出力され、列増幅回路１４ａではさらにこの信号をＡｃ倍に増幅した信号
Figure JPOXMLDOC01-appb-M000003
 が出力端子Ｖｏｕｔに出力される。但し、ソースフォロア回路のゲインを１としている。
　ここで、スイッチ素子１００の動作について説明する。
　図４は、列増幅回路１４ａの入力信号Ｖｉｎと消費電流Ｉａｍｐの関係を表したグラフであり、スイッチ素子１００は、電流源カスコードトランジスタＰＭ２の使用状態（図４に示すカスコードトランジスタあり、または、カスコードトランジスタなし）を切り替える動作をする。
　Ｖｓｅｌを電源にした場合、列増幅回路１４ａは、カスコードトランジスタがない状態、つまり、電流源カスコードトランジスタＰＭ２が消費電流Ｉａｍｐの変動を抑制しない（動作していない）状態であり、図４のグラフに破線で示すように、入力信号Ｖｉｎに応じた消費電流Ｉａｍｐの変動が大きくなる。
　具体的には、スイッチ素子１００のクランプトランジスタＮＭ６のゲートに印加される制御信号Ｖｓｅｌを電源に接続すると、スイッチトランジスタＰＭ６がＯＦＦになり、電流源カスコードトランジスタＰＭ２のゲートにはほぼグランドの電圧（“Ｌｏｗ”レベルの信号）が与えられる。すると、電流源カスコードトランジスタＰＭ２はＯＮになる。すると、電流源カスコードトランジスタＰＭ２のソースとドレインが短絡して電流が流れ、電流源カスコードトランジスタＰＭ２が消費電流Ｉａｍｐの変動を抑制しない（動作していない）状態となる。
　このときの列増幅回路１４ａの入力信号Ｖｉｎに応じた消費電流Ｉａｍｐは、図４のグラフに破線で示すように一定でなく変動（減少）する。
　また、Ｖｓｅｌをグランドにした場合、列増幅回路１４ａは、カスコードトランジスタがある状態、つまり、電流源カスコードトランジスタＰＭ２が消費電流Ｉａｍｐの変動を抑制する（動作している）状態であり、図４のグラフに実線で示すように、入力信号Ｖｉｎに応じた消費電流Ｉａｍｐの変動を十分に抑制できるが、回路ダイナミックレンジが小さくなる。
　具体的には、スイッチ素子１００のクランプトランジスタＮＭ６のゲートに印加される制御信号Ｖｓｅｌをグランドに接続すると、スイッチトランジスタＰＭ６がＯＮ状態になり、電流源カスコードトランジスタＰＭ２のゲートには所定のバイアス電圧（“Ｈｉｇｈ”レベルの信号）が与えられる。すると、電流源カスコードトランジスタＰＭ２に流れる電流が減少し、電流源カスコードトランジスタＰＭ２が、消費電流Ｉａｍｐの変動を抑制する（動作している）状態となる。
　このときの列増幅回路１４ａの入力信号Ｖｉｎに応じた消費電流Ｉａｍｐは、図４のグラフに実線で示すようにほぼ一定となるが、入力信号Ｖｉｎに対する入力電圧レンジＤＲが小さくなるので、入力電圧レンジが撮影するシーンに最適でない場合が発生する。
　したがって、シーンが明るい場合には、入力信号Ｖｉｎに対する入力電圧レンジＤＲを大きくするために、上記したようにスイッチ素子１００に与える制御信号Ｖｓｅｌを電源に接続してスイッチ素子１００をＯＦＦにし、電流源カスコードトランジスタＰＭ２のソースとドレインを短絡する。これにより、電流源カスコードトランジスタＰＭ２がない状態にして、列増幅回路１４ａを入力信号Ｖｉｎに対する入力電圧レンジＤＲが大きい状態に切り替える。
　また、シーンが暗い場合には、入力信号Ｖｉｎに対する入力電圧レンジＤＲを大きくしなくてよいので、上記したようにスイッチ素子１００に与える制御信号Ｖｓｅｌをグランドに接続してスイッチ素子１００をＯＮにし、電流源カスコードトランジスタＰＭ２がある状態にする。これにより、列増幅回路１４ａを消費電流Ｉａｍｐの変動が小さい状態に切り替える。
　このように、本実施形態によれば、スイッチ素子１００のＯＮ、ＯＦＦにより、シーンによって電流源カスコードトランジスタＰＭ２の使用状態を切り替えることにより、列増幅回路１４ａを入力信号Ｖｉｎに対する入力電圧レンジＤＲが大きい状態または消費電流Ｉａｍｐの変動が小さい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジで撮影することが可能である。
　なお、上記した実施形態では、第２電流源トランジスタである電流源カスコードトランジスタのソースとドレインを短絡するか否かを切り替える構成について説明しているが、第１電流源トランジスタのソースとドレインを短絡するか否かを切り替える構成であってもよい。
　（第２の実施形態）
　本発明の第２の実施形態を説明する。本実施形態が第１の実施形態と異なる点は、本発明に係る切替部として、ソースが第２電流源トランジスタのソースに接続され、ドレインが第２電流源トランジスタのドレインに接続され、外部からゲートに供給される制御信号により、第２電流源トランジスタのソースとドレインを短絡するか否かを切り替えるスイッチ素子１１０を備える点である。これにより、それぞれのシーンに最適な入力電圧レンジで撮影することができる固体撮像装置を提供することが可能である。
　図５は、本実施形態に係るＭＯＳ型の固体撮像装置２の構成を示すブロック図である。固体撮像装置２は、第１の実施形態の固体撮像装置１の列増幅回路１４ａとは異なる構成の列増幅回路２４ａを備えた列増幅回路部２４を有し、複数の画素２１ａを行列状に配置した画素回路（画素アレイ）２１と、垂直走査回路２２と、垂直信号線２３と、列ＣＤＳ回路２５と、水平走査回路２６と、水平共通信号線２７と、出力アンプ回路２８とを備えている。列増幅回路２４ａの出力は、列ＣＤＳ回路２５に接続されており、水平走査回路２６からの選択信号を使って出力信号が水平共通信号線２７に順次読み出される。また、列増幅回路部２４にバイアス電圧を印加して列増幅回路部２４の入力電圧レンジを切り替える、バイアス回路２９を備えている。
　図６は、本発明の第２の実施形態に係る画素回路２１、列増幅回路部２４、バイアス回路２９の詳細な構成を示した回路図である。なお、各垂直信号線２３には垂直走査線Ｓ０～Ｓｎに対応する数の画素２１ａが並列に接続された画素列２１ｘが構成されているが、今回は回路図の簡略化のため、１画素分の画素２１ａとその列に接続される列増幅回路２４ａおよびバイアス回路２９のみを示す。
　図６に示すように、画素２１ａは、入射光に応じた信号電荷を生成、蓄積するフォトダイオードＰＤ１１と、フォトダイオードＰＤ１１から転送された信号電荷を蓄積するフローティングディフュージョンＦＤ１１を有している。フォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１１との間には、電荷転送トランジスタＮＭ１１が設けられ、フローティングディフュージョンＦＤ１１と電源信号線ＰＩＸＰＯＷとの間には、リセットトランジスタＮＭ１２が設けられている。また、転送トランジスタＮＭ１１のゲートは転送信号線ＴＲに接続され、リセットトランジスタＮＭ１２のゲートはリセット信号線ＲＳに接続されている。フローティングディフュージョンＦＤ１１は、垂直信号線２３と電源信号線ＰＩＸＰＯＷとの間に接続された増幅トランジスタＮＭ１３のゲートと接続されている。また、増幅トランジスタＮＭ１３は、垂直信号線２３に接続された電流源負荷トランジスタＮＭ１４と共にソースフォロア回路を形成し、フォトダイオードＰＤ１１からフローティングディフュージョンＦＤ１１に転送された信号電荷に応じた信号電圧を垂直信号線２３に出力する。
　また垂直信号線２３には、列増幅回路２４ａが接続されている。列増幅回路２４ａは、垂直信号線２３からの信号を増幅する増幅トランジスタＮＭ１５と、ドレインが増幅トランジスタＮＭ１５のドレインに接続された電流源カスコード（シールド）トランジスタＰＭ１２と、ドレインが電流源カスコードトランジスタＰＭ１２のソースに接続されソースが電源に接続された電流源トランジスタＰＭ１１とを備えている。
　また、電流源カスコードトランジスタＰＭ１２と並列に、スイッチ素子１１０が配置されている。スイッチ素子１１０は、ソースが電流源カスコードトランジスタＰＭ１２のソースに接続され、ドレインが電流源カスコードトランジスタＰＭ１２のドレインに接続され、外部からゲートに供給される制御信号Ｖｓｅｌにより、電流源カスコードトランジスタＰＭ１２のソースとドレインを短絡するスイッチトランジスタＰＭ１６で構成されている。
　また、列増幅回路２４ａは、入力容量Ｃｉｎと、帰還容量Ｃｆｂと、増幅トランジスタＮＭ１５と、クランプトランジスタＮＭ１６とを備えている。
　また、電流源トランジスタＰＭ１１のゲートおよび電流源カスコードトランジスタＰＭ１２のゲートには、電流源Ｉ１１、ＭＯＳトランジスタＮＭ１７、ＮＭ１８、ＮＭ１９、ＰＭ１３、ＰＭ１４、ＰＭ１５により構成されたカレントミラー回路を備えたバイアス回路２９の出力がそれぞれ接続されており、バイアス回路２９から電流源トランジスタＰＭ１１ゲートには電圧Ｖｃｕｒ、電流源カスコードトランジスタＰＭ１２には電圧Ｖｃａｓがそれぞれ印加される。
　なお、スイッチ素子１１０が、本発明における切替部に相当し、増幅トランジスタＮＭ１５、電流源トランジスタＰＭ１１、電流源カスコードトランジスタＰＭ１２、ＭＯＳトランジスタＰＭ１５、ＭＯＳトランジスタＮＭ１８がそれぞれ本発明における増幅トランジスタ、第１電流源トランジスタ、第２電流源トランジスタ、第３電流源トランジスタ、電流源負荷トランジスタに相当する。
　この増幅回路の増幅率Ａｃは、
Figure JPOXMLDOC01-appb-M000004
 で表される。
　本発明の実施形態における画素２１ａと列増幅回路２４ａの動作は第１の実施形態と同様であり、図３のタイミングチャートを使って説明する。
　まずｔ１～ｔ２のタイミングで、リセット信号線ＲＳに“Ｈｉｇｈ”レベルの信号を与え、画素２１ａ内のフローティングディフュージョンＦＤ１１を電源信号線ＰＩＸＰＯＷの電圧にリセットする。同時に、列増幅回路２４ａのクランプトランジスタＮＭ１６のゲートに接続されたリセット信号線ＣＬに“Ｈｉｇｈ”レベルの信号を与え、クランプトランジスタＮＭ１６をＯＮにして列増幅回路２４ａのリセットを行う。そして、ｔ３のタイミングでリセット信号線ＣＬに“Ｌｏｗ”レベルの信号を与え、クランプトランジスタＮＭ１６のリセットを解除する。その後、ｔ４～ｔ５のタイミングで、転送信号線ＴＲに“Ｈｉｇｈ”レベルの信号を与え、画素２１ａ内の電荷転送トランジスタＮＭ１１のゲートをＯＮにすることでフォトダイオードＰＤ１１に蓄積された信号電荷ＱをフローティングディフュージョンＦＤ１１に転送する。すると信号電荷ＱはＦＤ容量ＣｆｄによりＱ－Ｖ変換され、
Figure JPOXMLDOC01-appb-M000005
 の信号が垂直信号線２３に出力され、列増幅回路２４ａではさらにこの信号をＡｃ倍に増幅した信号
Figure JPOXMLDOC01-appb-M000006
 が出力端子Ｖｏｕｔに出力される。但し、ソースフォロア回路のゲインを１としている。
　ここで、スイッチ素子１１０の動作について説明する。
　列増幅回路２４ａの入力信号Ｖｉｎと消費電流Ｉａｍｐの関係は、第１の実施形態と同様、図４のように表される。
　Ｖｓｅｌをグランドにした場合、列増幅回路２４ａは、カスコードトランジスタがない状態、つまり、電流源カスコードトランジスタＰＭ１２が消費電流Ｉａｍｐの変動を抑制しない（動作していない）状態であり、図４のグラフに破線で示すように、入力信号Ｖｉｎに応じた消費電流Ｉａｍｐの変動が大きくなる。
　具体的には、スイッチ素子１１０のクランプトランジスタＮＭ１６のゲートに印加される制御信号Ｖｓｅｌをグランドに接続すると、スイッチトランジスタＰＭ１６がＯＮになり、電流源カスコードトランジスタＰＭ１２のソースとドレインが短絡される。すると、電流源カスコードトランジスタＰＭ１２が消費電流Ｉａｍｐの変動を抑制しない（動作していない）状態となる。
　このときの列増幅回路２４ａの入力信号Ｖｉｎに応じた消費電流Ｉａｍｐは、図４のグラフに破線で示すように一定でなく変動（減少）する。
　またＶｓｅｌを電源にした場合、列増幅回路２４ａは、カスコードトランジスタがある状態、つまり、電流源カスコードトランジスタＰＭ１２が消費電流Ｉａｍｐの変動を抑制する（動作している）状態であり、図４のグラフに実線で示すように、入力信号Ｖｉｎに応じた消費電流Ｉａｍｐの変動を十分に抑制できるが、回路ダイナミックレンジが小さくなる。
　具体的には、スイッチ素子１１０のクランプトランジスタＮＭ１６のゲートに印加される制御信号Ｖｓｅｌを電源に接続すると、スイッチトランジスタＰＭ１６がＯＦＦになり、電流源カスコードトランジスタＰＭ１２のソースとドレインは短絡されない。すると、電流源カスコードトランジスタＰＭ１２が消費電流Ｉａｍｐの変動を抑制する（動作している）状態となる。
　このときの列増幅回路２４ａの入力信号Ｖｉｎに応じた消費電流Ｉａｍｐは、図４のグラフに実線で示すようにほぼ一定となるが、入力信号Ｖｉｎに対する入力電圧レンジＤＲが小さくなるので、入力電圧レンジが撮影するシーンに最適でない場合が発生する。
　したがって、シーンが明るい場合には、入力信号Ｖｉｎに対する入力電圧レンジＤＲを大きくするために、上記したようにスイッチ素子１１０に与える制御信号Ｖｓｅｌをグランドに接続してスイッチ素子１１０をＯＮにし、電流源カスコードトランジスタＰＭ１２のソースとドレインを短絡する。これにより、電流源カスコードトランジスタＰＭ１２がない状態にして、入力信号Ｖｉｎに対する入力電圧レンジＤＲが大きい状態に切り替える。
　また、シーンが暗い場合には、入力信号Ｖｉｎに対する入力電圧レンジＤＲを大きくしなくてよいので、上記したようにスイッチ素子１１０に与える制御信号Ｖｓｅｌを電源に接続してスイッチ素子１１０をＯＦＦにし、電流源カスコードトランジスタＰＭ１２がある状態にする。これにより、列増幅回路２４ａを消費電流Ｉａｍｐの変動が小さい状態に切り替える。
　このように、本実施形態によれば、スイッチ素子１１０のＯＮ、ＯＦＦにより、シーンによって電流源カスコードトランジスタＰＭ１２の使用状態を切り替えることにより、列増幅回路２４ａを入力信号Ｖｉｎに対する入力電圧レンジＤＲが大きい状態または消費電流Ｉａｍｐの変動が小さい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジで撮影することが可能である。
　（変形例）
　以下に、第２の実施形態の変形例について説明する。本変形例に係る固体撮像装置は、列ＣＤＳ回路の代わりにカラムＡＤＣ（ＡＤコンバータ）回路を備えている点が第２の実施形態と異なる。図７に、本変形例に係る固体撮像装置の構成を示す。最近のＭＯＳセンサでは、図７に示すように、図５に示した列ＣＤＳ回路２５の代わりに列毎にカラムＡＤＣ（ＡＤコンバータ）３３を配置したカラムＡＤＣ（ＡＤコンバータ)回路３４を内蔵するものもある。また、カラムＡＤＣ回路３４の列毎の出力は、デジタルメモリ３５、シフトレジスタ３６に接続されている。このような構成によると、従来のアナログ出力の構成と比較して、ＡＤ変換の際に画素や列増幅回路で発生するＦＰＮも除去することができ、また画素信号を読み出した直後にデジタル信号に変換できるため、列ＣＤＳ回路、出力アンプ回路などの出力回路で発生するノイズを抑制でき、デジタル信号処理をチップ内で行うことができるなどのメリットがあるためである。
　本発明は、このようにカラムＡＤＣを内蔵しているチップの列増幅回路に搭載しても、同様の効果を得ることができる。
　（第３の実施形態）
　本発明の第３の実施形態を説明する。第３の実施形態では、本発明に係る固体撮像装置を備えたカメラシステムについて説明する。図８は、本発明の第３の実施形態に係る撮像装置（カメラシステム）を示す図である。
　図８に示すように、本実施形態の撮像装置１２０は、外光を集光する光学部材（レンズ）１２１と、本発明の第１または第２の実施形態に係るＭＯＳ型の固体撮像装置であるＭＯＳ型撮像素子１２２と、ＭＯＳ型撮像素子１２２内の回路の動作タイミングを制御するタイミング制御部１２３とを備えている。
　図８は、撮像装置１２０が、光学部材１２１を通って入射した光を画像信号に変換して出力するＭＯＳ型撮像素子１２２と、ＭＯＳ型撮像素子１２２から出力された画像信号を処理して表示装置などの外部機器に信号を出力する信号処理部１２４とを有する例を示している。ＭＯＳ型撮像素子１２２と信号処理部１２４とは同一半導体チップ上に形成されているが、互いに別々の半導体チップ上に形成される場合もある。
　撮像装置１２０としては、本発明の第１または第２の実施形態に係る固体撮像装置１、２が用いられる。したがって、ＭＯＳ型撮像素子１２２は、入射した光を電圧信号に変換する画素１３１と、画素１３１から出力された信号を処理する信号処理部１３２と、信号処理部１３２から出力された信号を画像信号として出力する出力回路１３３とを有している。ＭＯＳ型撮像素子１２２内の各回路は、第１の実施形態または第２の実施形態に係る固体撮像装置内の各回路と同一である。信号処理部１２４は、出力回路１３３からの画像信号を受ける相関２重サンプリング回路（ＣＤＳ）１３４と、ＡＧＣ（Ａｕｔｏ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）１３５と、ＡＤＣ（Ａｎａｌｏｇ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）１３６と、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）１３７とを有している。
　本実施形態のＭＯＳ型撮像素子１２２では、シーンによって消費電流Ｉａｍｐの変動が小さい状態、または、入力信号Ｖｉｎに対する入力電圧レンジＤＲが大きい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジを簡単な回路構成で実現できるため、撮像装置１２０のサイズを小さくし、カメラシステム全体としてサイズの縮小を図ることができる。
　（比較例）
　以下、本発明の第１および第２の実施形態の比較例として、第２電流源トランジスタを備えていない固体撮像装置について説明する。
　図９は、本比較例に係る画素回路４１、列増幅回路部４４、バイアス回路４９の詳細な構成を示した回路図である。なお、第１および第２の実施形態と同様に、各垂直信号線４３には、垂直走査線Ｓ０～Ｓｎに対応する数の複数の画素４１ａが並列に接続された、画素列４１ｘが構成されているが、今回は回路図の簡略化のため、１画素分の画素４１ａの回路と、その列に接続される列増幅回路４４ａおよびバイアス回路４９のみを示す。
　図９に示すように、画素４１ａと列増幅回路４４ａは、入射光に応じた信号電荷を生成、蓄積するフォトダイオードＰＤ２１と、フォトダイオードＰＤ２１から転送された信号電荷を蓄積するフローティングディフュージョンＦＤ２１を有している。フォトダイオードＰＤ２１とフローティングディフュージョンＦＤ２１との間には、電荷転送トランジスタＮＭ２１が設けられ、フローティングディフュージョンＦＤ２１と電源信号線ＰＩＸＰＯＷとの間には、リセットトランジスタＮＭ２２が設けられている。また、電荷転送トランジスタＮＭ２１のゲートは転送信号線ＴＲに接続され、リセットトランジスタＮＭ２２のゲートは、リセット信号線ＲＳに接続されている。フローティングディフュージョンＦＤ２１は、垂直信号線２３と電源信号線ＰＩＸＰＯＷとの間に接続された増幅トランジスタＮＭ２３のゲートと接続されている。また、増幅トランジスタＮＭ２３は、垂直信号線４３に接続された電流源負荷トランジスタＮＭ２４と共に、ソースフォロア回路を形成し、フォトダイオードＰＤ２１からフローティングディフュージョンＦＤ２１に転送された信号電荷に応じた信号電圧を垂直信号線４３に出力する。
　また垂直信号線４３には、入力容量Ｃｉｎと、帰還容量Ｃｆｂと、増幅トランジスタＮＭ２５と、電流源トランジスタＰＭ２１と、クランプトランジスタＮＭ２６からなる列増幅回路４４ａが接続されている。
　また、電流源トランジスタＰＭ２１のゲートＶｃｕｒには、電流源Ｉ４１、ＭＯＳトランジスタＮＭ２７、ＮＭ２９、ＰＭ２３により構成されたカレントミラー回路を備えたバイアス回路４９の出力が接続されている。ここで電流源トランジスタＰＭ２１のゲートには、バイアス電圧Ｖｃｕｒが印加されており飽和領域で動作している。
　この増幅回路の増幅率Ａｃは、
Figure JPOXMLDOC01-appb-M000007
 で表される。
　画素４１ａと列増幅回路４４ａの動作は、第１および第２の実施形態と同様であり、図１０のタイミングチャートを使って説明する。
　まずｔ１～ｔ２のタイミングで、リセット信号線ＲＳに“Ｈｉｇｈ”レベルの信号を与え、画素４１ａ内のフローティングディフュージョンＦＤ２１を電源信号線ＰＩＸＰＯＷの電圧にリセットする。同時に、列増幅回路４４ａのクランプトランジスタＮＭ２６のゲートに接続されたリセット信号線ＣＬに“Ｈｉｇｈ”レベルの信号を与え、クランプトランジスタＮＭ２６をＯＮにして列増幅回路４４ａのリセットを行う。そして、ｔ３のタイミングでリセット信号線ＣＬに“Ｌｏｗ”レベルの信号を与え、クランプトランジスタＮＭ２６のリセットを解除する。その後、ｔ４～ｔ５のタイミングで、転送信号線ＴＲに“Ｈｉｇｈ”レベルの信号を与え、画素４１ａ内の電荷転送トランジスタＮＭ２１ゲートをＯＮにすることでフォトダイオードＰＤ２１に蓄積された信号電荷ＱをフローティングディフュージョンＦＤ２１に転送する。すると、フローティングディフュージョンＦＤ２１からＦＤ容量ＣｆｄでＱ－Ｖ変換された
Figure JPOXMLDOC01-appb-M000008
 の信号が垂直信号線４３に出力され、列増幅回路４４ａではさらにこの信号をＡｃ倍に増幅した信号
Figure JPOXMLDOC01-appb-M000009
 が出力端子Ｖｏｕｔに出力される。但し、ソースフォロア回路のゲインを１としている。
　列増幅回路４４ａの電源、グランドはチップ端に設けられたボンディングパッドから配線されており、少なからずそれぞれ寄生抵抗Ｒｖｄｄ、Ｒｇｎｄをもっている。そこに、列毎に図９のようなシングルエンドの列増幅回路４４ａを設けると、入力信号Ｖｉｎに応じて電流源トランジスタＰＭ２１のＶｄｓ（ドレイン－ソース間電圧）が変動し、チャネル長変調効果により、図１１に示すように、列増幅回路４４ａの消費電流Ｉａｍｐが変動してしまう。この入力信号Ｖｉｎに応じた列増幅回路４４ａの電流変動は、寄生抵抗Ｒｖｄｄ、Ｒｇｎｄにより、各列増幅回路４４ａにおける電源、グランドにノイズとして現れる。この結果、図１２に示すように、列並列処理において同タイミングで読み出す行に高輝度被写体５０があるかないかで、特にセンサ出力信号を増幅した時に黒レベルの変動が生じて、図１２に示すように、横帯状のノイズとなって出力画像に出力段差発生部５１が現れる。
　（まとめ）
　本発明に係る固体撮像装置は、列増幅回路に設けられた電流源カスコードトランジスタのソースとドレインを短絡する切替部を有する。この構成によれば、切替部により、電流源カスコードトランジスタのソースとドレインを短絡して、電流源カスコードトランジスタの使用状態を切り替えることが可能となり、列増幅回路を消費電流の変動が小さい状態、または、入力信号に対する入力電圧レンジが大きい状態に切り替えて、それぞれのシーンに最適な入力電圧レンジで撮影することができる。ここでいうシーンとは、センサ出力を増幅するような暗い被写体を撮像する状態と、それ以外の明るい被写体を撮像する状態のことを表す。
　すなわち、本発明に係る固体撮像装置は、例えば暗いシーンの場合には、センサ出力信号を増幅して使用するため大きい入力電圧レンジを必要としない。そこで、スイッチ素子を切り替えてカスコードトランジスタがある状態にすることで、前記列増幅回路で発生する横帯状のノイズを抑制する。
　反対に、明るいシーンの場合には、大きい入力電圧レンジを必要とするため、スイッチ素子を切り替えてカスコードトランジスタがない状態にすることで、入力電圧レンジを大きくすることが可能である。
　このように、シーンによって電流源カスコードトランジスタの使用状態を切り替えることにより、それぞれのシーンに最適な入力電圧レンジを得ることが可能である。
　なお、本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
　例えば、上記した実施形態では、第２電流源トランジスタである電流源カスコードトランジスタのソースとドレインを短絡するか否かを切り替える構成としているが、第１電流源トランジスタのソースとドレインを短絡するか否かを切り替える構成であってもよい。
　また、スイッチ素子を構成するスイッチトランジスタのゲートアスペクト比を、電流源カスコードトランジスタのアスペクト比と同じ、若しくは、それ以上となるようにしてもよい。
　また、使用する各トランジスタの種類は、ｐ型、ｎ型どちらであってもよい。
　また、本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
　本発明に係る固体撮像装置およびカメラは、列増幅回路を備えた固体撮像装置において、列増幅回路の入力電圧レンジをシーンによって切り替えることが可能であり、特に、デジタルスチルカメラ、ビデオカメラ、監視カメラなど種々の撮像機器の固体撮像装置およびカメラとして有用である。
　１、２、２００　　固体撮像装置
　１１、２１、２０１　　画素回路
　１１ａ、２１ａ、４１ａ、１３１、２０１ａ　画素
　１３、２３、４３、２０３　　垂直信号線
　１４ａ、２４ａ、４４ａ　　列増幅回路
　１９、２９、４９　　バイアス回路
　１００、１１０　　スイッチ素子（切替部）
　１２０　　撮像装置（カメラ）
　１２２　　ＭＯＳ型撮像素子（固体撮像装置）
　ＮＭ５、ＮＭ１５、ＮＭ２５　　増幅トランジスタ
　ＮＭ８、ＮＭ１８　　ＭＯＳトランジスタ（電流源負荷トランジスタ）
　ＰＭ１、ＰＭ１１、ＰＭ２１　　電流源トランジスタ（第１電流源トランジスタ）
　ＰＭ２、ＰＭ１２　　電流源カスコードトランジスタ（第２電流源トランジスタ）
　ＰＭ５、ＰＭ１５　　ＭＯＳトランジスタ（第３電流源トランジスタ）
　ＰＭ６、ＰＭ１６　　スイッチトランジスタ

Claims (7)

  1. 　固体撮像装置であって、
    　行列状に配列され、入射光の強度に応じた信号を出力する複数の画素と、
    　前記画素の列に対応して設けられ、前記画素からの信号を列方向に伝達する複数の垂直信号線と、
    　前記複数の垂直信号線のそれぞれに設けられた列増幅回路とを備え、
    　前記列増幅回路は、
    　前記複数の垂直信号線のうちの対応する前記垂直信号線からの信号を増幅する増幅トランジスタと、
    　第１電流源トランジスタと、
    　前記第１電流源トランジスタとカスコード接続され、前記増幅トランジスタに電流を供給する第２電流源トランジスタとを有し、
    　前記固体撮像装置は、
    　前記第１電流源トランジスタおよび前記第２電流源トランジスタの一方のソースとドレインを短絡するか否かを切り替える切替部をさらに備える
    固体撮像装置。
  2. 　前記増幅トランジスタは、ソースがグランドに接続されたｎ型のＭＯＳトランジスタにより構成され、
    　前記第１電流源トランジスタは、ソースが電源に接続されたｐ型のＭＯＳトランジスタにより構成され、
    　前記第２電流源トランジスタは、ドレインが前記増幅トランジスタのドレインに接続されソースが前記第１電流源トランジスタのドレインに接続されたｐ型のＭＯＳトランジスタにより構成される
    請求項１に記載の固体撮像装置。
  3. 　前記切替部は、
    　前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに印加される電圧として、グランド電圧または電源電圧を印加するか、バイアス電圧を印加するかを切り替える
    請求項１に記載の固体撮像装置。
  4. 　前記固体撮像装置は、
    　前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに印加される電圧を生成するバイアス回路をさらに備え、
    　前記バイアス回路は、
    　ゲートが前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートに接続されソースが電源またはグランドに接続された第３電流源トランジスタと、
    　ドレインが前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートおよび前記第３電流源トランジスタのゲートに接続されソースがグランドまたは電源に接続された電流源負荷トランジスタとを有し、
    　前記切替部は、
    　ソースが前記第３電流源トランジスタのドレインに接続され、ドレインが前記第３電流源トランジスタのゲートおよび前記電流源負荷トランジスタのドレインに接続されたスイッチトランジスタで構成され、
    　外部からゲートに供給される制御信号により、前記バイアス回路から出力される電圧として、グランド電圧または電源電圧を出力するか、バイアス電圧を出力するかを切り替える
    請求項３に記載の固体撮像装置。
  5. 　前記切替部は、
    　ソースおよびドレインが前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のソースおよびドレインにそれぞれ接続され、外部からゲートに供給される制御信号により、前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のソースとドレインを短絡するスイッチトランジスタで構成される
    請求項１に記載の固体撮像装置。
  6. 　前記スイッチトランジスタのゲートアスペクト比は、前記スイッチトランジスタによりソースとドレインが短絡される前記第１電流源トランジスタおよび前記第２電流源トランジスタの前記一方のゲートアスペクト比と同じ若しくはそれ以上となる
    請求項４に記載の固体撮像装置。
  7. 　請求項１に記載の固体撮像装置を備えるカメラ。
PCT/JP2010/003232 2009-07-21 2010-05-13 固体撮像装置およびそれを備えたカメラ WO2011010420A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009170590A JP2011029726A (ja) 2009-07-21 2009-07-21 固体撮像装置およびそれを備えたカメラ
JP2009-170590 2009-07-21

Publications (1)

Publication Number Publication Date
WO2011010420A1 true WO2011010420A1 (ja) 2011-01-27

Family

ID=43498901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003232 WO2011010420A1 (ja) 2009-07-21 2010-05-13 固体撮像装置およびそれを備えたカメラ

Country Status (2)

Country Link
JP (1) JP2011029726A (ja)
WO (1) WO2011010420A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153944A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 増幅回路、撮像装置、および、増幅回路の制御方法
JP2022141460A (ja) * 2021-03-15 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252529A (ja) * 2004-03-03 2005-09-15 Sony Corp 固体撮像装置、画素信号読出方法
JP2009038531A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 固体撮像装置及びその駆動方法
JP2009177749A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252529A (ja) * 2004-03-03 2005-09-15 Sony Corp 固体撮像装置、画素信号読出方法
JP2009038531A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 固体撮像装置及びその駆動方法
JP2009177749A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置

Also Published As

Publication number Publication date
JP2011029726A (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
US10491848B2 (en) Solid-state imaging device and electronic apparatus
US8259205B2 (en) Solid-state image pickup device
KR100864037B1 (ko) 상관 이중 샘플링 회로와 이 상관 이중 샘플링 회로를구비한 ｃｍｏｓ 이미지 센서
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US8045032B2 (en) Solid-state imaging device having a voltage clipping circuit to prevent image defects and driving method thereof
US10044953B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8063964B2 (en) Dual sensitivity image sensor
KR102553988B1 (ko) 고체 촬상 소자 및 촬상 장치
US8294798B2 (en) Solid-state imaging apparatus
JP2009177749A (ja) 固体撮像装置
US20100231761A1 (en) Image sensor and image capturing apparatus
JP2008252195A (ja) Ｃｍｏｓ固体撮像装置
JP2008042679A (ja) 光電変換装置及び撮像装置
WO2010092651A1 (ja) 固体撮像装置及び撮像装置
US20110279720A1 (en) Solid-state imaging device and camera
JP2008124527A (ja) 固体撮像装置及び撮像装置
US10425605B2 (en) Image sensor and image capturing apparatus
US20090237538A1 (en) Solid-state image pickup device
CN107257445B (zh) 固体成像元件和拍摄装置
WO2011010420A1 (ja) 固体撮像装置およびそれを備えたカメラ
JP2011029734A (ja) 固体撮像装置、その駆動方法及びカメラ
JP6028791B2 (ja) 撮像ユニット、撮像装置および制御プログラム
JP2012151692A (ja) 固体撮像装置及びこれを備えた撮像システム
CN109672833B (zh) 摄像装置及相机系统
WO2011064921A1 (ja) 固体撮像装置、その駆動方法、及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10802042

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10802042

Country of ref document: EP

Kind code of ref document: A1