JP2008124527A - 固体撮像装置及び撮像装置 - Google Patents
固体撮像装置及び撮像装置 Download PDFInfo
- Publication number
- JP2008124527A JP2008124527A JP2006302701A JP2006302701A JP2008124527A JP 2008124527 A JP2008124527 A JP 2008124527A JP 2006302701 A JP2006302701 A JP 2006302701A JP 2006302701 A JP2006302701 A JP 2006302701A JP 2008124527 A JP2008124527 A JP 2008124527A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- dummy
- signal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
Abstract
【課題】 回路規模の拡大を招くことなく、太陽黒化補正と縦筋補正を有効に行う。
【解決手段】 有効画素領域100の各画素列に対応して1ライン分の画素ダミーアンプトランジスタ121、及び画素ダミー選択トランジスタ122を設けて画素ダミー領域を構成し、さらに、各画素ダミーアンプトランジスタ121にバイアス電圧を印加する補正バイアス回路123を設け、ブランキング期間に縦筋の補正を行う機能と、リセット時の電圧をクランプする太陽黒化補正の機能とを具備した補正部120を構成する。ここで、画素ダミーのアンプトランジスタ121及び画素ダミー選択トランジスタ122として、有効画素領域100におけるアンプトランジスタ103及び選択トランジスタ105と同種類のトランジスタを用いる。
【選択図】図1
【解決手段】 有効画素領域100の各画素列に対応して1ライン分の画素ダミーアンプトランジスタ121、及び画素ダミー選択トランジスタ122を設けて画素ダミー領域を構成し、さらに、各画素ダミーアンプトランジスタ121にバイアス電圧を印加する補正バイアス回路123を設け、ブランキング期間に縦筋の補正を行う機能と、リセット時の電圧をクランプする太陽黒化補正の機能とを具備した補正部120を構成する。ここで、画素ダミーのアンプトランジスタ121及び画素ダミー選択トランジスタ122として、有効画素領域100におけるアンプトランジスタ103及び選択トランジスタ105と同種類のトランジスタを用いる。
【選択図】図1
Description
本発明は、画像に生じる縦筋補正用と太陽黒化補正用の回路を有する固体撮像装置及び、その固体撮像装置を用いた撮像装置に関する。
従来より、複数の画素を2次元配列で設けた画素アレイ部を有し、この画素アレイ部の各画素で読み取った画素信号を各画素列毎に順次読み出し、各列信号にCDS処理等を施して画像信号に変換して出力するCMOSイメージセンサが提供されている。
このCMOSイメージセンサでは出力信号が列毎、あるいは出力信号経路毎にばらつきをもつことで、筋状の固定パターンノイズが発生し易い。
そのためフォトダイオードと接続されない画素外アンプトランジスタを利用して縦筋ノイズ補正用のデータを得る手法が提案されている(例えば特許文献1参照)。
この画素外アンプトランジスタは、有効画素の画素内アンプトランジスタとペアで動作するものであり、画素内アンプトランジスタに対して画素外アンプトランジスタのサイズを大きくすることにより、見かけ上のアンプトランジスタのサイズを拡大して閾値のばらつきを抑え、かつ動作点を任意に変更できることにより、ゲイン性の縦筋の補正を可能としたものである。
このCMOSイメージセンサでは出力信号が列毎、あるいは出力信号経路毎にばらつきをもつことで、筋状の固定パターンノイズが発生し易い。
そのためフォトダイオードと接続されない画素外アンプトランジスタを利用して縦筋ノイズ補正用のデータを得る手法が提案されている(例えば特許文献1参照)。
この画素外アンプトランジスタは、有効画素の画素内アンプトランジスタとペアで動作するものであり、画素内アンプトランジスタに対して画素外アンプトランジスタのサイズを大きくすることにより、見かけ上のアンプトランジスタのサイズを拡大して閾値のばらつきを抑え、かつ動作点を任意に変更できることにより、ゲイン性の縦筋の補正を可能としたものである。
また、CMOSイメージセンサの別の問題として、非常に大きな光が入射された際に出力信号が急激に低下し、その部分が黒く見えるという黒化現象がある。この対策としては、画素内にフォトダイオードを持たないアンプ(以下、画素ダミーアンプトランジスタという)を形成するとともに、画素から出力されるリセット電圧が超大光量入射を示す異常値であることを検知する手段を設け、超大光量入射の検出時に、リセット電圧を画素ダミーアンプトランジスタの出力電圧で置き換えるようにする方法が提案されている(例えば特許文献2参照)。
ここで、画素ダミーアンプトランジスタはリセット信号期間にのみに動作し、必要に応じてリセット電圧を置き換えるというクランプ手法である。
ここで、画素ダミーアンプトランジスタはリセット信号期間にのみに動作し、必要に応じてリセット電圧を置き換えるというクランプ手法である。
図19は、このような従来技術を適用した固体撮像装置(CMOSイメージセンサ)の全体構成を示す回路図である。
図示のように、このイメージセンサにおいて、有効画素領域200には、複数の画素が2次元マトリクス状に配列されている。各画素には、光電変換を行うフォトダイオード201と、転送トランジスタ202、アンプトランジスタ203、リセットトランジスタ204、及び選択トランジスタ205といった画素トランジスタが設けられている。
また、垂直駆動回路210は、各画素トランジスタに対し、転送パルス(TRG)、選択パルス(SEL)、リセットパルス(RSE)等を供給し、フォトダイオード201によって得られた信号電荷を画素信号(SIG)に変換して垂直信号線220に出力するよう制御する。なお、垂直信号線220は画素列毎に設けられ、それぞれ電流源221が接続され、出力端が画素信号読み出し回路222に接続されている。
また、縦筋補正部230は、画素外アンプトランジスタ231、画素外選択トランジスタ232、縦筋補正用バイアス回路233より構成され、垂直駆動回路210からの選択パルスによって有効画素のアンプトランジスタとペアで動作する。
また、太陽黒化補正部240は、画素ダミーアンプトランジスタ241、画素ダミー選択トランジスタ242、太陽黒化補正バイアス回路243より構成され、垂直駆動回路210からの選択パルスによってリセット期間に必要によってクランプ用電圧を出力する。
図示のように、このイメージセンサにおいて、有効画素領域200には、複数の画素が2次元マトリクス状に配列されている。各画素には、光電変換を行うフォトダイオード201と、転送トランジスタ202、アンプトランジスタ203、リセットトランジスタ204、及び選択トランジスタ205といった画素トランジスタが設けられている。
また、垂直駆動回路210は、各画素トランジスタに対し、転送パルス(TRG)、選択パルス(SEL)、リセットパルス(RSE)等を供給し、フォトダイオード201によって得られた信号電荷を画素信号(SIG)に変換して垂直信号線220に出力するよう制御する。なお、垂直信号線220は画素列毎に設けられ、それぞれ電流源221が接続され、出力端が画素信号読み出し回路222に接続されている。
また、縦筋補正部230は、画素外アンプトランジスタ231、画素外選択トランジスタ232、縦筋補正用バイアス回路233より構成され、垂直駆動回路210からの選択パルスによって有効画素のアンプトランジスタとペアで動作する。
また、太陽黒化補正部240は、画素ダミーアンプトランジスタ241、画素ダミー選択トランジスタ242、太陽黒化補正バイアス回路243より構成され、垂直駆動回路210からの選択パルスによってリセット期間に必要によってクランプ用電圧を出力する。
また、画素信号読み出し回路222は、垂直駆動回路210から出力される1ライン分の画素信号を保持し、水平シフトレジスタ223の制御によって1ライン分の画素信号を順次水平方向に転送し、アナログフロントエンド(AFE)250に出力する。
アナログフロントエンド(AFE)250には、CDS(相関二重サンプリング)、AGC(ゲインコントロール)等が設けられ、画素信号読み出し回路222から出力される画素信号に必要に応じてゲイン調整や高周波成分の除去等を行い、アナログ画像信号を生成してA/Dコンバータ(ADC)260に出力する。A/Dコンバータ(ADC)260は、アナログフロントエンド(AFE)250からの画像信号をデジタルデータに変換して出力処理部270に供給し、出力処理部270では、デジタルデータを出力用の信号に変換する信号処理を行い、さらに後段のDSP(デジタルシグナルプロセッサ)等を含む信号処理回路に出力する。
また、タイミング制御回路280は、以上の各部に必要なタイミング信号を供給する。
特開2005−223860号公報
特許3517614号公報
アナログフロントエンド(AFE)250には、CDS(相関二重サンプリング)、AGC(ゲインコントロール)等が設けられ、画素信号読み出し回路222から出力される画素信号に必要に応じてゲイン調整や高周波成分の除去等を行い、アナログ画像信号を生成してA/Dコンバータ(ADC)260に出力する。A/Dコンバータ(ADC)260は、アナログフロントエンド(AFE)250からの画像信号をデジタルデータに変換して出力処理部270に供給し、出力処理部270では、デジタルデータを出力用の信号に変換する信号処理を行い、さらに後段のDSP(デジタルシグナルプロセッサ)等を含む信号処理回路に出力する。
また、タイミング制御回路280は、以上の各部に必要なタイミング信号を供給する。
しかしながら、上述した図19に示す従来技術では、縦筋ノイズ補正用としての画素外アンプトランジスタと、太陽黒化補正用としての画素ダミーアンプトランジスタとを独立の回路構成によって実現しており、回路の大規模化を招いている。
また、画素トランジスタと画素ダミーアンプトランジスタが同じトランジスタでないため、閾値など、プロセスバラツキの影響が結果として補正のばらつきになる問題がある。
また、別の問題として従来構成では黒化現象の対策として用いられる補正用トランジスタが列毎に用いられていることにより、画素ダミーの閾値ばらつきにより補正部の動作時に新たに固定パターンノイズが生じてしまうという問題がある。
また、画素トランジスタと画素ダミーアンプトランジスタが同じトランジスタでないため、閾値など、プロセスバラツキの影響が結果として補正のばらつきになる問題がある。
また、別の問題として従来構成では黒化現象の対策として用いられる補正用トランジスタが列毎に用いられていることにより、画素ダミーの閾値ばらつきにより補正部の動作時に新たに固定パターンノイズが生じてしまうという問題がある。
そこで本発明は、回路規模の拡大を招くことなく、太陽黒化補正と縦筋補正を有効に行うことが可能な固体撮像装置及び撮像装置を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像装置は、光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路とを有し、前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備したことを特徴とする。
また本発明の固体撮像装置は、光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路と、前記垂直信号線を画素行方向に短絡・分離するスイッチ手段とを有し、前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に、前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備し、前記縦筋補正手段によって決定された補正量を前記太陽黒化補正手段のバイアス電圧発生器にフィードバックすることにより、前記画素ダミー増幅トランジスタに対するバイアス電圧のばらつきを補正し、前記リセット電圧を置き換えて太陽黒化補正を行うことを特徴とする。
また本発明の撮像装置は、被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の受光部に被写体像を結像させる撮像光学系と、前記撮像光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、撮像信号を生成する信号処理部と、前記信号処理部によって生成された撮像信号を記録する記録部と、前記信号処理部によって生成された撮像信号を出力する出力部と、撮像動作を制御するための各種信号を入力する操作部と有し、前記固体撮像装置は、光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路とを有し、前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備したことを特徴とする。
また本発明の撮像装置は、被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の受光部に被写体像を結像させる撮像光学系と、前記撮像光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、撮像信号を生成する信号処理部と、前記信号処理部によって生成された撮像信号を記録する記録部と、前記信号処理部によって生成された撮像信号を出力する出力部と、撮像動作を制御するための各種信号を入力する操作部と有し、前記固体撮像装置は、光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路と、前記垂直信号線を画素行方向に短絡・分離するスイッチ手段とを有し、前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に、前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備し、前記縦筋補正手段によって決定された補正量を前記太陽黒化補正手段のバイアス電圧発生器にフィードバックすることにより、前記画素ダミー増幅トランジスタに対するバイアス電圧のばらつきを補正し、前記リセット電圧を置き換えて太陽黒化補正を行うことを特徴とする。
本発明の固体撮像装置によれば、太陽黒化補正手段と縦筋補正手段とで共通の画素ダミートランジスタを用いることにより、従来に比べレイアウト面積の縮小化、回路削減による低消費電力化を実現することができる。
また、従来の固体撮像装置では対応できていない太陽黒化補正手段のトランジスタばらつきによる固定パターンノイズを低減する縦筋補正手段を実現でき、画質の向上を実現できる。
また、従来の固体撮像装置では対応できていない太陽黒化補正手段のトランジスタばらつきによる固定パターンノイズを低減する縦筋補正手段を実現でき、画質の向上を実現できる。
また、本発明の撮像装置によれば、固体撮像装置の太陽黒化補正手段と縦筋補正手段とで共通の画素ダミートランジスタを用いることにより、従来に比べレイアウト面積の縮小化、回路削減による低消費電力化を実現することができる。
また、従来の固体撮像装置では対応できていない太陽黒化補正手段のトランジスタばらつきによる固定パターンノイズを低減する縦筋補正手段を実現でき、画質の向上を実現できる。
また、従来の固体撮像装置では対応できていない太陽黒化補正手段のトランジスタばらつきによる固定パターンノイズを低減する縦筋補正手段を実現でき、画質の向上を実現できる。
図1は本発明の実施の形態による固体撮像装置(CMOSイメージセンサ)の全体構成を示すブロック図である。
図示のように、本実施の形態によるCMOSイメージセンサは、複数の画素を2次元方向に配列した有効画素領域100と、画素を選択する垂直駆動回路110と、太陽黒化補正部及び縦筋補正部を共通化した補正部120と、画素信号読み出し回路130と、水平シフトレジスタ140と、アナログフロントエンド(AFE)150と、A/Dコンバータ(ADC)160と、出力処理部170と、タイミング制御回路180とを有する。
図示のように、本実施の形態によるCMOSイメージセンサは、複数の画素を2次元方向に配列した有効画素領域100と、画素を選択する垂直駆動回路110と、太陽黒化補正部及び縦筋補正部を共通化した補正部120と、画素信号読み出し回路130と、水平シフトレジスタ140と、アナログフロントエンド(AFE)150と、A/Dコンバータ(ADC)160と、出力処理部170と、タイミング制御回路180とを有する。
このような構成において、有効画素領域100の各画素には、光電変換を行うフォトダイオード101と、転送トランジスタ102、アンプトランジスタ103、リセットトランジスタ104、及び選択トランジスタ105といった画素トランジスタが設けられている。
また、垂直駆動回路110は、各画素トランジスタに対し、転送パルス(TRG)、選択パルス(SEL)、リセットパルス(RSE)等を供給し、フォトダイオード101によって得られた信号電荷を画素信号(SIG)に変換して垂直信号線190に出力するよう制御する。なお、垂直信号線190は画素列毎に設けられ、それぞれ電流源191が接続され、出力端が画素信号読み出し回路130に接続されている。
また、補正部120は、1ライン分の画素ダミーアンプトランジスタ121、及び画素ダミー選択トランジスタ122と、各画素ダミーアンプトランジスタ121に共通のバイアス電圧を印加する補正バイアス回路123等より構成され、縦筋補正と太陽黒化補正の動作を行う。なお、画素ダミーアンプトランジスタ121と画素ダミー選択トランジスタ122をまとめて画素ダミーまたは画素ダミートランジスタという。
そして、本例では、画素ダミーのアンプトランジスタ121及び画素ダミー選択トランジスタ122として、有効画素領域におけるアンプトランジスタ103及び選択トランジスタ105と同種類のトランジスタを用いている。なお、その詳細については後述する。
また、垂直駆動回路110は、各画素トランジスタに対し、転送パルス(TRG)、選択パルス(SEL)、リセットパルス(RSE)等を供給し、フォトダイオード101によって得られた信号電荷を画素信号(SIG)に変換して垂直信号線190に出力するよう制御する。なお、垂直信号線190は画素列毎に設けられ、それぞれ電流源191が接続され、出力端が画素信号読み出し回路130に接続されている。
また、補正部120は、1ライン分の画素ダミーアンプトランジスタ121、及び画素ダミー選択トランジスタ122と、各画素ダミーアンプトランジスタ121に共通のバイアス電圧を印加する補正バイアス回路123等より構成され、縦筋補正と太陽黒化補正の動作を行う。なお、画素ダミーアンプトランジスタ121と画素ダミー選択トランジスタ122をまとめて画素ダミーまたは画素ダミートランジスタという。
そして、本例では、画素ダミーのアンプトランジスタ121及び画素ダミー選択トランジスタ122として、有効画素領域におけるアンプトランジスタ103及び選択トランジスタ105と同種類のトランジスタを用いている。なお、その詳細については後述する。
また、画素信号読み出し回路130は、垂直駆動回路110から出力される1ライン分の画素信号を保持し、水平シフトレジスタ140の制御によって1ライン分の画素信号を順次水平方向に転送し、アナログフロントエンド(AFE)150に出力する。
アナログフロントエンド(AFE)150には、CDS(相関二重サンプリング)、AGC(ゲインコントロール)等が設けられ、画素信号読み出し回路130から出力される画素信号に必要に応じてゲイン調整や高周波成分の除去等を行い、A/Dコンバータ(ADC)160に出力する。A/Dコンバータ(ADC)160は、アナログフロントエンド(AFE)150からの画像信号をデジタルデータに変換して出力処理部170に供給し、出力処理部170では、デジタルデータを出力用の信号に変換する信号処理を行い、さらに後段のDSP(デジタルシグナルプロセッサ)等を含む信号処理回路に出力する。
また、タイミング制御回路180は、以上の各部に必要なタイミング信号を供給する。
アナログフロントエンド(AFE)150には、CDS(相関二重サンプリング)、AGC(ゲインコントロール)等が設けられ、画素信号読み出し回路130から出力される画素信号に必要に応じてゲイン調整や高周波成分の除去等を行い、A/Dコンバータ(ADC)160に出力する。A/Dコンバータ(ADC)160は、アナログフロントエンド(AFE)150からの画像信号をデジタルデータに変換して出力処理部170に供給し、出力処理部170では、デジタルデータを出力用の信号に変換する信号処理を行い、さらに後段のDSP(デジタルシグナルプロセッサ)等を含む信号処理回路に出力する。
また、タイミング制御回路180は、以上の各部に必要なタイミング信号を供給する。
次に、本実施の形態で特徴となる補正部120の画素ダミートランジスの構成について説明する。
図2は有効画素領域の画素トランジスタと補正部の画素ダミートランジスタの第1の実施例を示す回路図である。ここでは、図2を用いて各トランジスタの電圧降下について説明する。
まず、フォトダイオード101で蓄積された信号は転送トランジスタ102を介してアンプトランジスタ103のゲートに入力される。このアンプトランジスタ103はソースフォロア回路になっているため、アンプトランジスタ103のソース電位はゲートレベルVGより約Vth分降下したレベルになり、出力信号(SIG)としては選択トランジスタ105のVDS分をさらに差し引いた電位となる。
ここで選択トランジスタ105は線形領域(スイッチ)動作をしているため、プロセスのバラツキとしてはアンプトランジスタ103のVthがバラツキの主要因である。太陽黒化補正として用いられるクランプ電圧レベルは画素ダミーアンプトランジスタ121の電圧のゲート電圧から約Vth分を差し引いた値であるため、画素トランジスタと画素ダミートランジスタが同じ種類でない場合、プロセスがばらついたときに、クランプレベルが所望の値とならない問題が起こる。
図2は有効画素領域の画素トランジスタと補正部の画素ダミートランジスタの第1の実施例を示す回路図である。ここでは、図2を用いて各トランジスタの電圧降下について説明する。
まず、フォトダイオード101で蓄積された信号は転送トランジスタ102を介してアンプトランジスタ103のゲートに入力される。このアンプトランジスタ103はソースフォロア回路になっているため、アンプトランジスタ103のソース電位はゲートレベルVGより約Vth分降下したレベルになり、出力信号(SIG)としては選択トランジスタ105のVDS分をさらに差し引いた電位となる。
ここで選択トランジスタ105は線形領域(スイッチ)動作をしているため、プロセスのバラツキとしてはアンプトランジスタ103のVthがバラツキの主要因である。太陽黒化補正として用いられるクランプ電圧レベルは画素ダミーアンプトランジスタ121の電圧のゲート電圧から約Vth分を差し引いた値であるため、画素トランジスタと画素ダミートランジスタが同じ種類でない場合、プロセスがばらついたときに、クランプレベルが所望の値とならない問題が起こる。
よって、本例のように、画素ダミーアンプトランジスタ121として有効画素領域におけるアンプトランジスタ103、選択トランジスタ105と同種類のトランジスタを用いることにより、プロセスばらつきの影響を低減することができる。ここでの同種類とは、プロセス工程が同一であることであり、例えば注入イオン種などが同一であるようなトランジスタを意味する。
また、チャネルの幅(W)と長さ(L)のサイズ比を同じにすることによってソースフォロアでの電圧降下分、及び選択トランジスタでのVDS分も同じにすることができる。サイズ比を同じくすることにより、巨大光量時においてのクランプ電位を与えるために有効画素でのフローティングディフュージョン(FD)の電位(アンプのゲート電位に相当)とほぼ同電位で画素ダミートランジスタのゲートにバイアスを行うことができ、プロセス変動に強い構成となる。
トランジスタサイズの大きさとしては縦筋補正時でのばらつき低減のために画素ピッチに収まる最大のサイズを選ぶのが望ましい。さらに画素ダミーを複数回読み出すことによりランダムノイズを削減することも可能である。
また、チャネルの幅(W)と長さ(L)のサイズ比を同じにすることによってソースフォロアでの電圧降下分、及び選択トランジスタでのVDS分も同じにすることができる。サイズ比を同じくすることにより、巨大光量時においてのクランプ電位を与えるために有効画素でのフローティングディフュージョン(FD)の電位(アンプのゲート電位に相当)とほぼ同電位で画素ダミートランジスタのゲートにバイアスを行うことができ、プロセス変動に強い構成となる。
トランジスタサイズの大きさとしては縦筋補正時でのばらつき低減のために画素ピッチに収まる最大のサイズを選ぶのが望ましい。さらに画素ダミーを複数回読み出すことによりランダムノイズを削減することも可能である。
図3は有効画素領域の画素トランジスタと補正部の画素ダミートランジスタの第2の実施例を示す回路図である。なお、図2に示す実施例と共通の要素については同一符号を付して説明する。
図2に示した実施例では、アンプトランジスタ103、121が垂直信号線側に接続され、選択トランジスタ105、122が電源電圧側に接続されていたが、図3に示すように、この実施例では、選択トランジスタ105、122が垂直信号線側に接続され、アンプトランジスタ103、121が電源電圧側に接続されている。本実施例の構成は、FDレベルを選択トランジスタのスイッチングによるカップリングで持ち上げることで、ダイナミックレンジを広くしたい場合に考えられる。この場合においては、選択トランジスタはSIGレベルを決める要因ではなくなり、画素アンプトランジスタと画素ダミーのアンプトランジスタを同種類のものを用いるだけでもバラツキに強い回路構成をとることができる。
図2に示した実施例では、アンプトランジスタ103、121が垂直信号線側に接続され、選択トランジスタ105、122が電源電圧側に接続されていたが、図3に示すように、この実施例では、選択トランジスタ105、122が垂直信号線側に接続され、アンプトランジスタ103、121が電源電圧側に接続されている。本実施例の構成は、FDレベルを選択トランジスタのスイッチングによるカップリングで持ち上げることで、ダイナミックレンジを広くしたい場合に考えられる。この場合においては、選択トランジスタはSIGレベルを決める要因ではなくなり、画素アンプトランジスタと画素ダミーのアンプトランジスタを同種類のものを用いるだけでもバラツキに強い回路構成をとることができる。
図4は本例で用いる縦筋補正回路の構成例を示すブロック図である。
図示のように、この縦筋補正回路は、例えば出力処理部270内に設けられており、ADC260からの回路ばらつき信号を加算平均する加算平均回路291と、この出力を保持するラインメモリ292と、ADC260からの有効画素信号とラインメモリ292の信号とを減算して信号処理部290に出力する減算器293とを有する。
この縦筋補正回路では、1フレームでのブランキング期間(有効領域の画素は未選択)に、画素ダミーアンプトランジスタのゲートに黒信号出力レベル(電源電圧VDD付近)、またはある一定の電圧レベルを入力することで、各カラムでの回路ばらつき信号を出力する。ここで複数回、画素ダミーアンプトランジスタから信号出力させ、加算平均回路291で加算平均することで、ランダムノイズを除去する。この出力を補正データとしてラインメモリ292に記憶する。そして、有効画素の読み出しの際にA/D変換後の有効画素信号から補正信号を減算器293によって差し引くことにより、画素信号読み出し回路の列毎のばらつきに起因した縦筋ノイズ(固定パターンノイズ)を除去する。
すなわち、本例では、画素ダミーは縦筋の検出に用い、その補正については後段の縦筋補正回路における信号処理により行うようにしたものである。
図示のように、この縦筋補正回路は、例えば出力処理部270内に設けられており、ADC260からの回路ばらつき信号を加算平均する加算平均回路291と、この出力を保持するラインメモリ292と、ADC260からの有効画素信号とラインメモリ292の信号とを減算して信号処理部290に出力する減算器293とを有する。
この縦筋補正回路では、1フレームでのブランキング期間(有効領域の画素は未選択)に、画素ダミーアンプトランジスタのゲートに黒信号出力レベル(電源電圧VDD付近)、またはある一定の電圧レベルを入力することで、各カラムでの回路ばらつき信号を出力する。ここで複数回、画素ダミーアンプトランジスタから信号出力させ、加算平均回路291で加算平均することで、ランダムノイズを除去する。この出力を補正データとしてラインメモリ292に記憶する。そして、有効画素の読み出しの際にA/D変換後の有効画素信号から補正信号を減算器293によって差し引くことにより、画素信号読み出し回路の列毎のばらつきに起因した縦筋ノイズ(固定パターンノイズ)を除去する。
すなわち、本例では、画素ダミーは縦筋の検出に用い、その補正については後段の縦筋補正回路における信号処理により行うようにしたものである。
次にCMOSイメージセンサの1V期間動作を図10に示す。まず、垂直同期信号をXVS、水平同期信号をXHSとすると、センサ出力として有効画素出力の前後にブランキング期間が続く動作になる。このブランキング期間内に黒基準出力を出力する。
そして、本例の補正部120は、有効画素出力期間には太陽黒化部として動作し、ブランキング期間には縦筋補正部として補正用の信号を後段の縦筋補正回路に出力する。これにより、1V期間内に同一回路で2つの機能をもたせることが可能となる。
従来技術の縦筋補正として図11、図12に示すようなオフセット性、ゲイン性起因の縦筋補正が必要になる。すなわち、図11、図12は任意のM列とN列における入力信号出力信号の関係を示しており、図11に示すM列とN列の間の黒レベルに基づくオフセット性によって縦筋が発生し、図12に示すM列とN列の間のゲイン特性の差異によって縦筋が発生する。
このため画素ダミーアンプトランジスタのゲート電位はオフセット性の場合、黒レベル、ゲイン性を補正する場合は白レベルの電位を与える必要がある。
そして、本例の補正部120は、有効画素出力期間には太陽黒化部として動作し、ブランキング期間には縦筋補正部として補正用の信号を後段の縦筋補正回路に出力する。これにより、1V期間内に同一回路で2つの機能をもたせることが可能となる。
従来技術の縦筋補正として図11、図12に示すようなオフセット性、ゲイン性起因の縦筋補正が必要になる。すなわち、図11、図12は任意のM列とN列における入力信号出力信号の関係を示しており、図11に示すM列とN列の間の黒レベルに基づくオフセット性によって縦筋が発生し、図12に示すM列とN列の間のゲイン特性の差異によって縦筋が発生する。
このため画素ダミーアンプトランジスタのゲート電位はオフセット性の場合、黒レベル、ゲイン性を補正する場合は白レベルの電位を与える必要がある。
図6は、このような画素ダミーアンプトランジスタのゲート電位を制御するバイアス回路を示すブロック図である。
図示のように、本例のバイアス回路123は、縦筋補正用と太陽黒化補正用の複数のバイアス電圧を得るための分圧抵抗器1231と、このバイアス電圧を選択するためのセレクタ1232と、このセレクタ1232を制御するバイアス制御回路1233とを有する。
バイアス電圧の生成にあたって、電源とGNDとの間を分圧抵抗器1231で分割し、バイアス制御回路1233によってセレクタ1232を制御し、所望の電圧値を画素ダミーアンプトランジスタのゲートに印加する。
図示のように、本例のバイアス回路123は、縦筋補正用と太陽黒化補正用の複数のバイアス電圧を得るための分圧抵抗器1231と、このバイアス電圧を選択するためのセレクタ1232と、このセレクタ1232を制御するバイアス制御回路1233とを有する。
バイアス電圧の生成にあたって、電源とGNDとの間を分圧抵抗器1231で分割し、バイアス制御回路1233によってセレクタ1232を制御し、所望の電圧値を画素ダミーアンプトランジスタのゲートに印加する。
図8はセレクタ1232の構成を示す回路図である。
図示のように、このセレクタ1232は、4つの分割電圧を無信号時と信号出力時とで個別に選択する4×2組のスイッチ群1232Aと、無信号時と信号出力時とで選択するスイッチ群を切り換える選択回路1232Bとを有する。
バイアス制御回路1233の制御信号PDSELは無信号時と信号出力時とで選択するバイアス電圧を切り替えるための信号であり、制御信号BIASSELはセレクタ1232によって選択する電圧を指示するための出力信号である。
このように本実施の形態におけるバイアス回路は、従来は個別に設けた縦筋補正用と太陽黒化補正用のバイアス回路を1つの回路で実現することができる。
図示のように、このセレクタ1232は、4つの分割電圧を無信号時と信号出力時とで個別に選択する4×2組のスイッチ群1232Aと、無信号時と信号出力時とで選択するスイッチ群を切り換える選択回路1232Bとを有する。
バイアス制御回路1233の制御信号PDSELは無信号時と信号出力時とで選択するバイアス電圧を切り替えるための信号であり、制御信号BIASSELはセレクタ1232によって選択する電圧を指示するための出力信号である。
このように本実施の形態におけるバイアス回路は、従来は個別に設けた縦筋補正用と太陽黒化補正用のバイアス回路を1つの回路で実現することができる。
図7はバイアス回路の他の例としてD/Aコンバータを用いた例を示す回路図である。
図示のように、本例のバイアス回路123は、縦筋補正用と太陽黒化補正用の複数のバイアス電圧を得るためのD/Aコンバータ(DAC)1234と、このD/Aコンバータ1234のアナログバイアス電圧を画素ダミーアンプトランジスタのゲートに印加するバッファ1235と、D/Aコンバータ1234にバイアス電圧を指示するデジタル信号を出力するバイアス制御回路1236とを有する。
このような構成により、バイアス制御回路1236によって与えられるデジタル値BIASSELをD/Aコンバータ1234を介して所望のバイアス値を生成し、バッファ1235を介して画素ダミーアンプトランジスタのゲートに印加することにより、図6と同様の制御が可能である。
図示のように、本例のバイアス回路123は、縦筋補正用と太陽黒化補正用の複数のバイアス電圧を得るためのD/Aコンバータ(DAC)1234と、このD/Aコンバータ1234のアナログバイアス電圧を画素ダミーアンプトランジスタのゲートに印加するバッファ1235と、D/Aコンバータ1234にバイアス電圧を指示するデジタル信号を出力するバイアス制御回路1236とを有する。
このような構成により、バイアス制御回路1236によって与えられるデジタル値BIASSELをD/Aコンバータ1234を介して所望のバイアス値を生成し、バッファ1235を介して画素ダミーアンプトランジスタのゲートに印加することにより、図6と同様の制御が可能である。
次に図13〜図15に基づいて、図6に示した回路による画素ダミーアンプトランジスタへのバイアス電圧の印加動作について説明する。
図13はゲイン性の縦筋を補正する場合の水平期間タイミングを示している。
まず、画素ダミー選択トランジスタ(DummySEL)122により画素ダミー行が選択された後、リセット信号(RST)が入り、無信号期間となる。このときPDSELは無信号時でのバイアス設定値(VDD付近)を選択し、画素ダミーアンプトランジスタ(DummyAMP)121のゲートへ出力する。
次に転送ゲート(TRG)がオンすることで信号出力期間になる。このときPDSELは補正対象である明時でのバイアス設定値を選択し、画素ダミーアンプトランジスタ121のゲートへ出力する。この動作は図10でのブランキング期間の一部で出力され、ゲイン性の縦筋補正に用いられる。
図13はゲイン性の縦筋を補正する場合の水平期間タイミングを示している。
まず、画素ダミー選択トランジスタ(DummySEL)122により画素ダミー行が選択された後、リセット信号(RST)が入り、無信号期間となる。このときPDSELは無信号時でのバイアス設定値(VDD付近)を選択し、画素ダミーアンプトランジスタ(DummyAMP)121のゲートへ出力する。
次に転送ゲート(TRG)がオンすることで信号出力期間になる。このときPDSELは補正対象である明時でのバイアス設定値を選択し、画素ダミーアンプトランジスタ121のゲートへ出力する。この動作は図10でのブランキング期間の一部で出力され、ゲイン性の縦筋補正に用いられる。
次は図14にオフセット性の縦筋を補正する場合の水平期間タイミングを示している。
ここでPDSELは無信号時でのバイアス設定値のみを選択し、画素ダミーアンプトランジスタ121のゲートにVDD付近が印加される。これにより、黒レベルでの縦筋補正が可能となる。
ここでPDSELは無信号時でのバイアス設定値のみを選択し、画素ダミーアンプトランジスタ121のゲートにVDD付近が印加される。これにより、黒レベルでの縦筋補正が可能となる。
図15は本実施の形態の有効期間での太陽黒化補正としての水平期間タイミングを示している。
無信号期間にのみクランプ動作するためPDSELがHigh出力の際に画素ダミーアンプトランジスタ121のゲートレベルに画素信号SIGでのクランプ電圧+ソースフォロアによる電圧落ち分(約Vth)の電圧が印加される。電圧落ち分は画素ダミーアンプトランジスタ121の基板バイアスによるVth変化であるため、約Vthレベルとする。
また、信号出力期間では、この太陽黒化補正部をオフするために図15では画素ダミーアンプトランジスタ121のゲートレベルとしてトランジスタがオフするようなレベル(例えばGNDレベル)がかかる。また、補正部をオフする別の方法としては、画素ダミー選択トランジスタ122の選択信号SELをLowとすることでも同様な制御は可能である。
図16は実際の太陽黒化補正部の動作を示す説明図である。
太陽光のような巨大光が入射されると、SIGレベルは破線のように電圧降下するが、太陽黒化補正部により無信号時のSIGレベルがクランプされ、黒化現象を防ぐことができます。
無信号期間にのみクランプ動作するためPDSELがHigh出力の際に画素ダミーアンプトランジスタ121のゲートレベルに画素信号SIGでのクランプ電圧+ソースフォロアによる電圧落ち分(約Vth)の電圧が印加される。電圧落ち分は画素ダミーアンプトランジスタ121の基板バイアスによるVth変化であるため、約Vthレベルとする。
また、信号出力期間では、この太陽黒化補正部をオフするために図15では画素ダミーアンプトランジスタ121のゲートレベルとしてトランジスタがオフするようなレベル(例えばGNDレベル)がかかる。また、補正部をオフする別の方法としては、画素ダミー選択トランジスタ122の選択信号SELをLowとすることでも同様な制御は可能である。
図16は実際の太陽黒化補正部の動作を示す説明図である。
太陽光のような巨大光が入射されると、SIGレベルは破線のように電圧降下するが、太陽黒化補正部により無信号時のSIGレベルがクランプされ、黒化現象を防ぐことができます。
図5は本実施の形態の第3の実施例における縦筋補正回路の構成を示す回路図である。
また、図9は図5に示す第3の実施例で用いるラッチ機能つき補正用バイアス回路の構成を示すブロック図である。
上述した第1の実施例では、画素ダミーで縦筋検出を行い、後段の演算処理によって縦筋補正を行うようにしたが、この第3の実施例では、この縦筋補正回路の機能を用いて太陽黒化補正用の補正値を算出し、この補正値を太陽黒化補正部のバイアス制御回路にフィードバックし、太陽黒化補正時における画素ダミートランジスタのばらつきを補正し、固定パターンノイズを低減するようにしたものである。
また、図9は図5に示す第3の実施例で用いるラッチ機能つき補正用バイアス回路の構成を示すブロック図である。
上述した第1の実施例では、画素ダミーで縦筋検出を行い、後段の演算処理によって縦筋補正を行うようにしたが、この第3の実施例では、この縦筋補正回路の機能を用いて太陽黒化補正用の補正値を算出し、この補正値を太陽黒化補正部のバイアス制御回路にフィードバックし、太陽黒化補正時における画素ダミートランジスタのばらつきを補正し、固定パターンノイズを低減するようにしたものである。
まず、図5に示す縦筋補正回路は、ADC160からの回路ばらつき信号を加算平均する加算平均回路301と、加算平均回路301によって加算平均された画素ダミーアンプトランジスタの出力信号の平均値を保持する保持回路302と、加算平均回路301によって加算平均された画素ダミーアンプトランジスタのショート時の出力信号の平均値を保持する保持回路303と、後述するシャントトランジスタのオン時およびオフ時における演算指示を加算平均回路301及び各保持回路302、303に入力するOR回路304と、各保持回路302、303の出力を減算する減算器305と、減算器305の出力を格納してバイアス制御回路313に出力するラインメモリ306とを有する。なお、ラインメモリ306は、図4に示した縦筋補正時のデータを格納するためのラインメモリと、太陽黒化補正時の補正値を格納するためのラインメモリを兼用するものである。
次に図9おいて、各列の画素ダミー選択トランジスタ122と垂直信号線190との間にはシャントトランジスタ320が設けられ、各列の画素ダミーアンプトランジスタ121及び画素ダミー選択トランジスタ122の間の分離・短絡を制御する構成となっている。
補正用バイアス回路は、各列に対応するバイアス回路310A、310B、……を有している。各バイアス回路310A、310B……は、分圧抵抗器311A、311B……、セレクタ312A、312B……、バイアス制御回路313A、313B……を有する。
すなわち、本例では、シャントトランジスタ320によって各列の画素ダミーを分離した状態では、各画素ダミーアンプトランジスタに個別のバイアスを印加して出力させ、逆にシャントトランジスタ320によって各列の画素ダミーを短絡した状態で、各列で共通の画素ダミーアンプトランジスタ出力を得るようになっている。
補正用バイアス回路は、各列に対応するバイアス回路310A、310B、……を有している。各バイアス回路310A、310B……は、分圧抵抗器311A、311B……、セレクタ312A、312B……、バイアス制御回路313A、313B……を有する。
すなわち、本例では、シャントトランジスタ320によって各列の画素ダミーを分離した状態では、各画素ダミーアンプトランジスタに個別のバイアスを印加して出力させ、逆にシャントトランジスタ320によって各列の画素ダミーを短絡した状態で、各列で共通の画素ダミーアンプトランジスタ出力を得るようになっている。
以下、図9に示す回路の動作について説明する。
まず図9における画素ダミーアンプトランジスタ121の入力として全ての列に同電位を入力した状態にする。そこでシャントトランジスタ320をオフとして、各列毎にオフセット性の縦筋補正を行う。
ここで通常はオフセット性の補正として黒レベルを出力するが、太陽黒化補正として入力される電位も無信号時の信号レベルを黒レベルに補正するという考え方よりほぼ同電位になる。
そこで本例では、オフセット性の縦筋補正の際に、ゲート電圧にクランプ電圧+約Vthのバイアスを印加し、画素ダミーを含む各カラムでの回路バラツキ信号を出力する。ここで複数回、画素ダミーを出力させ、加算平均回路301によって加算平均することで、ランダムノイズを除去し、その出力を保持回路302に保持する。
まず図9における画素ダミーアンプトランジスタ121の入力として全ての列に同電位を入力した状態にする。そこでシャントトランジスタ320をオフとして、各列毎にオフセット性の縦筋補正を行う。
ここで通常はオフセット性の補正として黒レベルを出力するが、太陽黒化補正として入力される電位も無信号時の信号レベルを黒レベルに補正するという考え方よりほぼ同電位になる。
そこで本例では、オフセット性の縦筋補正の際に、ゲート電圧にクランプ電圧+約Vthのバイアスを印加し、画素ダミーを含む各カラムでの回路バラツキ信号を出力する。ここで複数回、画素ダミーを出力させ、加算平均回路301によって加算平均することで、ランダムノイズを除去し、その出力を保持回路302に保持する。
次に列間を横つなぎするシャントトランジスタ320をオンとし、各列の画素ダミーをショートする。このショート時の出力を同様に加算平均回路301によって加算平均し、保持回路303に保持した後、両保持回路302、303に保持した値を減算器305によって減算し、ダミー平均値とショート平均値の差をとり、ラインメモリ306に記憶する。
このように各列の画素ダミーをショートすることで、各画素ダミーの特性ばらつきは平均化され、各列での回路による縦筋の成分が出力される一方、各列の画素ダミーをショートしないときは画素ダミーを含む各列での縦筋成分が出力される。よって、ラインメモリ306に記憶された差分は画素ダミートランジスタによるバラツキを意味している。なお、ここでシャントトランジスタ320のオン/オフはブランキング期間に行うものとする。
このように各列の画素ダミーをショートすることで、各画素ダミーの特性ばらつきは平均化され、各列での回路による縦筋の成分が出力される一方、各列の画素ダミーをショートしないときは画素ダミーを含む各列での縦筋成分が出力される。よって、ラインメモリ306に記憶された差分は画素ダミートランジスタによるバラツキを意味している。なお、ここでシャントトランジスタ320のオン/オフはブランキング期間に行うものとする。
次に、この出力差をバイアス制御回路313にフィードバックし、その値をラッチすることで、各画素列での画素ダミーアンプトランジスタ121へのバイアス電圧から差し引いた値を有効期間に印加する構成とする。
これにより、有効期間における画素ダミートランジスタ間のばらつきを補正することができ、従来の構成では補正しきれていない太陽黒化補正部での明時の固定パターンノイズも除去することが可能になる。
なお、この補正値をラッチする動作はスタートアップ時にのみ行ってもよいし、数フレーム毎のブランキング期間の一部で行うことにより、環境の変化等に対応する構成にしてもよい。また、本動作でのラインメモリを従来の縦筋補正で使用するラインメモリと兼用することで、レイアウト面積を削減することも可能である。
また、本例では時系列の出力信号をAFEに入力し、ADCによりデジタル化し、デジタル信号として出力される方式をもって説明したが、列毎にA/D変換をする方式でも同様な構成で実現することができる。
これにより、有効期間における画素ダミートランジスタ間のばらつきを補正することができ、従来の構成では補正しきれていない太陽黒化補正部での明時の固定パターンノイズも除去することが可能になる。
なお、この補正値をラッチする動作はスタートアップ時にのみ行ってもよいし、数フレーム毎のブランキング期間の一部で行うことにより、環境の変化等に対応する構成にしてもよい。また、本動作でのラインメモリを従来の縦筋補正で使用するラインメモリと兼用することで、レイアウト面積を削減することも可能である。
また、本例では時系列の出力信号をAFEに入力し、ADCによりデジタル化し、デジタル信号として出力される方式をもって説明したが、列毎にA/D変換をする方式でも同様な構成で実現することができる。
以上のように本実施の形態では、太陽黒化補正部と縦筋補正部とで共通の要素を用いることにより、従来に比べレイアウト面積の縮小化、回路削減による低消費電力化を実現することができる。
また、従来では対応できていない太陽黒化補正部のトランジスタばらつきによる固定パターンノイズを低減する縦筋補正回路を実現できる。
さらに画素ダミートランジスタとして有効画素のトランジスタと同種類のトランジスタを用いることにより、補正部での閾値ばらつき自体を低減することも可能である。
また、従来では対応できていない太陽黒化補正部のトランジスタばらつきによる固定パターンノイズを低減する縦筋補正回路を実現できる。
さらに画素ダミートランジスタとして有効画素のトランジスタと同種類のトランジスタを用いることにより、補正部での閾値ばらつき自体を低減することも可能である。
なお、上述した実施の形態では、1画素内にフォトダイオードと、転送トランジスタ、アンプトランジスタと、リセットトランジスタと、選択トランジスタとを具備した4トランジスタ構成のイメージセンサについて説明したが、本発明は4トランジスタ構成のイメージセンサに限らず、他の画素構成を用いたイメージセンサにも適用できるものである。
例えば、選択トランジスタを除去した3トランジスタ構成のものが提供されており、この場合にも、画素ダミー領域を設けて上記と同様の効果を得ることが可能である。
図17は、この場合の構成例を示す回路図である。
このイメージセンサは、いわゆるFDdriving方式と呼ばれるものであり、図示のように、アンプトランジスタ103とリセットトランジスタ104のドレインに接続したDRN信号の制御により、選択トランジスタのない3トランジスタ構成でアンプトランジスタの選択動作を行うものである。
したがって、このイメージセンサでは、図1に示す構成から、有効画素領域の各画素における選択トランジスタを削除し、それと同様の構成で画素ダミー領域の画素ダミー選択トランジスタを削除したものである。
このような構成においても、有効画素領域の各画素におけるアンプトランジスタ103と画素ダミー領域の画素ダミーアンプトランジスタ121に同一の種類のトランジスタを用いることにより、上記実施例と同様の効果を得ることが可能となる。
なお、その他は、図1に示すものと同様であるので、共通する構成に同一符号を付して説明は省略する。
例えば、選択トランジスタを除去した3トランジスタ構成のものが提供されており、この場合にも、画素ダミー領域を設けて上記と同様の効果を得ることが可能である。
図17は、この場合の構成例を示す回路図である。
このイメージセンサは、いわゆるFDdriving方式と呼ばれるものであり、図示のように、アンプトランジスタ103とリセットトランジスタ104のドレインに接続したDRN信号の制御により、選択トランジスタのない3トランジスタ構成でアンプトランジスタの選択動作を行うものである。
したがって、このイメージセンサでは、図1に示す構成から、有効画素領域の各画素における選択トランジスタを削除し、それと同様の構成で画素ダミー領域の画素ダミー選択トランジスタを削除したものである。
このような構成においても、有効画素領域の各画素におけるアンプトランジスタ103と画素ダミー領域の画素ダミーアンプトランジスタ121に同一の種類のトランジスタを用いることにより、上記実施例と同様の効果を得ることが可能となる。
なお、その他は、図1に示すものと同様であるので、共通する構成に同一符号を付して説明は省略する。
また、本発明において、固体撮像装置は1チップ上にCMOSイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、CMOSイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素(制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等)と一体化された構成を撮像装置というものとする。
以下、本発明を適用した撮像装置の具体例を説明する。
図18は本例のCMOSイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図18において、撮像部410は、例えば図1に示したCMOSイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部420に出力する。
すなわち、撮像部410では、上述したCMOSイメージセンサの出力信号に対し、AGC(自動利得制御)、OB(オプティカルブラック)クランプ、CDS(相関二重サンプリング)、A/D変換といった処理を行い、デジタル撮像信号を生成して出力する。
図18は本例のCMOSイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図18において、撮像部410は、例えば図1に示したCMOSイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部420に出力する。
すなわち、撮像部410では、上述したCMOSイメージセンサの出力信号に対し、AGC(自動利得制御)、OB(オプティカルブラック)クランプ、CDS(相関二重サンプリング)、A/D変換といった処理を行い、デジタル撮像信号を生成して出力する。
また、撮像光学系400は、鏡筒内に配置されたズームレンズ401や絞り機構402等を含み、CMOSイメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部420の指示に基づく駆動制御部430の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
また、システムコントロール部420には、CPU421、ROM422、RAM423、DSP424、外部インターフェース425等が設けられている。
CPU421は、ROM422及びRAM423を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
DSP424は、撮像部410からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号(例えばYUV信号等)を生成する。
外部インターフェース425には、各種エンコーダやD/A変換器が設けられ、システムコントロール部420に接続される外部要素(本例では、ディスプレイ430、メモリ媒体440、操作パネル部450)との間で、各種制御信号やデータをやり取りする。
CPU421は、ROM422及びRAM423を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
DSP424は、撮像部410からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号(例えばYUV信号等)を生成する。
外部インターフェース425には、各種エンコーダやD/A変換器が設けられ、システムコントロール部420に接続される外部要素(本例では、ディスプレイ430、メモリ媒体440、操作パネル部450)との間で、各種制御信号やデータをやり取りする。
ディスプレイ430は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体440は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ441に対してメモリ媒体を交換可能なものとなっている。メモリ媒体440としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部450は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、CPU421は、この操作パネル部450からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
メモリ媒体440は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ441に対してメモリ媒体を交換可能なものとなっている。メモリ媒体440としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部450は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、CPU421は、この操作パネル部450からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
このようなカメラ装置に、本発明を適用することにより、有効な縦筋補正や太陽黒化補正を可能とした高画質で、小型かつ低コストのカメラ装置を実現することができ、高品位の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
また、本発明の固体撮像装置及び撮像装置において、撮像対象(被写体)としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。この場合の装置構成としては、図18に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
100……有効画素領域、110……垂直駆動回路、120……補正部、130……画素信号読み出し回路、140……水平シフトレジスタ、150……アナログフロントエンド(AFE)、160……A/Dコンバータ(ADC)、170……出力処理部、180……タイミング制御回路。
Claims (26)
- 光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、
前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、
前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路とを有し、
前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、
前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備した、
ことを特徴とする固体撮像装置。 - 前記有効画素領域の増幅トランジスタと前記画素ダミー領域の増幅トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項1記載の固体撮像装置。
- 前記有効画素領域の各画素に選択トランジスタが設けられるとともに、前記画素ダミー領域に画素ダミー増幅トランジスタに対応して画素ダミー選択トランジスタが設けられ、前記有効画素領域の選択トランジスタと前記画素ダミー領域の選択トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項2記載の固体撮像装置。
- 前記太陽黒化補正手段で用いるバイアス電圧発生器と縦筋補正手段で用いるバイアス電圧発生器とを同一のバイアス電圧発生器としたことを特徴とする請求項1記載の固体撮像装置。
- 前記縦筋補正手段は、画素ダミー増幅トランジスタの出力信号に基づいて縦筋補正を行う補正回路を有することを特徴とする請求項1記載の固体撮像装置。
- 前記垂直信号線を画素行方向に短絡・分離するスイッチ手段を有することを特徴とする請求項1記載の固体撮像装置。
- 前記バイアス制御回路は各画素列の画素ダミー増幅トランジスタに同一のバイアス電圧を供給することを特徴とする請求項1記載の固体撮像装置。
- 前記バイアス制御回路は各画素列の画素ダミー増幅トランジスタ毎に個別のバイアス電圧を供給することを特徴とする請求項1記載の固体撮像装置。
- 光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、
前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、
前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路と、
前記垂直信号線を画素行方向に短絡・分離するスイッチ手段とを有し、
前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に、前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、
前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備し、
前記縦筋補正手段によって決定された補正量を前記太陽黒化補正手段のバイアス電圧発生器にフィードバックすることにより、前記画素ダミー増幅トランジスタに対するバイアス電圧のばらつきを補正し、前記リセット電圧を置き換えて太陽黒化補正を行う、
ことを特徴とする固体撮像装置。 - 前記有効画素領域の増幅トランジスタと前記画素ダミー領域の増幅トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項9記載の固体撮像装置。
- 前記有効画素領域の各画素に選択トランジスタが設けられるとともに、前記画素ダミー領域に画素ダミー増幅トランジスタと対応して画素ダミー選択トランジスタが設けられ、前記有効画素領域の選択トランジスタと前記画素ダミー領域の選択トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項10記載の固体撮像装置。
- 前記太陽黒化補正手段で用いるバイアス電圧発生器と縦筋補正手段で用いるバイアス電圧発生器とを同一のバイアス電圧発生器としたことを特徴とする請求項9記載の固体撮像装置。
- 前記縦筋補正手段の縦筋検出による誤差信号を保持するラインメモリと、前記太陽黒化補正手段で用いる前記補正値を保持するラインメモリとを同一のラインメモリとしたことを特徴とする請求項9記載の固体撮像装置。
- 被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の受光部に被写体像を結像させる撮像光学系と、前記撮像光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、撮像信号を生成する信号処理部と、前記信号処理部によって生成された撮像信号を記録する記録部と、前記信号処理部によって生成された撮像信号を出力する出力部と、撮像動作を制御するための各種信号を入力する操作部と有し、
前記固体撮像装置は、
光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、
前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、
前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路とを有し、
前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、
前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備した、
ことを特徴とする撮像装置。 - 前記有効画素領域の増幅トランジスタと前記画素ダミー領域の増幅トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項14記載の撮像装置。
- 前記有効画素領域の各画素に選択トランジスタが設けられるとともに、前記画素ダミー領域に画素ダミー増幅トランジスタと対応して画素ダミー選択トランジスタが設けられ、前記有効画素領域の選択トランジスタと前記画素ダミー領域の選択トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項15記載の撮像装置。
- 前記太陽黒化補正手段で用いるバイアス電圧発生器と縦筋補正手段で用いるバイアス電圧発生器とを同一のバイアス電圧発生器としたことを特徴とする請求項14記載の撮像装置。
- 前記縦筋補正手段は、画素ダミー増幅トランジスタの出力信号に基づいて縦筋補正を行う補正回路を有することを特徴とする請求項14記載の撮像装置。
- 前記垂直信号線を画素行方向に短絡・分離するスイッチ手段を有することを特徴とする請求項14記載の撮像装置。
- 前記バイアス制御回路は各画素列の画素ダミー増幅トランジスタに同一のバイアス電圧を供給することを特徴とする請求項14記載の撮像装置。
- 前記バイアス制御回路は各画素列の画素ダミー増幅トランジスタ毎に個別のバイアス電圧を供給することを特徴とする請求項14記載の撮像装置。
- 被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の受光部に被写体像を結像させる撮像光学系と、前記撮像光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、撮像信号を生成する信号処理部と、前記信号処理部によって生成された撮像信号を記録する記録部と、前記信号処理部によって生成された撮像信号を出力する出力部と、撮像動作を制御するための各種信号を入力する操作部と有し、
前記固体撮像装置は、
光電変換部、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタを含む複数の画素が2次元方向に配列され、各画素列毎に設けた垂直信号線に画素信号を出力する有効画素領域と、
前記有効画素領域の各画素列に対応して画素ダミー増幅トランジスタが設けられ、前記垂直信号線に画素ダミー信号を出力する画素ダミー領域と、
前記画素ダミー増幅トランジスタに印加するバイアス電圧を制御するバイアス制御回路と、
前記垂直信号線を画素行方向に短絡・分離するスイッチ手段とを有し、
前記有効画素領域の増幅トランジスタがリセットされた後に、前記有効画素領域から出力されるリセット電圧を検知し、予め決められた無信号期間における電圧範囲よりも大きい電圧範囲である場合に、前記画素ダミー増幅トランジスタによってリセット電圧を置き換える太陽黒化補正手段と、
前記有効画素領域の非選択時に前記画素ダミー増幅トランジスタによって画素列毎の縦筋検出を行い、各画素列間の誤差を補正する縦筋補正手段とを具備し、
前記縦筋補正手段によって決定された補正量を前記太陽黒化補正手段のバイアス電圧発生器にフィードバックすることにより、前記画素ダミー増幅トランジスタに対するバイアス電圧のばらつきを補正し、前記リセット電圧を置き換えて太陽黒化補正を行う、
ことを特徴とする撮像装置。 - 前記有効画素領域の増幅トランジスタと前記画素ダミー領域の増幅トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項22記載の撮像装置。
- 前記有効画素領域の各画素に選択トランジスタが設けられるとともに、前記画素ダミー領域に画素ダミー増幅トランジスタと対応して画素ダミー選択トランジスタが設けられ、前記有効画素領域の選択トランジスタと前記画素ダミー領域の選択トランジスタに同じ種類のトランジスタを用いたことを特徴とする請求項23記載の撮像装置。
- 前記太陽黒化補正手段で用いるバイアス電圧発生器と縦筋補正手段で用いるバイアス電圧発生器とを同一のバイアス電圧発生器としたことを特徴とする請求項22記載の撮像装置。
- 前記縦筋補正手段の縦筋検出による誤差信号を保持するラインメモリと、前記太陽黒化補正手段で用いる前記補正値を保持するラインメモリとを同一のラインメモリとしたことを特徴とする請求項22記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006302701A JP2008124527A (ja) | 2006-11-08 | 2006-11-08 | 固体撮像装置及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006302701A JP2008124527A (ja) | 2006-11-08 | 2006-11-08 | 固体撮像装置及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124527A true JP2008124527A (ja) | 2008-05-29 |
Family
ID=39508868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006302701A Pending JP2008124527A (ja) | 2006-11-08 | 2006-11-08 | 固体撮像装置及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124527A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177378A (ja) * | 2008-01-23 | 2009-08-06 | Olympus Corp | 固体撮像装置 |
JP2009200660A (ja) * | 2008-02-20 | 2009-09-03 | Olympus Corp | 固体撮像装置 |
JP2010141848A (ja) * | 2008-12-15 | 2010-06-24 | Canon Inc | 光電変換装置、撮像システム、及び光電変換装置の駆動方法 |
WO2011093225A1 (ja) * | 2010-01-26 | 2011-08-04 | 国立大学法人静岡大学 | 固体撮像装置、及び固体撮像装置の画素アレイから信号を読み出す方法 |
EP2418843A1 (en) * | 2009-04-07 | 2012-02-15 | Hamamatsu Photonics K.K. | Solid-state imaging device |
US8149304B2 (en) | 2008-10-10 | 2012-04-03 | Panasonic Corporation | Solid-state imaging device and imaging device |
JP2012253741A (ja) * | 2011-05-12 | 2012-12-20 | Canon Inc | 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム |
JP2013507805A (ja) * | 2009-10-09 | 2013-03-04 | コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ | 感光装置を制御する方法 |
JP2015015609A (ja) * | 2013-07-05 | 2015-01-22 | キヤノン株式会社 | 光電変換装置、光電変換システム |
US10368018B2 (en) | 2016-06-01 | 2019-07-30 | Canon Kabushiki Kaisha | Image capturing apparatus, control method therefor, image sensor, and control method therefor |
CN110557587A (zh) * | 2018-05-30 | 2019-12-10 | 半导体元件工业有限责任公司 | 图像传感器和操作该图像传感器的方法 |
US10511791B2 (en) | 2016-06-01 | 2019-12-17 | Canon Kabushiki Kaisha | Image capturing apparatus capable of performing readout from a plurality of divided areas of a pixel area and control method therefor |
WO2020235146A1 (ja) * | 2019-05-22 | 2020-11-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
CN112261325A (zh) * | 2020-10-22 | 2021-01-22 | 成都微光集电科技有限公司 | 图像传感器的太阳黑子消除方法和电路、图像传感器 |
CN112514360A (zh) * | 2018-08-07 | 2021-03-16 | 奥林巴斯株式会社 | 图像处理装置 |
-
2006
- 2006-11-08 JP JP2006302701A patent/JP2008124527A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177378A (ja) * | 2008-01-23 | 2009-08-06 | Olympus Corp | 固体撮像装置 |
JP2009200660A (ja) * | 2008-02-20 | 2009-09-03 | Olympus Corp | 固体撮像装置 |
US8149304B2 (en) | 2008-10-10 | 2012-04-03 | Panasonic Corporation | Solid-state imaging device and imaging device |
JP2010141848A (ja) * | 2008-12-15 | 2010-06-24 | Canon Inc | 光電変換装置、撮像システム、及び光電変換装置の駆動方法 |
EP2418843A1 (en) * | 2009-04-07 | 2012-02-15 | Hamamatsu Photonics K.K. | Solid-state imaging device |
EP2418843A4 (en) * | 2009-04-07 | 2012-12-12 | Hamamatsu Photonics Kk | SEMICONDUCTOR IMAGE FORMING DEVICE |
US8854507B2 (en) | 2009-04-07 | 2014-10-07 | Hamamatsu Photonics K.K. | Solid-state imaging device |
JP2013507805A (ja) * | 2009-10-09 | 2013-03-04 | コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ | 感光装置を制御する方法 |
US8994853B2 (en) | 2009-10-09 | 2015-03-31 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for controlling a light-sensitive device |
WO2011093225A1 (ja) * | 2010-01-26 | 2011-08-04 | 国立大学法人静岡大学 | 固体撮像装置、及び固体撮像装置の画素アレイから信号を読み出す方法 |
JP2012253741A (ja) * | 2011-05-12 | 2012-12-20 | Canon Inc | 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム |
US9955101B2 (en) | 2013-05-07 | 2018-04-24 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system including pixels which generate signals by performing photoelectric conversion on incident light |
JP2015015609A (ja) * | 2013-07-05 | 2015-01-22 | キヤノン株式会社 | 光電変換装置、光電変換システム |
US10368018B2 (en) | 2016-06-01 | 2019-07-30 | Canon Kabushiki Kaisha | Image capturing apparatus, control method therefor, image sensor, and control method therefor |
US10511791B2 (en) | 2016-06-01 | 2019-12-17 | Canon Kabushiki Kaisha | Image capturing apparatus capable of performing readout from a plurality of divided areas of a pixel area and control method therefor |
CN110557587A (zh) * | 2018-05-30 | 2019-12-10 | 半导体元件工业有限责任公司 | 图像传感器和操作该图像传感器的方法 |
CN112514360A (zh) * | 2018-08-07 | 2021-03-16 | 奥林巴斯株式会社 | 图像处理装置 |
CN112514360B (zh) * | 2018-08-07 | 2023-09-19 | 奥林巴斯株式会社 | 图像处理装置 |
WO2020235146A1 (ja) * | 2019-05-22 | 2020-11-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
CN112261325A (zh) * | 2020-10-22 | 2021-01-22 | 成都微光集电科技有限公司 | 图像传感器的太阳黑子消除方法和电路、图像传感器 |
CN112261325B (zh) * | 2020-10-22 | 2023-03-24 | 成都微光集电科技有限公司 | 图像传感器的太阳黑子消除方法和电路、图像传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008124527A (ja) | 固体撮像装置及び撮像装置 | |
US9055211B2 (en) | Image pickup apparatus | |
US8106955B2 (en) | Solid-state image sensing device and image sensing system | |
US7561199B2 (en) | Solid-state image pickup device | |
JP5108713B2 (ja) | 固体撮像装置及び撮像装置 | |
KR101424033B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
US10044953B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US8537252B2 (en) | Solid-state imaging device and camera system which performs clamp processing | |
US20080239124A1 (en) | Solid-state imaging device, signal processing method of solid-state imaging device and imaging apparatus | |
US8547460B2 (en) | Solid-state imaging element, driving method therefor, and camera system with a pixel drive control unit concurrently accessing a window region and the adjacent outer row | |
WO2011083541A1 (ja) | 固体撮像装置および撮像装置 | |
US9001246B2 (en) | Imaging apparatus, an imaging system, and a driving method of an imaging apparatus using correction data applied to pixels of same color | |
JP2008187565A (ja) | 固体撮像装置及び撮像装置 | |
TWI520605B (zh) | Solid-state imaging device | |
JPWO2016147887A1 (ja) | 固体撮像装置およびその制御方法、並びに電子機器 | |
WO2011104781A1 (ja) | 固体撮像装置およびカメラ | |
KR20140107212A (ko) | 고체 촬상 소자 및 그 구동 방법, 카메라 시스템 | |
JP2011091474A (ja) | 固体撮像装置及び撮像機器 | |
US20150206910A1 (en) | Solid-state imaging device, imaging system, and copier | |
JP2009225341A (ja) | 固体撮像装置及びその駆動方法 | |
JP2006081241A (ja) | 電源制御方法および電源制御装置並びに電子機器および撮像装置 | |
CN117378213A (zh) | 摄像元件及摄像装置 | |
US20060232693A1 (en) | Imaging device and digital camera | |
JP2016213795A (ja) | 撮像装置 | |
JP2013106184A (ja) | 撮像装置およびその制御方法 |