JP2009038531A - 固体撮像装置及びその駆動方法 - Google Patents

Abstract

【課題】簡単な回路構成でレイアウト面積増加を抑えつつ、画像不良が出力画像にあらわれるのを防止することが可能な固体撮像装置及びその駆動方法を提供する。
【解決手段】ＭＯＳ型の固体撮像装置であって、行列状に配列された、入射光の強度に応じた信号を出力する複数の画素１１ａと、画素１１ａの列に対応して設けられ、画素１１ａからの信号を列方向に伝達する複数の垂直信号線１３と、複数の垂直信号線１３のそれぞれに接続され、複数の画素１１ａからの信号を増幅する列増幅回路１４とを備え、列増幅回路１４は、当該列増幅回路１４の最大出力電圧を制限する電圧クリップ回路を有する。
【選択図】図１

Description

本発明は、ＭＯＳ型の固体撮像装置に関し、列増幅回路を備えたＭＯＳ型の固体撮像装置及びその駆動方法に関する。

近年、ＣＣＤ（Charge Coupled Device）型の固体撮像装置に代わるものとしてＭＯＳ（Metal Oxide Semiconductor）型、つまり増幅型の固体撮像装置が主流になりつつある。ＣＣＤ型の固体撮像装置は、ＰＤ（フォトダイオード）で生成、蓄積された信号電荷Ｑを多電圧からなる転送パルスによって垂直、水平方向に転送し、装置の出力端に設けられたＦＤＡ（フローティングディフュージョンアンプ）でＱ−Ｖ（電荷−電圧）変換して出力するのに対し、一般的なＭＯＳ型の固体撮像装置は画素にＦＤＡを設けることで画素毎にＱ−Ｖ変換し、単一電源で列並列読み出しを行う（各列の画素信号を並列して読み出す）。

近年、ＭＯＳ型の固体撮像装置が主流になってきたのは、画素にＦＤＡを設けることにより単一電源で駆動することができ、またＣＣＤのように特殊な製造プロセスを必要とせず、アナログ回路、及びデジタル回路を同一チップ内に配置でき、映像信号の処理が容易に実現できるためである。

また最近のＭＯＳ型の固体撮像装置では、列毎に画素信号を増幅する列増幅回路を備えるものがある。一般的なＭＯＳ型の固体撮像装置は、列毎に画素で発生するＦＰＮ（固定パターンノイズ）を除去するためのＣＤＳ（相関２重サンプリング）回路や、信号を増幅して出力するため出力アンプ回路が設けられている。そこで列増幅回路を設けることにより、これらの回路で発生するＦＰＮやランダムノイズに対して信号を増幅することができ、また列並列処理によって周波数帯域を制限することができるため、高Ｓ／Ｎ（信号／ノイズ比）を実現できる。

図９に列増幅回路を備えた一般的なＭＯＳ型の固体撮像装置のブロック図を示す。
図９より、列増幅回路を備えたＭＯＳ型の固体撮像装置は、行列状に配置された複数の画素１０１ａからなる画素回路（画素アレイ）１０１と、行単位で画素１０１ａを選択する垂直走査回路１０２と、画素１０１ａの列毎に設けられ、各列の画素１０１ａに共通に接続された垂直信号線１０３と、垂直信号線１０３のそれぞれと接続された列増幅回路１０４とを備えていることがわかる。列増幅回路１０４の出力は列ＣＤＳ回路１０５に接続されており、水平走査回路１０６からの選択信号を使って水平共通信号線１０７に出力信号が順次読み出される。水平共通信号線１０７には、出力アンプ回路１０８が接続されており増幅された出力信号が出力アンプ回路１０８を介して固体撮像装置から出力される。

次に、図１０に列増幅回路を備えた一般的なＭＯＳ型の固体撮像装置の画素回路１０１及び列増幅回路１０４の回路図を示す。

図１０より、画素回路１０１は、画素１０１ａ、垂直信号線１０３及び電流源負荷トランジスタＮＭ１０４から構成されていることがわかる。そして、画素１０１ａは、入射光に応じた信号電荷を生成、蓄積するＰＤ（フォトダイオード）２０１と、ＰＤ２０１から転送された信号電荷を蓄積するＦＤ（フローティングディフュージョン）２０２とを有していることがわかる。ＰＤ２０１とＦＤ２０２との間には電荷転送トランジスタＮＭ１０２が設けられ、ＦＤ２０２と電源信号線ＰＩＸＰＯＷ１０１との間にはリセットトランジスタＮＭ１０１が設けられている。また、電荷転送トランジスタＮＭ１０２のゲートは転送信号線ＴＲに接続され、リセットトランジスタＮＭ１０１のゲートはリセット信号線ＲＳに接続されている。ＦＤ２０２は、垂直信号線１０３と電源信号線ＰＩＸＰＯＷ１０１との間に接続された増幅トランジスタＮＭ１０３のゲートと接続されている。また、増幅トランジスタＮＭ１０３は、垂直信号線１０３に接続された電流源負荷トランジスタＮＭ１０４と共にソースフォロア回路を形成し、ＰＤ２０１からＦＤ２０２に転送された信号電荷に応じた信号電圧を垂直信号線１０３に出力する。垂直信号線１０３には、容量Ｃｉｎ１０１と、ソース接地増幅トランジスタＮＭ１０５と、抵抗負荷トランジスタＮＭ１０７と、クランプトランジスタＮＭ１０６とからなる列増幅回路１０４が接続されている。

次に、上記画素回路１０１及び列増幅回路１０４の動作について図１１のタイミングチャートを使って説明する。

まずｔ１〜ｔ２のタイミングで、リセットトランジスタＭＮ１０１を介して画素１０１ａ内のＦＤ２０２を電源信号線ＰＩＸＰＯＷ１０１の電圧にリセットする。同時に列増幅回路１０４のクランプトランジスタＮＭ１０６をＯＮして列増幅回路１０４のリセットを行い、ｔ３のタイミングでクランプトランジスタＮＭ１０６をＯＦＦする。その後、ｔ４〜ｔ５のタイミングで、画素回路１０１内の電荷転送トランジスタＮＭ１０２をＯＮすることでＰＤ２０１に蓄積された信号電荷ＱをＦＤ２０２に転送する。するとＦＤ２０２からＦＤ２０２の容量ＣｆｄによりＱ−Ｖ変換された

の信号振幅が垂直信号線１０３に出力され、列増幅回路１０４からは振幅が垂直信号線１０３の出力信号に対してＡ倍に増幅した信号

がＶｏｕｔとして出力される。但し、ソースフォロア回路のゲインを１としている。

ここで列増幅回路を備える一般的な固体撮像装置において、列増幅回路における電源及びグランドはチップ端に設けられたボンディングパッドから供給されているため、少なからずそれぞれの供給経路は寄生抵抗Ｒｖｄｄ及びＲｇｎｄをもっている。そこで、図１０のようなシングルエンド型の列増幅回路を設けると、図１２に示すように列増幅回路の入力信号の振幅（画素の出力信号の振幅）Ｖｉｎにより列増幅回路の消費電流Ｉａｍｐが変動するため、寄生抵抗によって列増幅回路における電源及びグランド電圧が変動する。この列増幅回路における電源電圧及びグランド電圧の変動は出力オフセットとして現れるため、列並列処理において同タイミングで読み出す他の行列の信号について高輝度被写体の有無によって出力オフセットが発生し、図１３に示されるように、横帯状のノイズ等の画像不良となって出力画像にあらわれるといった課題がある。

この課題を解決するため特許文献１では、列増幅回路のシングルエンド型のスイッチトキャパシタアンプ（列増幅回路）に、ゲートがアンプの出力電圧を判定するリミッタ判定電位と接続され、ソースがアンプの出力と接続され、ドレインが接地されたリミッタトランジスタを別途設けて列増幅回路の消費電流を一定にしている。
特開２００５−２５２５２９号公報

ところで、特許文献１は、シングルエンド型のスイッチトキャパシタアンプに、ゲートがアンプの出力電圧を判定するリミッタ判定電位と接続され、ソースがアンプの出力と接続され、ドレインが接地されたリミッタトランジスタを別途設けることでアンプの出力がある電圧以上に上がらないように制限をかけている。すなわち、リミッタトランジスタのゲート−ソース間の電位差Ｖｇｓでリミッタトランジスタの動作を制御して、スイッチトキャパシタアンプの電流源トランジスタが非飽和領域に入らないようにすることで消費電流の変動を抑制する構成となっている。

しかしこの構成の場合、リミッタトランジスタのゲートに印加するリミッタ判定電圧を生成する回路が別途必要であるのと、リミッタ判定電圧を配線するためのレイアウト面積の増加が懸念される。また、リミッタ判定電圧の設定値、及びリミッタトランジスタのＶｔｈ（閾値電圧）のばらつきによって、列増幅回路の出力電圧レンジが縮小するという課題を有している。

本発明は上記課題を鑑みて、簡単な回路構成でレイアウト面積増加を抑えつつ、画像不良を防止することが可能な固体撮像装置及びその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明の固体撮像装置は、行列状に配列され、入射光の強度に応じた信号を出力する複数の画素と、前記画素の列に対応して設けられ、前記画素からの信号を列方向に伝達する複数の垂直信号線と、前記複数の垂直信号線のそれぞれに接続され、前記複数の画素からの信号を増幅する列増幅回路とを備え、前記列増幅回路は、当該列増幅回路の最大出力電圧を制限する電圧クリップ回路を有することを特徴とする。ここで、前記列増幅回路は、一方の端子が前記垂直信号線に接続された入力容量と、前記入力容量の他方の端子と当該列増幅回路の出力端子との間に挿入された帰還容量と、ドレインが前記列増幅回路の出力端子に接続され、ソースが定電位に接続された第１電流源トランジスタと、ドレインが前記列増幅回路の出力端子に接続され、ソースが接地された増幅トランジスタとから構成されるスイッチトキャパシタアンプを有し、前記電圧クリップ回路は、ソースが前記列増幅回路の出力端子に接続され、ドレインが前記増幅トランジスタのゲートに接続され、ゲートが基準電位に接続されたＭＯＳ（Metal Oxide Semiconductor）トランジスタから構成されてもよい。

これによって、リミッタトランジスタではなく、電圧クリップ回路を有するスイッチトキャパシタアンプにより列増幅回路の最大出力電圧を制限し、列増幅回路の電源電圧及びグランド電圧の変動を防止する。従って、リミッタトランジスタのゲートに印加するリミッタ判定電圧を生成する回路を別途設けることなく、つまり簡単な回路構成でレイアウト面積増加を抑えつつ、横帯状のノイズ等の画像不良を防止することができる。また、リミッタ判定電圧の設定値、及びリミッタトランジスタのＶｔｈ（閾値電圧）のばらつきによって列増幅回路の出力電圧レンジが縮小することが無くなるので、列増幅回路の出力電圧レンジを最大限に使用することが可能となる。

本発明の固体撮像装置及びその駆動方法によれば、列並列処理において高輝度被写体が同タイミングで読み出す行にあるかないかで、出力にオフセットが生じて横帯状のノイズとなって出力画像にあらわれる課題を簡単な回路構成で解決することができる。

以下、本発明の実施の形態における固体撮像装置及びその駆動方法について、図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳ型の固体撮像装置の構成を示すブロック図である。

図１より、行列状に配置され、入射光の強度に応じた信号を出力する複数の画素１１ａから構成される画素回路（画素アレイ）１１と、行単位で画素１１ａを選択する垂直走査回路１２と、画素１１ａの列に対応して設けられ、各列の画素１１ａに共通に接続された垂直信号線１３と、複数の垂直信号線１３のそれぞれと接続され、複数の画素１１ａからの信号を増幅する列増幅回路１４、列ＣＤＳ回路１５、水平走査回路１６、水平共通信号線１７及び出力アンプ回路１８を備えている。垂直信号線１３は、画素１１ａから出力された信号を列方向に伝達する。電圧クリップ回路及びスイッチトキャパシタアンプから構成される列増幅回路１４の出力は列ＣＤＳ回路１５に接続されており、水平走査回路１６からの選択信号を使って出力信号が水平共通信号線１７に順次読み出される。水平共通信号線１７には、出力アンプ回路１８が接続されており増幅された出力信号が固体撮像装置から出力される。

図２は、本実施形態に係る画素回路１１及び列増幅回路１４の詳細な構成を示す回路図である。なお、画素回路１１には画素１１ａの列に対応して複数の垂直信号線１３、具体的には垂直走査線数の垂直信号線１３が設けられ、１つの垂直信号線１３には複数の画素１１ａが並列に接続されているが、今回は回路図の簡略化のため、１つの垂直信号線１３及び１画素分の画素１１ａとそれに接続される１つの列増幅回路１４のみを示す。

図２より、画素回路１１は、画素１１ａ、垂直信号線１３及び電流源負荷トランジスタＮＭ４から構成されていることがわかる。そして、画素１１ａは、入射光の強度に応じた信号電荷を生成、蓄積するＰＤ（フォトダイオード）２１と、ＰＤ２１から転送された信号電荷を蓄積するＦＤ（フローティングディフュージョン）２２を有していることがわかる。ＰＤ２１とＦＤ２２との間には電荷転送トランジスタＮＭ２が設けられ、ＦＤ２２と電源信号線ＰＩＸＰＯＷ１との間にはリセットトランジスタＮＭ１が設けられている。また、電荷転送トランジスタＮＭ２のゲートは転送信号線ＴＲに接続され、リセットトランジスタＮＭ１のゲートはリセット信号線ＲＳに接続されている。ＦＤ２２は、垂直信号線１３と電源信号線ＰＩＸＰＯＷ１との間に接続された増幅トランジスタＮＭ３のゲートと接続されている。また、増幅トランジスタＮＭ３は、垂直信号線１３に接続された電流源負荷トランジスタＮＭ４と共にソースフォロア回路を形成し、ＰＤ２１からＦＤ２２に転送された信号電荷に応じた信号電圧を垂直信号線１３に出力する。垂直信号線１３には、容量値Ｃｉｎの入力容量Ｃｉｎ１と、容量値Ｃｆｂの帰還容量Ｃｆｂ１と、ソース接地増幅トランジスタＮＭ５と、電流源トランジスタＰＭ１と、電流源カスコード（シールド）トランジスタＰＭ２と、クランプトランジスタＮＭ６と、クリップトランジスタＰＭ３とからなる列増幅回路１４が接続されている。クリップトランジスタＰＭ３は、本発明の電圧クリップ回路の一例であり、列増幅回路１４の最大出力電圧を制限するＭＯＳトランジスタである。入力容量Ｃｉｎ１、帰還容量Ｃｆｂ１、ソース接地増幅トランジスタＮＭ５、電流源トランジスタＰＭ１及び電流源カスコードトランジスタＰＭ２により構成される回路は、本発明のスイッチトキャパシタアンプの一例である。

入力容量Ｃｉｎ１は、一方の端子が垂直信号線１３に接続される。帰還容量Ｃｆｂ１は、入力容量Ｃｉｎ１の他方の端子と列増幅回路１４の出力端子２３との間に挿入される。電流源カスコードトランジスタＰＭ２は、本発明の第１電流源トランジスタの一例であり、ドレインが列増幅回路１４の出力端子２３に接続される。電流源トランジスタＰＭ１は、本発明の第２電流源トランジスタの一例であり、電流源カスコードトランジスタＰＭ２とカスコード接続され、ドレインが電流源カスコードトランジスタＰＭ２のソースと接続され、ソースが定電位（電源）に接続される。ソース接地増幅トランジスタＮＭ５では、ドレインが列増幅回路１４の出力端子２３に接続され、ソースが接地される。クリップトランジスタＰＭ３では、ソースが列増幅回路１４の出力端子２３に接続され、ドレインがソース接地増幅トランジスタＮＭ５のゲートに接続され、ゲートが信号線Ｖｃａｓに接続される。

ここで電流源トランジスタＰＭ１及び電流源カスコードトランジスタＰＭ２のゲートには、それぞれ信号線Ｖｃｕｒ及びＶｃａｓが接続されて基準電圧Ｖｃｕｒ及びＶｃａｓが印加されており、いずれのトランジスタも飽和領域で動作している。また、クリップトランジスタＰＭ３のゲートには、電流源カスコードトランジスタＰＭ２のゲートが接続された信号線Ｖｃａｓが接続されて基準電圧Ｖｃａｓが印加されている。この列増幅回路１４のクローズドループゲインＡｃはソース接地増幅トランジスタＮＭ５のゲートの寄生容量Ｃｐ及びオープンループゲインＡ０を用いて、

で表されるが、オープンループゲインＡ０を無限大とし、クローズドループゲインＡｃは、

と表される。但し、画素ソースフォロア回路のゲインを１としている。

以上、図１及び図２に示した本実施形態に係る固体撮像装置は、シングルエンド型のスイッチトキャパシタアンプとクリップトランジスタＰＭ３とで構成された列増幅回路１４を備えている。また、クリップトランジスタＰＭ３のゲートをスイッチトキャパシタアンプの電流源カスコードトランジスタＰＭ２のゲートと接続する構造を備えている。

上記構成を有する固体撮像装置においては、まず行列状に配列された複数の画素１１ａにおける選択された画素１１ａから入射光の強度に応じた信号が、画素１１ａの列に対応して設けられて垂直信号線１３に出力される。次に、垂直信号線１３に出力された信号は、複数の垂直信号線１３のそれぞれに接続された列増幅回路１４で増幅され、水平共通信号線１７に出力される。列増幅回路１４からの信号の出力では、列増幅回路１４に設けられたクリップトランジスタＰＭ３により最大出力電圧を制限される。

次に、図を用いて、本実施形態に係る固体撮像装置の駆動方法について説明する。
図３は、本実施形態に係る固体撮像装置の画素回路１１及び列増幅回路１４の動作を示すタイミングチャートである。

図３より、まずｔ１〜ｔ２のタイミングで、リセットトランジスタＮＭ１を介して、画素回路１１内のＦＤ２２を電源信号線ＰＩＸＰＯＷ１の電圧にリセットする。同時に列増幅回路１４のクランプトランジスタＮＭ６をＯＮして列増幅回路１４のリセットを行う。次に、ｔ３のタイミングでクランプトランジスタＮＭ６をＯＦＦにしてリセットを解除する。

次に、ｔ４〜ｔ５のタイミングで、画素回路１１内の電荷転送トランジスタＮＭ２をＯＮすることでＰＤ２１に蓄積された信号電荷ＱをＦＤ２２に転送する。すると信号電荷ＱはＦＤ２２の容量ＣｆｄによりＱ−Ｖ変換され、

の信号振幅が垂直信号線１３に出力される。列増幅回路１４では振幅が垂直信号線１３の出力信号に対してＡｃ倍に増幅された信号

が出力される。但し、画素１１ａから信号を出力させる際に形成されるソースフォロア回路のゲインを１としている。

次に、図４を用いて、列増幅回路１４の電圧クリップ手段について説明する。図４は、列増幅回路１４の入力信号の信号振幅Ｖｉｎ及び消費電流Ｉａｍｐの関係を表したグラフである。なお、図４において、破線はクリップトランジスタＰＭ３がない列増幅回路における信号振幅Ｖｉｎ及び消費電流Ｉａｍｐの関係を示し、実線はクリップトランジスタＰＭ３を有する列増幅回路１４における信号振幅Ｖｉｎ及び消費電流Ｉａｍｐの関係を示している。

図４より、クリップトランジスタＰＭ３がない場合、ある信号振幅Ｖｍａｘより大きな信号振幅の信号が列増幅回路に入力されると破線に示すように消費電流が極端に低下する。これは、前述したように電流源トランジスタＰＭ１が非飽和領域で動作してしまうからである。そこで、本実施形態に係る固体撮像装置では、クリップトランジスタＰＭ３を追加することで、実線で示す消費電流を実現することが可能である。

ここで、電流源トランジスタＰＭ１が飽和領域で動作する条件は、出力電圧レンジを最大限にすることを考えると、電流源カスコードトランジスタＰＭ２が飽和領域で動作する条件と同等であり、電流源カスコードトランジスタＰＭ２の閾値電圧Ｖｔｐを用いて、列増幅回路の出力電圧Ｖｏｕｔが

を満たすときである。そこで、クリップトランジスタＰＭ３のゲートに電流源カスコードトランジスタＰＭ２のゲート電圧であるＶｃａｓを印加することで、出力電圧Ｖｏｕｔが、

となった場合、クリップトランジスタＰＭ３のゲート−ソース間の電位差Ｖｇｓが、

となり、初めてクリップトランジスタＰＭ３が導通し列増幅回路に抵抗帰還がかかる。

したがって、本実施形態に係る固体撮像装置は、このクリップトランジスタＰＭ３の抵抗帰還により、出力電圧ＶｏｕｔはＶｃａｓ−Ｖｔｐより大きくならず、電流源トランジスタＰＭ１は非飽和領域に入らないため、列増幅回路の消費電流変動を抑制することが可能である。

以上のように、本実施形態の固体撮像装置によれば、従来の固体撮像装置のようにリミッタトランジスタを用いることなく定電流列増幅回路を実現できる。つまり、簡単な回路構成でレイアウト面積増加を抑えつつ、増幅回路の出力電圧レンジを最大限に使用できる定電流列増幅回路を実現できる。その結果、列並列処理における高輝度被写体の有無に係る横帯状のノイズ、つまり、高輝度光が入射した行に発生する横帯状のノイズを新たな問題を発生させることなく抑制することが出来る。

さらに、本実施形態の固体撮像装置について、図５及び図１０〜１３に示された比較技術を用いながら詳細に説明する。一般的なＭＯＳ型の固体撮像装置は、列増幅回路の電源及びグランド配線はチップ端に設けられたボンディングパッドからレイアウトしているため、少なからずそれぞれの供給経路は寄生抵抗Ｒｖｄｄ及びＲｇｎｄをもっている。そこに、画素の列毎に図１０のようなシングルエンド型の列増幅回路１０４を設けると、列増幅回路１０４の入力信号の信号振幅（画素１０１ａの出力信号の振幅）により列増幅回路１０４の消費電流が変動し（図１２）、寄生抵抗Ｒｖｄｄ及びＲｇｎｄによるＩＲドロップ量が変動する。その結果、消費電流変動が各列増幅回路１０４における電源電圧及びグランド電圧の変動として列増幅回路１０４の出力に現れ、列並列処理において同タイミングで読み出す他の行列の信号について高輝度被写体があるかないかで、出力オフセットが生じて横帯状のノイズとなって出力画像にあらわれるといった問題がある（図１３）。

この問題に対して、電源及びグランド配線の寄生抵抗の影響を抑えるための手段の一つとして列増幅回路に消費電流を一定にするスイッチトキャパシタアンプを用いる技術が考えられる。スイッチトキャパシタアンプといっても差動増幅回路を用いる構成とシングルエンド回路を用いる構成があるが、レイアウト面積、出力電圧レンジ及び回路構成の複雑さを考えるとシングルエンド型のスイッチトキャパシタアンプ（シングルエンド回路を用いる構成のスイッチトキャパシタアンプ）を用いる方が好ましい。

図５は一般的なシングルエンド型のスイッチトキャパシタアンプの回路図である。このスイッチトキャパシタアンプは、定電流源トランジスタＰＭ２１、クランプトランジスタＮＭ２６、ソース接地増幅トランジスタＮＭ２５、入力容量Ｃ２１及び帰還容量Ｃ２２から構成される。このシングルエンド型のスイッチトキャパシタアンプを用いた固体撮像装置では、消費電流を一定に保つことができるため、前述の電源及びグランド電圧の変動による横帯状のノイズを抑制することが期待できる。

しかし一方でシングルエンド型のスイッチトキャパシタアンプでもアンプの出力電圧が増加することにより、定電流源トランジスタＰＭ２１のドレイン−ソース間電圧が低下し、該トランジスタの動作領域が飽和領域から非飽和領域に入り、消費電流を一定に保つことができなる。すなわち、図５で示したスイッチトキャパシタアンプを単に用いても、ある信号振幅以上の信号が入力されると消費電流が低下してしまうといった別の問題が発生してしまう。

本実施形態に係る固体撮像装置は、このような問題の発生を防ぐために、列増幅回路にシングルエンド型のスイッチトキャパシタアンプを単に用いるのでは無く、クリップトランジスタと組み合わせて用いている。これによって、本実施形態に係る固体撮像装置は、従来の固体撮像装置のように、リミッタトランジスタのゲート−ソース間の電位差Ｖｇｓでリミッタトランジスタの動作を制御して電流源トランジスタが非飽和領域に入らないような構成を利用する必要がない。すなわち、ゲートがアンプの出力電圧を判定するリミッタ判定電位と接続され、ソースがアンプの出力と接続され、ドレインが接地されたリミッタトランジスタを別途設けることでアンプの出力がある電圧以上に上がらないように制限をかける構成を利用する必要がない。従って、リミッタトランジスタのゲートに印加するリミッタ判定電圧を生成する回路が別途必要なく、リミッタ判定電圧を配線するためのレイアウト面積の増加を防ぎ、さらにリミッタ判定電圧の設定値、及びリミッタトランジスタのＶｔｈ（閾値電圧）ばらつきによるアンプの出力電圧レンジの縮小を防ぐことが出来る。

なお、本実施形態に係る固体撮像装置は、電流源カスコードトランジスタＰＭ２を１段で構成しているため、クリップトランジスタＰＭ３のゲートには電流源カスコードトランジスタＰＭ２のゲートと同じ電圧を印加している。しかし、更に多段に電流源カスコードトランジスタを配置した場合は、もっとも列増幅回路１４の出力側に配置されたカスコードトランジスタ（ドレインが出力端子２３に接続されたカスコードトランジスタ）のゲート電圧をクリップトランジスタＰＭ３のゲートに印加することがより好ましい。

また、本実施形態に係る固体撮像装置では、クリップトランジスタＰＭ３が前述したようにＶｇｓ（ゲート−ソース間電圧）で列増幅回路１４の出力電圧をクリップするか否かを判定する構成となっている。そのため、電流源カスコードトランジスタＰＭ２のＶｔｈ（閾値電圧）と、クリップトランジスタＰＭ３のＶｔｈ（閾値電圧）とを合わせる必要がある。よって、トランジスタの製造ばらつきを考慮し、クリップトランジスタＰＭ３のゲート幅及びゲート長を電流源カスコードトランジスタＰＭ２のゲート幅及びゲート長と合わせ、電流源カスコードトランジスタＰＭ２にできるだけ隣接してクリップトランジスタＰＭ３を配置し、両者のレイアウト方向（チャネル方向）を合わせる方がより好ましい。

また、図６Ａのブロック図に示されるように、シングルエンド型スイッチトキャパシタアンプで構成された出力アンプ回路が複数個存在する場合、各出力アンプ回路に電圧クリップ回路を備えてもよい。この場合、一方の出力アンプ回路１８の電流変動により他方の出力アンプ回路１８で発生するオフセット出力を抑制することができる。

また、図６Ｂのブロック図に示されるように、本実施形態に係る固体撮像装置の列増幅回路１４は、カラムＡＤＣ（アナログ−デジタル−コンバータ）１９を備えてもよい。この場合、列増幅回路の消費電流を抑制することでカラムＡＤＣ１９の電源変動により発生するビットエラーを抑制することが出来る。

（第２の実施形態）
本実施形態のＭＯＳ型の固体撮像装置は、第１の実施形態の固体撮像装置とは異なる構成の列増幅回路を有し、画素回路（画素アレイ）１１、垂直走査回路１２、垂直信号線１３、列ＣＤＳ回路１５、水平走査回路１６、水平共通信号線１７、出力アンプ回路１８及び列増幅回路２４を備えている。電圧クリップ回路及びスイッチトキャパシタアンプから構成される列増幅回路２４の出力は列ＣＤＳ回路１５に接続されており、水平走査回路１６からの選択信号を使って出力信号が水平共通信号線１７に順次読み出される。

図７は、本発明の第２の実施形態に係る画素回路１１及び列増幅回路２４の詳細な構成を示す回路図である。

図７に示すように、画素回路１１は、画素１１ａ、垂直信号線１３及び電流源負荷トランジスタＮＭ４から構成される。そして、画素１１ａは、入射光に応じた信号電荷を生成、蓄積するＰＤ（フォトダイオード）２１と、ＰＤ２１から転送された信号電荷を蓄積するＦＤ（フローティングディフュージョン）２２を有している。ＰＤ２１とＦＤ２２との間には電荷転送トランジスタＮＭ２が設けられ、ＦＤ２２と電源信号線ＰＩＸＰＯＷ１との間にはリセットトランジスタＮＭ１が設けられている。また、電荷転送トランジスタＮＭ２のゲートは転送信号線ＴＲに接続され、リセットトランジスタＮＭ１のゲートはリセット信号線ＲＳに接続されている。ＦＤ２２は、垂直信号線１３と電源信号線ＰＩＸＰＯＷ１との間に接続された増幅トランジスタＮＭ３のゲートと接続されている。また、増幅トランジスタＮＭ３は、垂直信号線１３に接続された電流源負荷トランジスタＮＭ４と共にソースフォロア回路を形成し、ＰＤ２１からＦＤ２２に転送された信号電荷に応じた信号電圧を垂直信号線１３に出力する。垂直信号線１３には、容量値Ｃｉｎの入力容量Ｃｉｎ１１と、容量値Ｃｆｂの帰還容量Ｃｆｂ１１と、ソース接地増幅トランジスタＮＭ１５と、電流源トランジスタＰＭ１１と、クランプトランジスタＮＭ１６と、クリップトランジスタＰＭ１３とからなる列増幅回路２４が接続されている。クリップトランジスタＰＭ１３は、本発明の電圧クリップ回路の一例であり、列増幅回路２４の最大出力電圧を制限するＭＯＳトランジスタである。入力容量Ｃｉｎ１１、帰還容量Ｃｆｂ１１、ソース接地増幅トランジスタＮＭ１５及び電流源トランジスタＰＭ１１により構成される回路は、本発明のスイッチトキャパシタアンプの一例である。

入力容量Ｃｉｎ１１は、一方の端子が垂直信号線１３に接続される。帰還容量Ｃｆｂ１１は、入力容量Ｃｉｎ１１の他方の端子と列増幅回路２４の出力端子２３との間に挿入される。電流源トランジスタＰＭ１１は、本発明の第１電流源トランジスタの一例であり、ドレインが列増幅回路２４の出力端子２３に接続され、ソースが定電位（電源）に接続される。ソース接地増幅トランジスタＮＭ１５では、ドレインが列増幅回路２４の出力端子２３に接続され、ソースが接地される。クリップトランジスタＰＭ１３では、ソースが列増幅回路２４の出力端子２３に接続され、ドレインがソース接地増幅トランジスタＮＭ１５のゲートに接続され、ゲートが信号線Ｖｃａｓに接続される。

ここで電流源トランジスタＰＭ１１のゲートには、信号線Ｖｃｕｒが接続されて基準電圧Ｖｃｕｒが印加されており電流源トランジスタＰＭ１１は飽和領域で動作している。また、クリップトランジスタＰＭ１３のゲートには、電流源トランジスタＰＭ１１のゲートが接続された信号線Ｖｃｕｒが接続されて基準電圧Ｖｃｕｒが印加されている。また、この列増幅回路２４のクローズドループゲインＡｃはソース接地増幅トランジスタＮＭ１５のゲートの寄生容量Ｃｐ及びオープンループゲインＡ０を用いて、

で表されるが、オープンループゲインＡ０を無限大とし、クローズドループゲインＡｃは、

と表される。但し、画素１１ａから信号を出力させる際に形成されるソースフォロア回路のゲインを１としている。

以上、図７に示した本実施形態に係る固体撮像装置は、第１の実施形態と同様にシングルエンド型のスイッチトキャパシタアンプとクリップトランジスタＰＭ１３とで構成された列増幅回路２４を備えている。

上記構成を有する固体撮像装置においては、まず行列状に配列された複数の画素１１ａにおける選択された画素１１ａから入射光の強度に応じた信号が、画素１１ａの列に対応して設けられて垂直信号線１３に出力される。次に、垂直信号線１３に出力された信号は、複数の垂直信号線１３のそれぞれに接続された列増幅回路２４で増幅され、水平共通信号線１７に出力される。列増幅回路２４からの信号の出力では、列増幅回路２４に設けられたクリップトランジスタＰＭ１３により最大出力電圧を制限される。

次に、本実施形態に係る固体撮像装置の画素回路１１及び列増幅回路２４の動作について、図３のタイミングチャートを使って説明する。

まずｔ１〜ｔ２のタイミングで、画素回路１１内のＦＤ２２を電源信号線ＰＩＸＰＯＷ１の電圧にリセットする。同時に列増幅回路２４のクランプトランジスタＮＭ１６をＯＮして列増幅回路２４のリセットを行う。次に、ｔ３のタイミングでクランプトランジスタＮＭ１６のリセットを解除する。その後、ｔ４〜ｔ５のタイミングで、画素回路１１内の電荷転送トランジスタＮＭ２をＯＮすることでＰＤ２１に蓄積された信号電荷ＱをＦＤ２２に転送する。すると信号電荷ＱはＦＤ２２の容量ＣｆｄによりＱ−Ｖ変換され、

の信号振幅が垂直信号線１３に出力される。列増幅回路２４からは振幅が垂直信号線１３の出力信号に対してＡｃ倍に増幅された信号

が出力される。

次に本実施形態における列増幅回路２４の電圧クリップ手段について説明する。本実施形態における列増幅回路２４の入力信号の信号振幅Ｖｉｎ及び消費電流Ｉａｍｐの関係を表すグラフについては、第１の実施形態と同じため図４を使って説明する。

図４より、クリップトランジスタＰＭ１３がない場合、ある信号振幅Ｖｍａｘより大きな信号振幅の信号が列増幅回路に入力されると破線に示すように消費電流が極端に低下する。これは、前述したように電流源トランジスタＰＭ１１が非飽和領域で動作してしまうからである。そこで、本実施形態に係る固体撮像装置では、クリップトランジスタＰＭ１３を追加することで、実線で示す消費電流を実現することが可能である。

ここで、電流源トランジスタＰＭ１１が飽和領域で動作する条件は、電流源トランジスタＰＭ１１の閾値電圧Ｖｔｐを用いて、列増幅回路の出力電圧Ｖｏｕｔが

を満たすときである。そこで、クリップトランジスタＰＭ１３のゲートに電流源トランジスタＰＭ１１のゲート電圧であるＶｃｕｒを印加することで、出力電圧Ｖｏｕｔが、

となった場合、クリップトランジスタＰＭ１３のゲート−ソース間の電位差Ｖｇｓが、

となり、初めてクリップトランジスタＰＭ１３が導通し列増幅回路に抵抗帰還がかかる。この抵抗帰還により、出力電圧ＶｏｕｔはＶｃｕｒ−Ｖｔｐより大きくならず、電流源トランジスタＰＭ１１は非飽和領域に入らない。その結果として列増幅回路の消費電流変動を抑制することが可能である。

以上のように、本実施形態によれば、第１の実施形態と同様に、簡単な回路構成でレイアウト面積増加を抑えつつ、増幅回路の出力電圧レンジを最大限に使用できる定電流列増幅回路を実現でき、列並列処理における高輝度被写体の有無に係る横帯状のノイズを抑制することが可能である。

なお、本実施形態に係る固体撮像装置では、クリップトランジスタＰＭ１３が前述したようにＶｇｓ（ゲート−ソース間電圧）で列増幅回路２４の出力電圧をクリップするか否かを判定する構成となっている。そのため、電流源トランジスタＰＭ１１のＶｔｈ（閾値電圧）と、クリップトランジスタＰＭ２３のＶｔｈ（閾値電圧）とを合わせる必要がある。よって、トランジスタの製造ばらつきを考慮し、クリップトランジスタＰＭ２３のゲート幅及びゲート長を電流源トランジスタＰＭ１１のゲート幅及びゲート長と合わせ、電流源トランジスタＰＭ１１にできるだけ隣接してクリップトランジスタＰＭ２３を配置し、両者のレイアウト方向（チャネル方向）を合わせる方がより好ましい。

（第３の実施形態）
図８は、本実施形態に係る撮像装置（カメラシステム）の構成を示す図である。

同図に示されるように、本実施形態の撮像装置１３０は、外光を集光する光学部材（レンズ）１３１と、第１または第２の実施形態に係るＭＯＳ型の固体撮像装置１３２と、固体撮像装置１３２内の回路の動作タイミングを制御するタイミング制御部１３３と、画像信号処理部１３４とを備えている。

固体撮像装置１３２は、光学部材１３１を通って入射した光を画像信号に変換して出力する。画像信号処理部１３４は、固体撮像装置１３２から出力された画像信号を処理して表示装置などの外部機器に信号を出力する。固体撮像装置１３２と画像信号処理部１３４とは同一半導体チップ上に形成されているが、互いに別々の半導体チップ上に形成される場合もある。

固体撮像装置１３２は、入射した光を電圧信号に変換する画素１４１と、画素１４１から出力された信号を処理する信号処理部１４２と、信号処理部１４２から出力された信号を画像信号として出力する出力回路１４３とを有している。固体撮像装置１３２内の各回路は、第１の実施形態または第２の実施形態に係る固体撮像装置内の各回路と同一である。具体的には、信号処理部１４２は垂直信号線、列ＣＤＳ回路、水平共通信号線及び列増幅回路から構成される回路を含み、出力回路１４３は出力アンプ回路を含む。

画像信号処理部１３４は、出力回路１４３からの画像信号を受ける相関二重サンプリング回路（ＣＤＳ）１４４と、ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）１４５と、ＡＤＣ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１４６と、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１４７とを有している。

本実施形態の撮像装置では、高輝度の光が画素１４１に入射した場合、列並列処理において高輝度の光が入射した画素の有無により信号処理部に発生する横帯ノイズを抑制することができる。また簡単な回路構成を実現できるため、固体撮像装置のサイズを小さくし、カメラシステム全体としてサイズの縮小を図ることができる。

以上、本発明の固体撮像装置及びその駆動方法について、実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。

本発明は、固体撮像装置及びその駆動方法に有用であり、特にＭＯＳ型の固体撮像装置の増幅回路等に有用である。

本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図である。 同実施形態に係る固体撮像装置の画素回路及び列増幅回路の詳細な構成を示す回路図である。 同実施形態に係る固体撮像装置の画素回路及び列増幅回路の動作を示すタイミングチャートである。 同実施形態に係る固体撮像装置における列増幅回路の入力信号の信号振幅及び消費電流の関係を示すグラフである。 一般的なシングルエンド型のスイッチトキャパシタアンプの構成を示す回路図である。 同実施形態に係る固体撮像装置の変形例の構成を示すブロック図である。 同実施形態に係る固体撮像装置の変形例の構成を示すブロック図である。 本発明の第２の実施形態に係る固体撮像装置の画素回路及び列増幅回路の詳細な構成を示す回路図である。 本発明の第３の実施形態に係る撮像装置（カメラシステム）の構成を示す図である。 列増幅回路を備える一般的な固体撮像装置の構成を示すブロック図である。 列増幅回路を備える一般的な固体撮像装置の画素回路及び列増幅回路の構成を示す回路図である。 列増幅回路を備える一般的な固体撮像装置の画素回路及び列増幅回路の動作を示すタイミングチャートである。 列増幅回路を備える一般的な固体撮像装置における列増幅回路の入力信号の信号振幅及び消費電流の関係を示すグラフである。 横帯状のノイズが現れた出力画像の一例を示す図である。

符号の説明

１１ａ、１０１ａ、１４１ 画素
１１、１０１ 画素回路
１２、１０２ 垂直走査回路
１３、１０３ 垂直信号線
１４、２４、１０４ 列増幅回路
１５、１０５ 列ＣＤＳ回路
１６、１０６ 水平走査回路
１７、１０７ 水平共通信号線
１８、１０８ 出力アンプ回路
１９ カラムＡＤＣ
２１、２０１ ＰＤ
２２、２０２ ＦＤ
２３ 出力端子
１３０ 撮像装置
１３１ 光学部材
１３２ 固体撮像装置
１３３ タイミング制御部
１３４ 画像信号処理部
１４２ 信号処理部
１４３ 出力回路
１４４ 相関二重サンプリング回路
１４５ ＡＧＣ
１４６ ＡＤＣ
１４７ ＤＳＰ
Ｃｆｂ１、Ｃｆｂ１１、Ｃ２２ 帰還容量
Ｃｉｎ１、Ｃｉｎ１１、Ｃ２１ 入力容量
Ｃｉｎ１０１ 容量
ＮＭ１、ＮＭ１０１ リセットトランジスタ
ＮＭ２、ＮＭ１０２ 電荷転送トランジスタ
ＮＭ３、ＮＭ１０３ 増幅トランジスタ
ＮＭ４、ＮＭ１０４ 電流源負荷トランジスタ
ＮＭ５、ＮＭ１５、ＮＭ２５、ＮＭ１０５ ソース接地増幅トランジスタ
ＮＭ６、ＮＭ１６、ＮＭ２６、ＮＭ１０６ クランプトランジスタ
ＮＭ１０７ 抵抗負荷トランジスタ
ＰＩＸＰＯＷ１、ＰＩＸＰＯＷ１０１ 電源信号線
ＰＭ１、ＰＭ１１ 電流源トランジスタ
ＰＭ２ 電流源カスコードトランジスタ
ＰＭ３、ＰＭ１３ クリップトランジスタ
ＰＭ２１ 定電流源トランジスタ
ＲＳ リセット信号線
ＴＲ 転送信号線
Ｖｃｕｒ、Ｖｃａｓ 信号線

Claims (9)

1. 行列状に配列され、入射光の強度に応じた信号を出力する複数の画素と、
   前記画素の列に対応して設けられ、前記画素からの信号を列方向に伝達する複数の垂直信号線と、
   前記複数の垂直信号線のそれぞれに接続され、前記複数の画素からの信号を増幅する列増幅回路と列ＣＤＳ回路とを備え、
   前記列増幅回路は、当該列増幅回路の最大出力電圧を制限する電圧クリップ回路を有する
   ことを特徴とする固体撮像装置。
2. 前記列増幅回路は、一方の端子が前記垂直信号線に接続された入力容量と、前記入力容量の他方の端子と当該列増幅回路の出力端子との間に挿入された帰還容量と、ドレインが前記列増幅回路の出力端子に接続され、ソースが定電位に接続された第１電流源トランジスタと、ドレインが前記列増幅回路の出力端子に接続され、ソースが接地された増幅トランジスタとから構成されるスイッチトキャパシタアンプを有し、
   前記電圧クリップ回路は、ソースが前記列増幅回路の出力端子に接続され、ドレインが前記増幅トランジスタのゲートに接続され、ゲートが基準電位に接続されたＭＯＳ（Metal Oxide Semiconductor）トランジスタから構成される
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記列増幅回路は、一方の端子が前記垂直信号線に接続された入力容量と、前記入力容量の他方の端子と当該列増幅回路の出力端子との間に挿入された帰還容量と、ドレインが前記列増幅回路の出力端子に接続された第１電流源トランジスタと、ドレインが前記第１電流源トランジスタのソースと接続され、ソースが定電位に接続された第２電流源トランジスタと、ドレインが前記列増幅回路の出力端子に接続され、ソースが接地された増幅トランジスタとから構成されるスイッチトキャパシタアンプを有し、
   前記電圧クリップ回路は、ソースが前記列増幅回路の出力端子に接続され、ドレインが前記増幅トランジスタのゲートに接続され、ゲートが基準電位に接続されたＭＯＳトランジスタから構成される
   ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記第１電流源トランジスタのゲートは、前記ＭＯＳトランジスタのゲート電圧が接続された基準電位に接続される
   ことを特徴とする請求項２又は３に記載の固体撮像装置。
5. 前記第１電流源トランジスタのゲート幅は、前記ＭＯＳトランジスタのゲート幅と略等しい
   ことを特徴とする請求項２〜４のいずれか１項に記載の固体撮像装置。
6. 前記第１電流源トランジスタのゲート長は、前記ＭＯＳトランジスタのゲート長と略等しい
   ことを特徴とする請求項２〜５のいずれか１項に記載の固体撮像装置。
7. 前記列増幅回路は、カラムＡＤＣを有する
   ことを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
8. 請求項１〜７のいずれか１項に記載の固体撮像装置を備える
   ことを特徴とする撮像装置。
9. 行列状に配列された複数の画素における選択された画素から入射光の強度に応じた信号を、前記画素の列に対応して設けられて前記画素からの信号を列方向に伝達する垂直信号線に出力させる出力ステップと、
   前記垂直信号線に出力された信号を、前記複数の垂直信号線のそれぞれに接続された列増幅回路で増幅し、水平共通信号線に出力させる増幅ステップとを含み、
   前記増幅ステップでは、前記列増幅回路に設けられた電圧クリップ回路により最大出力電圧を制限しながら信号を出力させる
   ことを特徴とする固体撮像装置の駆動方法。

Images