JPH03166807A - 増幅器の出力制限回路 - Google Patents
増幅器の出力制限回路Info
- Publication number
- JPH03166807A JPH03166807A JP1307172A JP30717289A JPH03166807A JP H03166807 A JPH03166807 A JP H03166807A JP 1307172 A JP1307172 A JP 1307172A JP 30717289 A JP30717289 A JP 30717289A JP H03166807 A JPH03166807 A JP H03166807A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- comparator
- analog switch
- limiting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
増幅器の出力範囲を越える入力が増幅器に加えられると
、増幅器の出力は飽和状態になり、正常な状態への復帰
が遅れる.このため、飽和防止用に出力制限回路が増幅
器に設けられることがある.この発明は、増幅器の飽和
防止用出力制限回路についてのものである. [従来の技術] 次に、従来技術による増幅器の出力制限回路の回路図を
第4図により説明する. 第4図の1は受光素子、2は増幅器、3は抵抗、9Aと
9Bはツェナーダイオード、10は出力端子である. 抵抗器3は増幅器2の帰還用抵抗であり、増幅器2と抵
抗3で電流電圧変換器を構成している.受光素子lに光
を照射すると、光起電力効果で受光素子1に電流が流れ
る.この電流は、抵抗3増幅器2で電圧に変換される. この電圧がツエナーダイオード9A・9Bのツェナー電
圧を越えると、ツェナー降伏現象またはアバランシェ降
伏現象でツェナーダイオード9A・9Bがオンになり、
端子21・23間に急激に電流がながれ、増幅器2の出
力電圧はツエエナー電圧以上にならないように制限され
る.[発明が解決しようとする課題] 第4図の増幅器2の利得をあげるため、抵抗3の抵抗値
を大きくすると、ツェナーダイオード9A・9Bに0.
2〜10μAの漏れ電流があるので、それ以下の電流に
対しては使用できないという問題がある. この発明は、ツェナーダイオードよりも漏れ電流が少な
いアナログスイッチを採用し,増幅器出力からアナログ
スイッチの制御信号を作り、増幅器2の入力が小さい場
合でも使用できる増幅器の出力制限回路の提供を目的と
する. アナログスイッチの漏れ電流は、0.5〜5nA程度で
あり、ツエナーダイオードに比べて非常に少ない. また、この発門は、増幅器の出力制限回路にアナログス
イッチを使用した場合、アナログスイッチ駆動回路によ
る発振を防止するための回路の提供を目的とする. [課題を解決するための手段] この目的を達成するため、この発明では、増幅器2の入
出力に接続されるアナログスイッチ4と、第1の入力端
子61に増幅器2の出力を接続し、第2の入力端子62
に基準電源5を接続し、増幅器2の出力が基準電源5の
電圧を超えると出力を出す比較器6とを備え、比較器6
の出力をアナログスイッチ4の制御信号とする. また、増幅器2の入出力に接続されるアナログスイッチ
4と、第1の入力端子61に増幅器2の出力を接続し、
第2の入力端子62に基準電源5を接続し、増幅器2の
出力が基準電源5の電圧を超えると出力を出す比較器6
と、サンプリング用の発振器7、比較器6の出力をD端
子に接続し、発振器7の出力をT端子に接続するFF8
と、FF8の出力をアナログスイッチ4の制御信号とす
る. 次に、この発明による増幅器の出力制限回路の回路図を
第1図により説明する. 第1図の4はアナログスイッチ、5は基準電源、6は比
較器である. アナログスイッチ4は、増幅器2の入力端子21と出力
端子23の間に接続される.比較器6は、入力端子61
に増幅器2の出力を接続し、入力端子62に基準電源5
を接続する.増幅器2の出力が基準電源5の電圧を超え
ると、比較器6から出力が出る.比較器6の出力はアナ
ログスイッチ4の制御信号になっている.次に゛、この
発明による他の方法による増幅器の出力制限回路の回路
図を第2図により説明する.第2図の7はサンプリング
用の発振器、8はフリップフロップ(FF)であり、そ
の他は第1図と同じである. 発振器7の発振周波数は、例えば6kHzにする。
、増幅器の出力は飽和状態になり、正常な状態への復帰
が遅れる.このため、飽和防止用に出力制限回路が増幅
器に設けられることがある.この発明は、増幅器の飽和
防止用出力制限回路についてのものである. [従来の技術] 次に、従来技術による増幅器の出力制限回路の回路図を
第4図により説明する. 第4図の1は受光素子、2は増幅器、3は抵抗、9Aと
9Bはツェナーダイオード、10は出力端子である. 抵抗器3は増幅器2の帰還用抵抗であり、増幅器2と抵
抗3で電流電圧変換器を構成している.受光素子lに光
を照射すると、光起電力効果で受光素子1に電流が流れ
る.この電流は、抵抗3増幅器2で電圧に変換される. この電圧がツエナーダイオード9A・9Bのツェナー電
圧を越えると、ツェナー降伏現象またはアバランシェ降
伏現象でツェナーダイオード9A・9Bがオンになり、
端子21・23間に急激に電流がながれ、増幅器2の出
力電圧はツエエナー電圧以上にならないように制限され
る.[発明が解決しようとする課題] 第4図の増幅器2の利得をあげるため、抵抗3の抵抗値
を大きくすると、ツェナーダイオード9A・9Bに0.
2〜10μAの漏れ電流があるので、それ以下の電流に
対しては使用できないという問題がある. この発明は、ツェナーダイオードよりも漏れ電流が少な
いアナログスイッチを採用し,増幅器出力からアナログ
スイッチの制御信号を作り、増幅器2の入力が小さい場
合でも使用できる増幅器の出力制限回路の提供を目的と
する. アナログスイッチの漏れ電流は、0.5〜5nA程度で
あり、ツエナーダイオードに比べて非常に少ない. また、この発門は、増幅器の出力制限回路にアナログス
イッチを使用した場合、アナログスイッチ駆動回路によ
る発振を防止するための回路の提供を目的とする. [課題を解決するための手段] この目的を達成するため、この発明では、増幅器2の入
出力に接続されるアナログスイッチ4と、第1の入力端
子61に増幅器2の出力を接続し、第2の入力端子62
に基準電源5を接続し、増幅器2の出力が基準電源5の
電圧を超えると出力を出す比較器6とを備え、比較器6
の出力をアナログスイッチ4の制御信号とする. また、増幅器2の入出力に接続されるアナログスイッチ
4と、第1の入力端子61に増幅器2の出力を接続し、
第2の入力端子62に基準電源5を接続し、増幅器2の
出力が基準電源5の電圧を超えると出力を出す比較器6
と、サンプリング用の発振器7、比較器6の出力をD端
子に接続し、発振器7の出力をT端子に接続するFF8
と、FF8の出力をアナログスイッチ4の制御信号とす
る. 次に、この発明による増幅器の出力制限回路の回路図を
第1図により説明する. 第1図の4はアナログスイッチ、5は基準電源、6は比
較器である. アナログスイッチ4は、増幅器2の入力端子21と出力
端子23の間に接続される.比較器6は、入力端子61
に増幅器2の出力を接続し、入力端子62に基準電源5
を接続する.増幅器2の出力が基準電源5の電圧を超え
ると、比較器6から出力が出る.比較器6の出力はアナ
ログスイッチ4の制御信号になっている.次に゛、この
発明による他の方法による増幅器の出力制限回路の回路
図を第2図により説明する.第2図の7はサンプリング
用の発振器、8はフリップフロップ(FF)であり、そ
の他は第1図と同じである. 発振器7の発振周波数は、例えば6kHzにする。
F F 8のD端子に比較器6の出力を接続し、FF8
のT端子に発振器7の出力を接続する.FF8の出力は
アナログスイッチ4の制御信号になっている. [作用] 次に、第1図の作用を説明する. 第1図は、増幅器2の出力が基準電源5の電圧以,Eに
ならないようにしている回路である。
のT端子に発振器7の出力を接続する.FF8の出力は
アナログスイッチ4の制御信号になっている. [作用] 次に、第1図の作用を説明する. 第1図は、増幅器2の出力が基準電源5の電圧以,Eに
ならないようにしている回路である。
例えば、基準電源5の電圧を4vとすると、増幅器2の
出力が4V以上になると、比較器6から出力が出るよう
になる. 比較器6から出力が出ると、アナログスイッチ4の制御
端子43に比較器6の出力が供給され、アナログスイッ
チ4がオンになり、アナログスイッチl1の端子41・
42間を短絡する.アナログスイッチ4の端子41・4
2間が短絡されると、増幅器2の入出力間が短絡される
ので、増幅器2の出力はOになる. 第1図の回路では、アナログスイッチ4の制御端子43
から端子41・42ヘクロストークが生じ、そのクロス
1・−クが増幅器2で増幅され、比較器6にフィードバ
ックされる.比較器6でさらに増幅され、制御端子43
に戻る結果、正帰還ループが構成され、゜発振を生じて
しまう場合がある.次に、第2図の作用を説明する. 第2図は、第1図の正帰還ループが楕成されないように
した回路である. 第2図では、第1図に発振器7とFF8を追加し、FF
8の出力を比較器6の出力63とアナログスイッチ4の
制御端子43の間に挿入する.そして、発振器7の周波
数で決まる一定周期でサンプリングすることにより、比
較器6の出力63とアナログスイッチ4の入出力端子4
1・42の間に生じるクロストークによる発振を防ぎな
がら第1図と同じ作用をす゜る. 次に、第2図の作用を第3図の波形図により説明する. 第3図アは受光素子1の起電力効果による電流の波形図
であり、第3図イは増幅器2の出力波形図である. 第3図ウは比較器6の出力波形図であり、第3図工は発
振器7の出力波形図である。
出力が4V以上になると、比較器6から出力が出るよう
になる. 比較器6から出力が出ると、アナログスイッチ4の制御
端子43に比較器6の出力が供給され、アナログスイッ
チ4がオンになり、アナログスイッチl1の端子41・
42間を短絡する.アナログスイッチ4の端子41・4
2間が短絡されると、増幅器2の入出力間が短絡される
ので、増幅器2の出力はOになる. 第1図の回路では、アナログスイッチ4の制御端子43
から端子41・42ヘクロストークが生じ、そのクロス
1・−クが増幅器2で増幅され、比較器6にフィードバ
ックされる.比較器6でさらに増幅され、制御端子43
に戻る結果、正帰還ループが構成され、゜発振を生じて
しまう場合がある.次に、第2図の作用を説明する. 第2図は、第1図の正帰還ループが楕成されないように
した回路である. 第2図では、第1図に発振器7とFF8を追加し、FF
8の出力を比較器6の出力63とアナログスイッチ4の
制御端子43の間に挿入する.そして、発振器7の周波
数で決まる一定周期でサンプリングすることにより、比
較器6の出力63とアナログスイッチ4の入出力端子4
1・42の間に生じるクロストークによる発振を防ぎな
がら第1図と同じ作用をす゜る. 次に、第2図の作用を第3図の波形図により説明する. 第3図アは受光素子1の起電力効果による電流の波形図
であり、第3図イは増幅器2の出力波形図である. 第3図ウは比較器6の出力波形図であり、第3図工は発
振器7の出力波形図である。
第3図オはFF8の出力波形図であり、第3図力はアナ
ログスイッチ4のオンオフの状態図である. 第3図アで、受光素子1の光起電力効果で電流が増加し
、増幅器2の出力が第3図イのように基準電源5の電圧
■に達すると、比較器6の出力が第3図ウに示すとうり
になる. 第3図工の発振器7のクロックの立上りでFF8はその
電圧をサンプリングし、第3図オに示すような出力とな
り、アナログスイッチ4がオンになる. アナログスイッチ4がオンになると、増幅器2の出力が
0になる.増幅器2の出力が、基準電源5の電圧v以下
になると、比較器6の出力が第3図ウのようになる.こ
のとぎの比較器6の出力は再びFF8でサンプリングさ
れ、FF8の出力は第3図オに示すようになり、アナロ
グスイッチ4はオフの状態になる、 [発明の効果] この発明によれば、漏れ電流の少ないアナログスイッチ
を増幅器の出力制限回路に採用したので、増幅器の使用
範囲を微弱入力まで拡大することができる. また、アナログスイッチを使用した増幅器の出力制限回
路で、アナログスイッチの制御端子と入出力端子間のク
ロス1・−クによる発振を防止することができる.
ログスイッチ4のオンオフの状態図である. 第3図アで、受光素子1の光起電力効果で電流が増加し
、増幅器2の出力が第3図イのように基準電源5の電圧
■に達すると、比較器6の出力が第3図ウに示すとうり
になる. 第3図工の発振器7のクロックの立上りでFF8はその
電圧をサンプリングし、第3図オに示すような出力とな
り、アナログスイッチ4がオンになる. アナログスイッチ4がオンになると、増幅器2の出力が
0になる.増幅器2の出力が、基準電源5の電圧v以下
になると、比較器6の出力が第3図ウのようになる.こ
のとぎの比較器6の出力は再びFF8でサンプリングさ
れ、FF8の出力は第3図オに示すようになり、アナロ
グスイッチ4はオフの状態になる、 [発明の効果] この発明によれば、漏れ電流の少ないアナログスイッチ
を増幅器の出力制限回路に採用したので、増幅器の使用
範囲を微弱入力まで拡大することができる. また、アナログスイッチを使用した増幅器の出力制限回
路で、アナログスイッチの制御端子と入出力端子間のク
ロス1・−クによる発振を防止することができる.
第1図はこの発明による増幅器の出力制限回路の回路図
、第2図はこの発明による他の方法による増幅器の出力
制限回路の回路図、第3図は第2図の波形図、第4図は
従来技術による増幅器の出力制限回路の回路図である. 1・・・・・・受光素子、2・・・・・・増幅器、3・
・・・・・抵抗、4・・・・・・アナログスイッチ、5
・・・・・・基準電源、6・・・・・・比較器、7・・
・・・・発振器、8・・・・・・FF(フリップフロッ
プ).
、第2図はこの発明による他の方法による増幅器の出力
制限回路の回路図、第3図は第2図の波形図、第4図は
従来技術による増幅器の出力制限回路の回路図である. 1・・・・・・受光素子、2・・・・・・増幅器、3・
・・・・・抵抗、4・・・・・・アナログスイッチ、5
・・・・・・基準電源、6・・・・・・比較器、7・・
・・・・発振器、8・・・・・・FF(フリップフロッ
プ).
Claims (1)
- 【特許請求の範囲】 1、増幅器(2)の入出力に接続されるアナログスイッ
チ(4)と、 第1の入力端子(61)に増幅器(2)の出力を接続し
、第2の入力端子(62)に基準電源(5)を接続し、
増幅器(2)の出力が基準電源(5)の電圧を超えると
出力を出す比較器(6)とを備え、 比較器(6)の出力をアナログスイッチ(4)の制御信
号とすることを特徴とする増幅器の出力制限回路。 2、増幅器(2)の入出力に接続されるアナログスイッ
チ(4)と、 第1の入力端子(61)に増幅器(2)の出力を接続し
、第2の入力端子(62)に基準電源(5)を接続し、
増幅器(2)の出力が基準電源(5)の電圧を超えると
出力を出す比較器(6)と、サンプリング用の発振器(
7)と、 比較器(6)の出力をD端子に接続し、発振器(7)の
出力をT端子に接続するFF(8)と、FF(8)の出
力をアナログスイッチ(4)の制御信号とすることを特
徴とする増幅器の出力制限回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1307172A JPH03166807A (ja) | 1989-11-27 | 1989-11-27 | 増幅器の出力制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1307172A JPH03166807A (ja) | 1989-11-27 | 1989-11-27 | 増幅器の出力制限回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03166807A true JPH03166807A (ja) | 1991-07-18 |
Family
ID=17965904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1307172A Pending JPH03166807A (ja) | 1989-11-27 | 1989-11-27 | 増幅器の出力制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03166807A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038531A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 固体撮像装置及びその駆動方法 |
CN104242843A (zh) * | 2014-09-09 | 2014-12-24 | 长沙景嘉微电子股份有限公司 | 一种放大器输出限幅电路 |
-
1989
- 1989-11-27 JP JP1307172A patent/JPH03166807A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038531A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 固体撮像装置及びその駆動方法 |
CN104242843A (zh) * | 2014-09-09 | 2014-12-24 | 长沙景嘉微电子股份有限公司 | 一种放大器输出限幅电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742316A (en) | Pulse-width modulator | |
JPH03166807A (ja) | 増幅器の出力制限回路 | |
JPH0155762B2 (ja) | ||
JPH01311876A (ja) | 直流電圧から負荷に対しパルス状供給電圧を発生する回路配置 | |
JPH10327054A (ja) | パルス位相変調回路 | |
JPS57202873A (en) | Dc converter | |
SU1145474A1 (ru) | Транзисторный ключ | |
JPH0352028Y2 (ja) | ||
JPH0321082Y2 (ja) | ||
JPS5837143Y2 (ja) | 量子化回路 | |
JP2884517B2 (ja) | 光電スイッチの受光回路 | |
JPS5832347Y2 (ja) | 複合積分回路 | |
SU1322424A1 (ru) | Тиристорный триггер | |
JPH0363083U (ja) | ||
JPH0120767B2 (ja) | ||
JPH0638779Y2 (ja) | パワ−ステアリング制御装置 | |
SU1541767A1 (ru) | Транзисторный ключ | |
JPH01117118U (ja) | ||
JPS6370647A (ja) | 光受信器 | |
JPS6391718A (ja) | 過電流制限回路 | |
JPH0810825B2 (ja) | 高周波発振型近接スイツチ | |
JPS62151038A (ja) | レ−ザ駆動電流モニタ回路 | |
JPS6051457A (ja) | 安定化電源回路 | |
JPS6034618U (ja) | コンデンサの突入電流制御回路の保護回路 | |
JPH0237542U (ja) |