JPH0352028Y2 - - Google Patents
Info
- Publication number
- JPH0352028Y2 JPH0352028Y2 JP1983118185U JP11818583U JPH0352028Y2 JP H0352028 Y2 JPH0352028 Y2 JP H0352028Y2 JP 1983118185 U JP1983118185 U JP 1983118185U JP 11818583 U JP11818583 U JP 11818583U JP H0352028 Y2 JPH0352028 Y2 JP H0352028Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- bias voltage
- voltage
- apd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【考案の詳細な説明】
＜技術分野＞
本考案は、アバランシエ・フオトダイオード
（以下APDと省略する）のバイアス回路の改良に
関するものである。
（以下APDと省略する）のバイアス回路の改良に
関するものである。
APDは、光検出機能と電流増倍機能を持つ高
速度高感度の光電変換素子であり、光通信の分野
で広く用いられている。APDの電流増倍率はバ
イアス電圧に依存するため、バイアス電圧を制御
することにより、電流増倍率を制御し、光信号受
信の利得を自動制御することが一般的に行われ
る。れる。
速度高感度の光電変換素子であり、光通信の分野
で広く用いられている。APDの電流増倍率はバ
イアス電圧に依存するため、バイアス電圧を制御
することにより、電流増倍率を制御し、光信号受
信の利得を自動制御することが一般的に行われ
る。れる。
＜従来例＞
第１図に従来のAPDバイアス回路
回路の例を示す。
第１図において、DOがAPDであり、これに電
圧源Ｖから直流のバイアス電圧が与えられる。
APDには受信した光信号が照射される。APDの
アノードには電流検出抵抗ROが直列に接続さ
れ、この抵抗ROに流れる電流による電圧降下の
交流分が受信信号として初段の増幅器（図略）に
入力される。
圧源Ｖから直流のバイアス電圧が与えられる。
APDには受信した光信号が照射される。APDの
アノードには電流検出抵抗ROが直列に接続さ
れ、この抵抗ROに流れる電流による電圧降下の
交流分が受信信号として初段の増幅器（図略）に
入力される。
APDと電流検出抵抗ROの直列回路には、並列
に、トランジスタＱとゼナーダイオードD1，D2
と抵抗R1からなるバイアス電圧制御回路が接続
される。このバイアス電圧制御回路において、抵
抗R1がトランジスタＱのエミツタに直列に接続
され、ゼナーダイオードD1がトランジスタのエ
ミツタ・コレクタ回路に並列に接続され、ゼナー
ダイオードD2がトランジスタＱのコレクタに直
列に接続される。
に、トランジスタＱとゼナーダイオードD1，D2
と抵抗R1からなるバイアス電圧制御回路が接続
される。このバイアス電圧制御回路において、抵
抗R1がトランジスタＱのエミツタに直列に接続
され、ゼナーダイオードD1がトランジスタのエ
ミツタ・コレクタ回路に並列に接続され、ゼナー
ダイオードD2がトランジスタＱのコレクタに直
列に接続される。
これら２つの回路の並列回路の一端は直流電圧
源Ｖの正端子に接続されるとともにコモンに接続
され、他端は抵抗R2を通じて直流電圧源Ｖの負
端子に接続される。抵抗R2は比較的値の大きな
抵抗である。この抵抗R2は、定電流回路に置換
えることが好ましい。
源Ｖの正端子に接続されるとともにコモンに接続
され、他端は抵抗R2を通じて直流電圧源Ｖの負
端子に接続される。抵抗R2は比較的値の大きな
抵抗である。この抵抗R2は、定電流回路に置換
えることが好ましい。
このように構成された回路において、トランジ
スタＱのエミツタ・コレクタ間の導通性すなわち
等価抵抗を、トランジスタＱのベースに与えられ
る制御信号によつて調節することにより、並列回
路の両端電圧VB、すなわちAPDのバイアス電圧
が制御される。なお、電流検出抵抗ROにおける
電圧降下は、電圧VBの値に比べて十分に小さく
なつている。
スタＱのエミツタ・コレクタ間の導通性すなわち
等価抵抗を、トランジスタＱのベースに与えられ
る制御信号によつて調節することにより、並列回
路の両端電圧VB、すなわちAPDのバイアス電圧
が制御される。なお、電流検出抵抗ROにおける
電圧降下は、電圧VBの値に比べて十分に小さく
なつている。
バイアス電圧VBとAPDの電流増倍率の関係
は、第２図のようになる。第２図において、
VBRはAPDのブレークダウン電圧である。バイ
アス電圧VBはこのブレークダウン電圧VBRを越
えないようにしなければならず、また、バイアス
電圧VBがブレークダウン電圧VBRに近くなつ
て、シヨツト雑音が増加するのを防止する必要が
ある。このために、バイアス電圧VBについて
は、上限値VMAXが定められる。一方、バイア
ス電圧VBの小さな領域においてはAPDの帯域特
性が劣化するので、バイアス電圧VBについては
下限値VMINも定められる。ここでは、上限値
VMAXは、ゼナーダイオードD1，D2のゼナー電
圧の和によつて与えられ、下限値VMINは、ゼ
ナーダイオードD2のゼナー電圧によつて与えら
れる。そして、トランジスタＱがカツトオフにな
つたとき、バイアス電圧VBは上限値VMAXに
達し、トランジスタＱが飽和したとき、バイアス
電圧VBは下限値VMINに達する。
は、第２図のようになる。第２図において、
VBRはAPDのブレークダウン電圧である。バイ
アス電圧VBはこのブレークダウン電圧VBRを越
えないようにしなければならず、また、バイアス
電圧VBがブレークダウン電圧VBRに近くなつ
て、シヨツト雑音が増加するのを防止する必要が
ある。このために、バイアス電圧VBについて
は、上限値VMAXが定められる。一方、バイア
ス電圧VBの小さな領域においてはAPDの帯域特
性が劣化するので、バイアス電圧VBについては
下限値VMINも定められる。ここでは、上限値
VMAXは、ゼナーダイオードD1，D2のゼナー電
圧の和によつて与えられ、下限値VMINは、ゼ
ナーダイオードD2のゼナー電圧によつて与えら
れる。そして、トランジスタＱがカツトオフにな
つたとき、バイアス電圧VBは上限値VMAXに
達し、トランジスタＱが飽和したとき、バイアス
電圧VBは下限値VMINに達する。
このような従来のバイアス回路においては、バ
イアス電圧VBを制限するために、トランジスタ
Ｑを、カツトオフ領域と飽和領域のように、非線
形領域まで動作させなければならないので、バイ
アス電圧VBの制御性が悪くなり、とくに、バイ
アス電圧の下限値VMINを与えるためにトラン
ジスタＱを飽和状態させたとき、それからの回復
に時間を要し、応答が遅くなる。
イアス電圧VBを制限するために、トランジスタ
Ｑを、カツトオフ領域と飽和領域のように、非線
形領域まで動作させなければならないので、バイ
アス電圧VBの制御性が悪くなり、とくに、バイ
アス電圧の下限値VMINを与えるためにトラン
ジスタＱを飽和状態させたとき、それからの回復
に時間を要し、応答が遅くなる。
＜目的＞
本考案目的は、制御性が良くて応答が速い
APDのバイアス回路を提供することにある。
APDのバイアス回路を提供することにある。
＜要点＞
本考案は、バイアス制御用のトランジスタの制
御信号に上下限値を設けて、トランジスタの線形
動作の範囲で導通性を制御することにより、
APDのバイアス電圧の上下限を与えるようにし
たものである。
御信号に上下限値を設けて、トランジスタの線形
動作の範囲で導通性を制御することにより、
APDのバイアス電圧の上下限を与えるようにし
たものである。
＜実施例＞
以下実施例に基づいて、本願の考案を詳細に説
明する。
明する。
＜構成＞
本考案の１つの実施例を第３図に示す。第３図
なおいて、Ｌは上下限設定回路であり、その他の
回路要素は、第１図の回路と共通である。この実
施例は、第１図の回路からセナーダイオードD1，
D2を除き、代りに、トランジスタＱのベースに
上下限設定回路Ｌを設けたものとなつている。
なおいて、Ｌは上下限設定回路であり、その他の
回路要素は、第１図の回路と共通である。この実
施例は、第１図の回路からセナーダイオードD1，
D2を除き、代りに、トランジスタＱのベースに
上下限設定回路Ｌを設けたものとなつている。
上下限設定回路Ｌは、トランジスタＱの駆動信
号を所定の最大値と最小値の間に制限するもので
あつて、種々の公知の上下限設定回路が使用でき
る。
号を所定の最大値と最小値の間に制限するもので
あつて、種々の公知の上下限設定回路が使用でき
る。
＜動作＞
上下限設定回路Ｌによつて、トランジスタＱの
駆動信号の最大値が制限されると、トランジスタ
Ｑは、とりうる最大の導通状態が制限され、これ
によつて、バイアス電圧VBの最小値が制限さ
れ、バイアス電圧VBの下限値VMINが与えられ
る。また、トランジスタＱの駆動信号の最小値が
制限されることにより、トランジスタＱのとりう
る最小の導通状態が制限され、これによつて、バ
イアス電圧VBの最大値が制限され、バイアス電
圧VBの上限値VMAXが与えられる。上下限設
定回路Ｌは、トランジスタＱの線形動作の範囲内
で、その駆動信号を制限するようになつているの
で、トランジスタＱはカツトオフや飽和になるこ
とがない。従つて、バイアス電圧の制御性が良
く、また応答速度も速い。
駆動信号の最大値が制限されると、トランジスタ
Ｑは、とりうる最大の導通状態が制限され、これ
によつて、バイアス電圧VBの最小値が制限さ
れ、バイアス電圧VBの下限値VMINが与えられ
る。また、トランジスタＱの駆動信号の最小値が
制限されることにより、トランジスタＱのとりう
る最小の導通状態が制限され、これによつて、バ
イアス電圧VBの最大値が制限され、バイアス電
圧VBの上限値VMAXが与えられる。上下限設
定回路Ｌは、トランジスタＱの線形動作の範囲内
で、その駆動信号を制限するようになつているの
で、トランジスタＱはカツトオフや飽和になるこ
とがない。従つて、バイアス電圧の制御性が良
く、また応答速度も速い。
＜他の実施例＞
第４図に、本考案の他の実施例を示す。この実
施例は、トランジスタＱのベースを演算増幅器Ｕ
の出力信号で駆動するようにして、演算増幅器Ｕ
の入力信号について上下限設定回路を適用するよ
うにしたものである。
施例は、トランジスタＱのベースを演算増幅器Ｕ
の出力信号で駆動するようにして、演算増幅器Ｕ
の入力信号について上下限設定回路を適用するよ
うにしたものである。
演算増幅器Ｕの正入力端子には上下限設定回路
Ｌを介して入力電圧が与えられる。この入力信号
に基づく演算増幅器Ｕの出力信号によつてトラン
ジスタＱの導通性が制御され、バイアス電圧VB
が制御される。バイアス電圧VBは抵抗R3，R4
からなる分圧回路によつて分圧され、抵抗R5を
介して演算増幅器Ｕの正入力端子に帰還される。
帰還信号と入力信号が平衡することにより、バイ
アス電圧VBは、演算増幅器Ｕの入力電圧に比例
したものとなる。演算増幅器Ｕの入力電圧の最大
値と最小値を、制限回路Ｌによつて適切に制限す
ることにより、トランジスタＱの線形動作の範囲
内で、バイアス電圧VBの値を所望の上下限値に
制限することができる。
Ｌを介して入力電圧が与えられる。この入力信号
に基づく演算増幅器Ｕの出力信号によつてトラン
ジスタＱの導通性が制御され、バイアス電圧VB
が制御される。バイアス電圧VBは抵抗R3，R4
からなる分圧回路によつて分圧され、抵抗R5を
介して演算増幅器Ｕの正入力端子に帰還される。
帰還信号と入力信号が平衡することにより、バイ
アス電圧VBは、演算増幅器Ｕの入力電圧に比例
したものとなる。演算増幅器Ｕの入力電圧の最大
値と最小値を、制限回路Ｌによつて適切に制限す
ることにより、トランジスタＱの線形動作の範囲
内で、バイアス電圧VBの値を所望の上下限値に
制限することができる。
＜効果＞
以上のように、本考案は、バイアス制御用のト
ランジスタの制御信号に上下限値を設けて、トラ
ンジスタの線形動作の範囲内でその導通性を制限
することにより、APDバイアス電圧の上下限を
与えるようにした、このため、応答が速くて制御
性が良いAPDのバイアス回路が実現出来る。
ランジスタの制御信号に上下限値を設けて、トラ
ンジスタの線形動作の範囲内でその導通性を制限
することにより、APDバイアス電圧の上下限を
与えるようにした、このため、応答が速くて制御
性が良いAPDのバイアス回路が実現出来る。
第１図は、従来例の電気的構成図、第２図は、
APDのバイアス電圧と電流増倍率の関係を示す
特性図、第３図および第４図は、本考案実施例の
電気的構成図である。 Ｖ……直流電圧線、DO……APD、Ｑ……トラ
ンジスタ、Ｌ……上下限設定回路、RO〜R6……
抵抗、Ｕ……演算増幅器。
APDのバイアス電圧と電流増倍率の関係を示す
特性図、第３図および第４図は、本考案実施例の
電気的構成図である。 Ｖ……直流電圧線、DO……APD、Ｑ……トラ
ンジスタ、Ｌ……上下限設定回路、RO〜R6……
抵抗、Ｕ……演算増幅器。
Claims (1)
- 実質的な抵抗を通じて直流電圧源の電圧が与え
られるアバランシエ・フオトダイオード、このア
バランシエ・フオトダイオードにエミツタ・コレ
クタ回路が並列に接続されたトランジスタ、およ
びこのトランジスタのベースに駆動信号を与える
駆動信号回路中に設けられ、トランジスタの駆動
信号の値の最大値と最小値を制限する最大最小制
限回路を具備するアバランシエ・フオトダイオー
ドのバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983118185U JPS6027515U (ja) | 1983-07-29 | 1983-07-29 | アバランシェ・フォトダイオ−ドのバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983118185U JPS6027515U (ja) | 1983-07-29 | 1983-07-29 | アバランシェ・フォトダイオ−ドのバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027515U JPS6027515U (ja) | 1985-02-25 |
| JPH0352028Y2 true JPH0352028Y2 (ja) | 1991-11-11 |
Family
ID=30271756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983118185U Granted JPS6027515U (ja) | 1983-07-29 | 1983-07-29 | アバランシェ・フォトダイオ−ドのバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027515U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6343816B2 (ja) * | 2013-12-09 | 2018-06-20 | ホーチキ株式会社 | 光電変換装置 |
-
1983
- 1983-07-29 JP JP1983118185U patent/JPS6027515U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027515U (ja) | 1985-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0352028Y2 (ja) | ||
| US4072908A (en) | Audio amplifier with constant current consumption | |
| JPS5643808A (en) | Signal converting circuit | |
| JPH045949B2 (ja) | ||
| JP2751229B2 (ja) | Ａｐｄバイアス電圧制御回路 | |
| US4038566A (en) | Multiplier circuit | |
| JPH07303051A (ja) | 受信機装置 | |
| JPH0129333B2 (ja) | ||
| JPH04265004A (ja) | Ａｐｄバイアス電圧制御回路 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JP2667148B2 (ja) | 電流・電圧変換回路 | |
| JP3148557B2 (ja) | 光受信回路 | |
| SU1517117A1 (ru) | Усилительное устройство | |
| JPS5840648Y2 (ja) | 圧縮増幅器 | |
| JP2697006B2 (ja) | 出力回路 | |
| JPH08130323A (ja) | 光電変換回路 | |
| JPH0124973Y2 (ja) | ||
| JPS57143908A (en) | Variable gain amplifying circuit | |
| JPH0631776Y2 (ja) | Ａｌｃ回路 | |
| SU1145474A1 (ru) | Транзисторный ключ | |
| JPS6152996B2 (ja) | ||
| JPH0715310A (ja) | 光受信器のバイアス回路 | |
| JPH0326331B2 (ja) | ||
| JP2004304708A (ja) | 光電流・電圧変換回路 | |
| JPS5950133B2 (ja) | 光発振回路 |