JP2697006B2 - 出力回路 - Google Patents

出力回路

Info

Publication number
JP2697006B2
JP2697006B2 JP63266523A JP26652388A JP2697006B2 JP 2697006 B2 JP2697006 B2 JP 2697006B2 JP 63266523 A JP63266523 A JP 63266523A JP 26652388 A JP26652388 A JP 26652388A JP 2697006 B2 JP2697006 B2 JP 2697006B2
Authority
JP
Japan
Prior art keywords
transistor
output
terminal
collector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63266523A
Other languages
English (en)
Other versions
JPH02113609A (ja
Inventor
浩一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63266523A priority Critical patent/JP2697006B2/ja
Publication of JPH02113609A publication Critical patent/JPH02113609A/ja
Application granted granted Critical
Publication of JP2697006B2 publication Critical patent/JP2697006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＡ級出力段回路に関し、特に出力電流に応じ
てバイアスアイドリング電流を制御した出力回路に関す
る。
〔従来の技術〕
第２図は従来のＡ級出力回路の一例を示したものであ
る。NPNトランジスタ（Q1）のエミッタは負電源電圧（V
EE）に接続され、コレクタは定電流源（I0）の出力端子
に接続されている。そしてこの定電流源（I0）の基準端
子は正電源電圧（VCC）に接続されている。そしてトラ
ンジスタ（Q1）のベースに信号が入力される。ここでト
ランジスタ（Q1）のコレクタが増幅器としての出力端
（VOUT）となり、この出力端（VOUT）と基準電位（GN
D）との間に負荷抵抗（RL）が接続されている。ここで
定電流（I0）がいわゆるアイドリング電流となり、この
回路はＡ級増幅動作をする。すなわち、どのような出力
状態においてもトランジスタ（Q1）がカットオフしない
ように定電流（I0）が設定されている。
〔発明が解決しようとする課題〕 上述した第２図の従来の出力段回路では、必要な定電
流源（I0）の定電流値I0は、この出力回路の最大出力電
圧をV0(MAX)とすると である。ここでV0(MAX)が5V、負荷抵抗（RL）が10KΩと
仮定すると、定電流（I0）は500μＡ以上も必要とな
り、このため、消費電力が大きくなるという欠点があ
る。
〔課題を解決するための手段〕
本発明の出力回路は、増幅器と、ベースが前記増幅器
の出力端と接続されたトランジスタと、一端が前記トラ
ンジスタのエミッタに、又他端が基準電圧点に接続され
た抵抗と、出力端子が前記増幅器の出力に接続され、入
力端子が前記トランジスタのコレクタに接続され、又、
共通端子が電源に接続されたカレントミラー回路とを有
している。
すなわち、本発明によれば出力電流に対応する増幅器
の出力端電圧を検出し、それに応じてアイドリング電流
を増やすことによって無信号時の消費電力を少なくして
いる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。第１
図を参照すると、この出力回路は、Ａ級の出力回路をも
った増幅器（Ａ）と、出力電流に比例する出力電圧を検
出するためのNPNトランジスタ（Q1）と、バイアス抵抗
（R1）と、トランジスタ（Q1）とバイアス抵抗（R1）と
によって得たバイアス電流を折り返すためのカレントミ
ラー回路（CM）とから構成されている。そして、トラン
ジスタ（Q1）のエミッタはバイアス抵抗（R1）の一端に
接続され、又トランジスタ（Q1）のコレクタはカレント
ミラー回路（CM）の入力端に接続されている。トランジ
スタ（Q1）のベースはカレントミラー回路（CM）の出力
端子と増幅器（Ａ）の出力に接続されている。バイアス
抵抗（R1）の他端は基準電位（GND）に接続されてい
る。カレントミラー回路（CM）の共通端子は正電源端子
（VCC）に接続されている。そして増幅器（Ａ）の出力
端子をこの出力回路の出力端子（VOUT）とする。ここで
増幅器（Ａ）の出力回路は定電流源（I0）の出力がNPN
トランジスタ（Q2）のコレクタに接続され、トランジス
タ（Q2）のエミッタは負電源電圧源（VEE）に接続さ
れ、定電流源（I0）の基準端子は正電源端子（VCC）に
接続されている。
ここで、この出力端子に負荷抵抗RLが接続されている
ものとし、この出力回路の最大出力電圧をV0(MAX)とす
ると となり、従来例の（１）式に比べ（V0(MAX)−VBE(Q1)）
/R1だけ定電流源（I0）の定電流値を少なくすることが
できる。すなわち無信号時はトランジスタ（Q1）がカッ
トオフしているため、低消費電力化が実現できたことに
なる。
〔発明の効果〕
以上説明したように、本発明は、出力電流に比例する
出力電圧を検出して、出力のアイドリング電流を最適値
に制御している。そのためＡ級増幅動作であるにもかか
わらず、低消費電力化できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図、第２図は従来の出
力回路の回路図である。 VCC……正電源端子、VEE……負電源端子、VOUT……出力
端子、VIN……入力端子、CM……カレントミラー回路、
Ａ……増幅器、R1,RL……抵抗、I0……低電流源、Q1,Q2
……NPNトランジスタ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】入力信号をベースに受けて、定電流源にコ
    レクタが接続された第１のトランジスタと、該第１のト
    ランジスタのコレクタにベースが接続された第２のトラ
    ンジスタと、一端が前記第２のトランジスタのエミッタ
    に、又他端が基準電圧点に接続された抵抗と、出力端が
    前記第１のトランジスタのコレクタに接続され、入力端
    が前記第２のトランジスタのコレクタに接続され、又共
    通端が電源に接続されたカレントミラー回路とを具備す
    ることを特徴とする出力回路。
JP63266523A 1988-10-21 1988-10-21 出力回路 Expired - Fee Related JP2697006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63266523A JP2697006B2 (ja) 1988-10-21 1988-10-21 出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63266523A JP2697006B2 (ja) 1988-10-21 1988-10-21 出力回路

Publications (2)

Publication Number Publication Date
JPH02113609A JPH02113609A (ja) 1990-04-25
JP2697006B2 true JP2697006B2 (ja) 1998-01-14

Family

ID=17432074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63266523A Expired - Fee Related JP2697006B2 (ja) 1988-10-21 1988-10-21 出力回路

Country Status (1)

Country Link
JP (1) JP2697006B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821819B2 (ja) * 1990-08-30 1996-03-04 三洋電機株式会社 増幅回路

Also Published As

Publication number Publication date
JPH02113609A (ja) 1990-04-25

Similar Documents

Publication Publication Date Title
JPH04111506A (ja) 増幅回路
JP2697006B2 (ja) 出力回路
JP2533201B2 (ja) Ａｍ検波回路
JPH0618300B2 (ja) ダ−リントントランジスタ装置
JP2578886B2 (ja) シュミット・トリガ回路
JPS5915124Y2 (ja) 電力増幅回路
JPH03100814A (ja) 定電圧回路
JPH06276037A (ja) オーディオ用パワーアンプ
JP2623954B2 (ja) 利得可変増幅器
JPH0749541Y2 (ja) トランジスタスイッチ回路
JPH0352031Y2 (ja)
JPH0145766B2 (ja)
JPH063569B2 (ja) 微小定電流回路
JP2536156B2 (ja) 絶対値回路
JPH0210677Y2 (ja)
JPH021608Y2 (ja)
JPS6218979Y2 (ja)
JPS5827539Y2 (ja) 音声増幅器
JP3784910B2 (ja) 出力回路
JPH063451Y2 (ja) 電流供給回路
JPH0537549Y2 (ja)
JPS63304706A (ja) リミタ増幅回路
JPH05152934A (ja) Ｉｉｌ回路
JPH0458202B2 (ja)
JPH0752814B2 (ja) プツシユプル増幅回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees