JPH05152934A - Ｉｉｌ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣ化ＩＩＬ回路のチップ面積を小にする。 【構成】 エミッタが電源に接続され、ベースに入力信
号が印加されるＰＮＰトランジスタ（８）と、ベースが
該ＰＮＰトランジスタのコレクタに、エミッタがアース
に接続されたＮＰＮトランジスタ（９）と、該ＮＰＮト
ランジスタのコレクタと電源との間に接続された抵抗
（10）と 前記ＮＰＮトランジスタ（９）のコレクタに
接続された出力端子（11）とから成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＩＬ回路の改良に関
するもので、特にＩＣ（集積回路）化に際し、チップ面
積の減少を計ることができるＩＩＬ回路に関するもので
ある。

【０００２】

【従来の技術】従来、図２に示す如きＩＩＬ回路が知ら
れている。図２において、前段ＩＩＬ回路（１）の出力
信号は、インバータ（２）を介してＮＰＮトランジスタ
（３）のベースに印加される。そして、該ＮＰＮトラン
ジスタ（３）で反転された後そのコレクタから出力端子
（４）に導出される。前記ＮＰＮトランジスタ（３）の
ベースと電源（Ｖ_B）との間には、インジェクタ−とな
る高抵抗（５）が接続されており、コレクタと電源との
間には負荷抵抗（６）が接続されている。

【０００３】今、前段ＩＩＬ回路（１）の出力信号の極
性が負であるとすれば、インバータ（２）の出力が正と
なり、ＮＰＮトランジスタ（３）がオンし、出力端子
（４）に負の出力信号が発生する。従って、図２の回路
を用いれば、前段ＩＩＬ回路（１）の出力と同極性の出
力信号を得ることができるＩＩＬ回路が得られる。

【０００４】

【発明が解決しようとする課題】しかしながら、図２の
ＩＩＬ回路は、チップ面積が大きくなるという問題を有
している。即ち、図２の回路を駆動する場合、電源電圧
Ｖ_Bを、Ｖ_B＞Ｖ_BE（但しＶ_BEはＮＰＮトランジスタ
（３）のベースエミッタ間電圧）としなければならない
が、ＩＩＬ回路の駆動電流をＩとすれば、Ｒ＝Ｖ_B／Ｉ
なる値の抵抗をインジェクタ−として用いなければなら
ず、大きな値の抵抗を必要とし、チップ面積が増大す
る。例えば、Ｖ_B＝０．７Ｖ、Ｉ＝１０μＡとすれば、
抵抗（５）の値は７０ＫΩとなり、チップ面積が大幅に
増大する。

【０００５】又、図２の回路は、極性を揃えるためにイ
ンバ−タ−（２）を必要とするので、これによってもチ
ップ面積が増大する。

【０００６】

【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、ＩＣのチップ面積を減少するため、
コレクタが出力端子に接続され、エミッタがアースに接
続されたＮＰＮトランジスタと、該トランジスタのベー
スにコレクタが接続され、エミッタが電源に接続された
ＰＮＰトランジスタとを備え、該ＰＮＰトランジスタの
ベースに入力信号を印加するようにしたことを特徴とす
る。

【０００７】

【作用】本発明によれば、ＰＮＰトランジスタは、ＩＩ
Ｌ回路の入力段を構成するとともに、インジェクタ−と
して動作する。その為、インジェクタ−として高抵抗を
用いる必要がなくなり、かつ極性を揃えるためのインバ
ータを必要としない。

【０００８】

【実施例】図１は、本発明の一実施例を示す回路図であ
る。図１において、（７）は、前段ＩＩＬ回路、（８）
はベースが該前段ＩＩＬ回路（７）の出力端に接続さ
れ、エミッタが電源に接続されたＰＮＰトランジスタ、
（９）はベースが該ＰＮＰトランジスタのコレクタに、
エミッタがアースに接続されたＮＰＮトランジスタ、
（10）は該ＮＰＮトランジスタのコレクタと電源との間
に接続された抵抗、及び（11）は前記ＮＰＮトランジス
タのコレクタに接続された出力端子である。

【０００９】今、前段ＩＩＬ回路（７）出力信号が負で
あるとすれば、ＰＮＰトランジスタ（８）がオンとな
り、そのコレクタ電流がＮＰＮトランジスタ（９）のベ
ースに供給される。その為、ＮＰＮトランジスタ（９）
もオンとなり、出力端子（11）に負の出力信号が発生す
る。又、前段ＩＩＬ回路（７）の出力信号が正の場合、
ＰＮＰトランジスタ（８）がオフし、ＮＰＮトランジス
タ（９）もオフする。その為、出力端子（11）には、正
の出力信号が発生する。従って、図１のＩＩＬ回路は、
前段からの入力信号と同相の出力信号を発生し得るＩＩ
Ｌ回路となる。

【００１０】ＰＮＰトランジスタ（８）は、ＩＣ内で通
常のＰＮＰトランジスタを作るのと同一の工程を用いて
作られる。そしてその面積は、高抵抗に比べ、十分に小
とすることができる。又、ＰＮＰトランジスタ（８）自
体に反転機能を持たせているので、格別のインバータを
必要としない。その結果、図１のＩＩＬ回路は、ＩＣ化
に際し、チップ面積を大幅に縮小することができる。

【００１１】

【発明の効果】以上述べた如く、本発明によれば、ＩＩ
Ｌ回路として正常に機能するとともに、ＩＣ化に際して
チップ面積を小にすることができるので、特にＩＩＬ回
路を多用するバイポーラデジタル回路のコストの低減が
計れる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図

【図２】従来のＩＩＬ回路を示す回路図

【符号の説明】

（７） 前段ＩＩＬ回路 （８） ＰＮＰトランジスタ （９） ＮＰＮトランジスタ （11） 出力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コレクタが出力端子に接続され、エミッ
   タがアースに接続されたＮＰＮトランジスタと、 該トランジスタのコレクタと電源との間に接続された抵
   抗と、 エミッタが電源に、コレクタが前記ＮＰＮトランジスタ
   のベースに接続されたＰＮＰトランジスタとからなり、
   前記ＰＮＰトランジスタのベースに入力信号を印加し、
   前記出力端子に出力信号を発生することを特徴とするＩ
   ＩＬ回路。
2. 【請求項２】 前記ＰＮＰトランジスタのベースは、前
   段ＩＩＬ回路の出力端に接続されることを特徴とする請
   求項１記載のＩＩＬ回路。