JPH0364205A - クリップ回路 - Google Patents
クリップ回路Info
- Publication number
- JPH0364205A JPH0364205A JP1200651A JP20065189A JPH0364205A JP H0364205 A JPH0364205 A JP H0364205A JP 1200651 A JP1200651 A JP 1200651A JP 20065189 A JP20065189 A JP 20065189A JP H0364205 A JPH0364205 A JP H0364205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential
- differential transistor
- waveform
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 208000019300 CLIPPERS Diseases 0.000 description 1
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は任意電圧よりも高い信号、又は低い信号を取
り出すクリップ回路に関するものである。
り出すクリップ回路に関するものである。
第３図は従来のクリップ回路の回路図を示す。
図において、（１００）、（１０１）は一対の差動トラ
ンジスタ回路を構成する差動トランジスタ、（１０２）
は差動トランジスタ回路用の定電流トランジスタ。
ンジスタ回路を構成する差動トランジスタ、（１０２）
は差動トランジスタ回路用の定電流トランジスタ。
（１）は差動トランジスタ回路の差動トランジスタ（１
００） 、（１０１）のコレクタを接続し最高電位にす
る端子、（２）はクリップ回路の最低電位、（３）は差
動トランジスタ回路の片側に接続する基準電源、（４）
は入力信号、（５〉は出力信号である。第４図は第３図
の出力波形拡大図を示す。
００） 、（１０１）のコレクタを接続し最高電位にす
る端子、（２）はクリップ回路の最低電位、（３）は差
動トランジスタ回路の片側に接続する基準電源、（４）
は入力信号、（５〉は出力信号である。第４図は第３図
の出力波形拡大図を示す。
次に動作について説明する。差動トランジスタ（１０１
）より入力された入力信号（４）は他方の差動トランジ
スタ（３００）のベースに接続された基ｍ電源（３）の
電圧と比較され、基準電源（３）の電位よりも高い入力
信号が差動トランジスタ（１（Ｎ）を通り、定電流ト”
ｙ ンジスタ（１０２）に伝えられ、差動トランジスタ
（１００）のベースに接続された基準電源（３）よりも
電位の高い入力信号のみが取り出される。
）より入力された入力信号（４）は他方の差動トランジ
スタ（３００）のベースに接続された基ｍ電源（３）の
電圧と比較され、基準電源（３）の電位よりも高い入力
信号が差動トランジスタ（１（Ｎ）を通り、定電流ト”
ｙ ンジスタ（１０２）に伝えられ、差動トランジスタ
（１００）のベースに接続された基準電源（３）よりも
電位の高い入力信号のみが取り出される。
従来のクリップ回路では、差動トランジスタだけで比較
されていたため、第４図の波形の（ｂ１部分に示す様に
基準電源（３）付近（ｂ）の波形が理想的には、第４図
の点線で示す（ｃｌの波形が望まれるのに、差動トラン
ジスタのｖＢＥ特性上、第４図の（ｂｌの様に曲線とな
ってしまうという問題点があった。
されていたため、第４図の波形の（ｂ１部分に示す様に
基準電源（３）付近（ｂ）の波形が理想的には、第４図
の点線で示す（ｃｌの波形が望まれるのに、差動トラン
ジスタのｖＢＥ特性上、第４図の（ｂｌの様に曲線とな
ってしまうという問題点があった。
この発明は上記の様な問題点を解消するためになされた
もので、第４図（ｂ）の波形を（０）の波形に近づける
クリップ回路を得ることを目的とする。
もので、第４図（ｂ）の波形を（０）の波形に近づける
クリップ回路を得ることを目的とする。
この発明に係るクリップ回路は、任意電圧よりも高い信
号部分を取り出すために差動トランジスタの片側（１０
１）のコレクタにミラー回路を設け。
号部分を取り出すために差動トランジスタの片側（１０
１）のコレクタにミラー回路を設け。
このミラー回路の一方のコレクタを差動トランジスタの
エミ゛ソタに接続し、差動トランジスタで比較された任
意電源よりも高い入力信号をミラー回路を設けることに
より、従来よりもより理想の波形に近づける様にしたも
のである。
エミ゛ソタに接続し、差動トランジスタで比較された任
意電源よりも高い入力信号をミラー回路を設けることに
より、従来よりもより理想の波形に近づける様にしたも
のである。
この発明におけるミラー回路は、差動トランジスタで検
出された信号電流がこのミラー回路によす差動トランジ
スタのエミッタで合成され、従来に比べ出力信号の波形
が理想の波形に近い出力をする。
出された信号電流がこのミラー回路によす差動トランジ
スタのエミッタで合成され、従来に比べ出力信号の波形
が理想の波形に近い出力をする。
以下、この発明の一実施例を図について説明する。第１
図において、（１００）、（１０１）は差動トランジス
タ回路を構成する差動トランジスタ、（＋０２）は差動
トランジスタ回路用の定電流トランジスタ、（１０３）
（１０４）は差動トランジスタ（１０１）のコレクタに
トランジスタ（ｘｏ３）のコレクタとベース、トランジ
スタ（１０４）のベースを接続され、エミッタを差動ト
ランジスタ（１００）と同じ電位としたミラー回路。（
１）はトランジスＪｊＩ（１００）（１０３）（１０４
）を接続する最高電位にする端子、（２）はクリップ回
路の最低電位、（３）は差動トランジスタ（１００）の
ベースに接続する基準電源、（４）は入力信号、（５）
は出力信号である。
図において、（１００）、（１０１）は差動トランジス
タ回路を構成する差動トランジスタ、（＋０２）は差動
トランジスタ回路用の定電流トランジスタ、（１０３）
（１０４）は差動トランジスタ（１０１）のコレクタに
トランジスタ（ｘｏ３）のコレクタとベース、トランジ
スタ（１０４）のベースを接続され、エミッタを差動ト
ランジスタ（１００）と同じ電位としたミラー回路。（
１）はトランジスＪｊＩ（１００）（１０３）（１０４
）を接続する最高電位にする端子、（２）はクリップ回
路の最低電位、（３）は差動トランジスタ（１００）の
ベースに接続する基準電源、（４）は入力信号、（５）
は出力信号である。
第２図は第１図の回路の出力信号（５）の出力波形拡大
図を示す。
図を示す。
次に動作について説明する。
差動トランジスタ（１０１）のベースより入力された入
力信号（４）は、差動トランジスタ（１００）のベース
に接続された基準電源（３）の電圧と比較され、基準電
源（３）の電圧よりも高い入力信号が差動トランジス＋
（１０１）を通る。この時、差動トランジスタ（１０
１）のコレクタに接続されたミラー回路（１０３）（１
０４）にも差動トランジスタ（１０１）を流れた電流が
流れる。ミラー回路（１０４）のコレクタは差動トラン
ジスタ（１００）（１０１）のエミ・ソクに接続されて
いる為に電流が加算され、従来に比べ出力信号波形は第
２図のように理想波形（６）に近い（１３の波形が出力
されるよう憂どなる。
力信号（４）は、差動トランジスタ（１００）のベース
に接続された基準電源（３）の電圧と比較され、基準電
源（３）の電圧よりも高い入力信号が差動トランジス＋
（１０１）を通る。この時、差動トランジスタ（１０
１）のコレクタに接続されたミラー回路（１０３）（１
０４）にも差動トランジスタ（１０１）を流れた電流が
流れる。ミラー回路（１０４）のコレクタは差動トラン
ジスタ（１００）（１０１）のエミ・ソクに接続されて
いる為に電流が加算され、従来に比べ出力信号波形は第
２図のように理想波形（６）に近い（１３の波形が出力
されるよう憂どなる。
なお、上記実施例ではミラー回路（１０３）（１０４）
のエミツタ面積比は１：１とした場合を示したが、面積
比率を１：２又は１：３と云うふうに差を付けてもよい
。また、上記実施例ではＮＰＮ差動トランジスタ（１０
０） （１０１’Ｉとした場合を示したがＰＮＰ差動ト
ランジスタおよびミラー回路をＮＰＮ トランジスタで
構成してもよく、上記実施例と同様の効果を奏する。
のエミツタ面積比は１：１とした場合を示したが、面積
比率を１：２又は１：３と云うふうに差を付けてもよい
。また、上記実施例ではＮＰＮ差動トランジスタ（１０
０） （１０１’Ｉとした場合を示したがＰＮＰ差動ト
ランジスタおよびミラー回路をＮＰＮ トランジスタで
構成してもよく、上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、差動トランジスタだけ
ではなく、ミラー回路によっても任意電圧よりも高い信
号を取り出し加算する様に構成したので１回路の素子数
が少なく、精度の高いクリップ回路が得られる効果があ
る。
ではなく、ミラー回路によっても任意電圧よりも高い信
号を取り出し加算する様に構成したので１回路の素子数
が少なく、精度の高いクリップ回路が得られる効果があ
る。
第１図はこの発明の一実施例であるクリパ７プ回路の回
路図、第２図は第１図の出力信号波形の拡大図、第３図
は従来のクリップ回路の回路図、第４図は第３図の出力
信号波形の拡大図である。 図において、（１）は最高電位端子、（２）は最低電位
端子、（３）は基準電源、（４）は入力信号、（５）は
出力信号、 （１００）（１０１）は差動トランジスタ
、（１０２）は定電流トランジスタ、 （１０３）（１
０４）はミラー回路を示す。 なお１図中、同一符号は同一、又は相当部分を示す。
路図、第２図は第１図の出力信号波形の拡大図、第３図
は従来のクリップ回路の回路図、第４図は第３図の出力
信号波形の拡大図である。 図において、（１）は最高電位端子、（２）は最低電位
端子、（３）は基準電源、（４）は入力信号、（５）は
出力信号、 （１００）（１０１）は差動トランジスタ
、（１０２）は定電流トランジスタ、 （１０３）（１
０４）はミラー回路を示す。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 一対の差動トランジスタを有し、この差動トランジスタ
の片側のコレクタに一対のミラートランジスタ回路を接
続し、このミラートランジスタの片側のコレクタを前記
差動トランジスタのエミッタに接続した事を特徴とする
クリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200651A JPH0364205A (ja) | 1989-08-02 | 1989-08-02 | クリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200651A JPH0364205A (ja) | 1989-08-02 | 1989-08-02 | クリップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364205A true JPH0364205A (ja) | 1991-03-19 |
Family
ID=16427949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200651A Pending JPH0364205A (ja) | 1989-08-02 | 1989-08-02 | クリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364205A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0516934A (ja) * | 1991-07-02 | 1993-01-26 | Toyo Seikan Kaisha Ltd | 耐圧容器 |
| JPH05246416A (ja) * | 1992-02-29 | 1993-09-24 | Nissei Asb Mach Co Ltd | 合成樹脂製自立壜 |
| JP2008105688A (ja) * | 2006-10-24 | 2008-05-08 | Yoshino Kogyosho Co Ltd | ボトル |
-
1989
- 1989-08-02 JP JP1200651A patent/JPH0364205A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0516934A (ja) * | 1991-07-02 | 1993-01-26 | Toyo Seikan Kaisha Ltd | 耐圧容器 |
| JPH05246416A (ja) * | 1992-02-29 | 1993-09-24 | Nissei Asb Mach Co Ltd | 合成樹脂製自立壜 |
| JP2008105688A (ja) * | 2006-10-24 | 2008-05-08 | Yoshino Kogyosho Co Ltd | ボトル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4779061A (en) | Current-mirror arrangement | |
| JPH0364205A (ja) | クリップ回路 | |
| KR910015123A (ko) | Ecl논리회로 | |
| JPH0480406B2 (ja) | ||
| JP3105590B2 (ja) | 全波整流回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS624884B2 (ja) | ||
| JP3018486B2 (ja) | バイアス回路 | |
| JPH03744Y2 (ja) | ||
| JP2789926B2 (ja) | 全波整流回路 | |
| JPH0332096Y2 (ja) | ||
| JPS6114174Y2 (ja) | ||
| SU729575A1 (ru) | Источник тока | |
| JPH026684Y2 (ja) | ||
| JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
| JPS6193709A (ja) | カレントミラ−回路 | |
| JPS59147511A (ja) | 差動増幅回路 | |
| JPS60149216A (ja) | 抵抗値設定回路 | |
| JPH03283805A (ja) | 電流増幅回路 | |
| JPH0233205B2 (ja) | ||
| JPH09260971A (ja) | 差動増幅器 | |
| JPH0453443B2 (ja) |