JPS6193709A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS6193709A JPS6193709A JP59214495A JP21449584A JPS6193709A JP S6193709 A JPS6193709 A JP S6193709A JP 59214495 A JP59214495 A JP 59214495A JP 21449584 A JP21449584 A JP 21449584A JP S6193709 A JPS6193709 A JP S6193709A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- transistors
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカレントミラー回路に関し、低電圧動作が可能
なカレントミラー回路の電流比を１に近すけようとする
ものである。
なカレントミラー回路の電流比を１に近すけようとする
ものである。
カレントミラー回路は第２図に示す如き構成を持ち、回
路電流■１と同じ電流Ｉ２を発生する等の目的でよく使
用される。この第２図でＱｌはＰＮＰトランジスタ、Ｑ
２．ＱｌはＮＰ’Ｎトランジスタ、Ｖａａはトランジス
タＱ１のバイアス用電源である。トランジスタＱ２．Ｑ
３はベースを共通に接続し、エミッタはグランドに接続
し、これらのベースおよびＱ２のコレクタはトランジス
タＱ！のコレクタへ接続し、トランジスタＱ３のコレク
タは出力端としてなる。
路電流■１と同じ電流Ｉ２を発生する等の目的でよく使
用される。この第２図でＱｌはＰＮＰトランジスタ、Ｑ
２．ＱｌはＮＰ’Ｎトランジスタ、Ｖａａはトランジス
タＱ１のバイアス用電源である。トランジスタＱ２．Ｑ
３はベースを共通に接続し、エミッタはグランドに接続
し、これらのベースおよびＱ２のコレクタはトランジス
タＱ！のコレクタへ接続し、トランジスタＱ３のコレク
タは出力端としてなる。
この回路ではトランジスタＱ２．Ｑ３のバラメ−タ特に
エミッタ面積が等しく、そして同じベース電圧を受ける
のでエミッタ電流は等しい。そこでトランジスタのベー
ス電流を無視すると、Ｑ３のエミッタ電流はＱ３のコレ
クタ電流Ｉ２に等しく、Ｑｌのエミッタ電流はＱ３のエ
ミッタ電流に等しいので１２であり、これはＱｌのコレ
クタ電流に等しく、またＱｌのコレクタ電流Ｉ＋’ひい
てはＱｌのエミッタ電流１１に等しい。即ち■２＝Ｉ＋
であり、鏡面性が成立する。
エミッタ面積が等しく、そして同じベース電圧を受ける
のでエミッタ電流は等しい。そこでトランジスタのベー
ス電流を無視すると、Ｑ３のエミッタ電流はＱ３のコレ
クタ電流Ｉ２に等しく、Ｑｌのエミッタ電流はＱ３のエ
ミッタ電流に等しいので１２であり、これはＱｌのコレ
クタ電流に等しく、またＱｌのコレクタ電流Ｉ＋’ひい
てはＱｌのエミッタ電流１１に等しい。即ち■２＝Ｉ＋
であり、鏡面性が成立する。
しかし、実際にはベース電流が無視できないから、これ
による誤差が生じる。今、ＰＮＰ トランジスタＱ１の
電流増幅率をβＮ、ＮＰＮトランジスタＱ２．Ｑｌの電
流増幅率をβｐとすれば、第１図の回路では次式が成立
する。
による誤差が生じる。今、ＰＮＰ トランジスタＱ１の
電流増幅率をβＮ、ＮＰＮトランジスタＱ２．Ｑｌの電
流増幅率をβｐとすれば、第１図の回路では次式が成立
する。
これらの＋ｌｌ、 （２１式より
となり、右辺第２〜４項が誤差であって、βＮ。
βｐが大きくないとＩ２は１１より可成り小になる。誤
差の原因はベース電流にあるので、第２図（ｂ）に示す
ようにトランジスタＱ２．Ｑ３のベース電流はトランジ
スタＱ６より供給することが考えられているが、この回
路ではトランジスタＱ１のベース電流に対しては何ら対
策がとられていない。
差の原因はベース電流にあるので、第２図（ｂ）に示す
ようにトランジスタＱ２．Ｑ３のベース電流はトランジ
スタＱ６より供給することが考えられているが、この回
路ではトランジスタＱ１のベース電流に対しては何ら対
策がとられていない。
また、トランジスタを積み上げて行くと低電圧での動作
が不可能になる例えば第２図（ｂ）ではＱ６のＶｓＥ（
ベース・エミッタ間電圧）だけ動作電圧が高くなる、等
の欠点がある。
が不可能になる例えば第２図（ｂ）ではＱ６のＶｓＥ（
ベース・エミッタ間電圧）だけ動作電圧が高くなる、等
の欠点がある。
本発明は、低電圧動作が可能でかつ電流比１が得られる
カレントミラー回路を提供しようとするものである。
カレントミラー回路を提供しようとするものである。
本発明のカレントミラー回路は、第１． 第２（７）Ｎ
ＰＮ ｌ−ランジスタＱ２．Ｑｌを備え、これらのトラ
ンジスタのベースを共通に第１のトランジスタＱ２のコ
レクタへ接続し、第２のトランジスタＱ３のコレクタは
直接そして第１のトランジスタＱ２のコレクタはＰＮＰ
トランジスタを介して電流入力端へ接続し、そして第
２のトランジスタＱ３に流れる電流が第１のトランジス
タＱ２に流れる電流より大になるように設定した第１の
回路と、第３．第４のＮＰＮ トランジスタＱ ａ 、
Ｑ５を備え、これらのトランジスタのベースを共に前
記第１、第２のトランジスタのベースへ接続し、コレク
タを共に出力端へ接続し、そしてこれらのトランジスタ
Ｑ４、Ｑ５を流れる電流が第１．第２のトランジスタＱ
２．Ｑ３を流れる電流と同様に一方のトランジスタを流
れる電流が他方のトランジスタを流れる電流より大にな
るように設定した第２の回路よりなることを特徴とする
ものである。
ＰＮ ｌ−ランジスタＱ２．Ｑｌを備え、これらのトラ
ンジスタのベースを共通に第１のトランジスタＱ２のコ
レクタへ接続し、第２のトランジスタＱ３のコレクタは
直接そして第１のトランジスタＱ２のコレクタはＰＮＰ
トランジスタを介して電流入力端へ接続し、そして第
２のトランジスタＱ３に流れる電流が第１のトランジス
タＱ２に流れる電流より大になるように設定した第１の
回路と、第３．第４のＮＰＮ トランジスタＱ ａ 、
Ｑ５を備え、これらのトランジスタのベースを共に前
記第１、第２のトランジスタのベースへ接続し、コレク
タを共に出力端へ接続し、そしてこれらのトランジスタ
Ｑ４、Ｑ５を流れる電流が第１．第２のトランジスタＱ
２．Ｑ３を流れる電流と同様に一方のトランジスタを流
れる電流が他方のトランジスタを流れる電流より大にな
るように設定した第２の回路よりなることを特徴とする
ものである。
第１図で説明すると、ＱｌはＰＮＰ トランジスタ、Ｑ
２〜Ｑ５はＮＰＮトランジスタである。Ｑ１〜Ｑ３は第
２図のＱ Ｉ” Ｑ ３に相当するものであるが、Ｑ３
のエミッタ面積はＱｌのエミッタ面積のｎ倍にされ、そ
してコレクタはトランジスタＱ１のエミッタへ接続され
る。またトランジスタＱ２のエミッタとグランドとの間
には抵抗Ｒが接続される。トランジスタＱ４．Ｑ５のベ
ースはトランジスタＱ２．Ｑ３のベースへ接続され、コ
レクタは互いに接続されて出力端となり、Ｑ５のエミ・
ツタは直接そしてＱ４のエミッタは抵抗Ｒを介してグラ
ンドへ接続される。更にトランジスタＱ５のエミッタ面
積はトランジスタＱ４のエミッタ面積のｎ倍にされる。
２〜Ｑ５はＮＰＮトランジスタである。Ｑ１〜Ｑ３は第
２図のＱ Ｉ” Ｑ ３に相当するものであるが、Ｑ３
のエミッタ面積はＱｌのエミッタ面積のｎ倍にされ、そ
してコレクタはトランジスタＱ１のエミッタへ接続され
る。またトランジスタＱ２のエミッタとグランドとの間
には抵抗Ｒが接続される。トランジスタＱ４．Ｑ５のベ
ースはトランジスタＱ２．Ｑ３のベースへ接続され、コ
レクタは互いに接続されて出力端となり、Ｑ５のエミ・
ツタは直接そしてＱ４のエミッタは抵抗Ｒを介してグラ
ンドへ接続される。更にトランジスタＱ５のエミッタ面
積はトランジスタＱ４のエミッタ面積のｎ倍にされる。
なお抵抗Ｒの挿入とエミッタ面積のｎ倍は片方だけにし
てもよい。この回路ではトランジスタＱ３．Ｑ５は同じ
サイズでかつ同じベース電圧を受けるのでコレクタ電流
及びエミ・ツタ電流は等しく、従って下記（４）式が成
立する。
てもよい。この回路ではトランジスタＱ３．Ｑ５は同じ
サイズでかつ同じベース電圧を受けるのでコレクタ電流
及びエミ・ツタ電流は等しく、従って下記（４）式が成
立する。
１ ｏ＝Ｉ ＋ ＋Ｉ ２ −−（４１
トランジスタＱ２．Ｑ４についても同様であるからＱｌ
のコレクタ電流は１２に等しく、Ｑｌのコレクタ電流■
３は該■２とＱ２〜Ｑ５のベース電流の和Σｉｂとの和
である。トランジスタＱ２〜Ｑ５の電流増幅率は全て等
しく、βｐであるとすると、Σ１ｂ＝２（１＋／βＩ）
＋Ｉ ２／βｐ）であるから（５）式が成立する。
トランジスタＱ２．Ｑ４についても同様であるからＱｌ
のコレクタ電流は１２に等しく、Ｑｌのコレクタ電流■
３は該■２とＱ２〜Ｑ５のベース電流の和Σｉｂとの和
である。トランジスタＱ２〜Ｑ５の電流増幅率は全て等
しく、βｐであるとすると、Σ１ｂ＝２（１＋／βＩ）
＋Ｉ ２／βｐ）であるから（５）式が成立する。
１ｉ＝Ｉ２′ ＋Ｉ＋
これらの（４１，＋５１式より電流比１ ｉ ／ Ｉ
ｏを求めると、（５）式で２ （Ｉｌ＋１２）／βｐを
０と見做せば（６）式が成立する。
ｏを求めると、（５）式で２ （Ｉｌ＋１２）／βｐを
０と見做せば（６）式が成立する。
１０ １１＋Ｉ２
抵抗Ｒを大にする及び又は前記ｎを大にして■２’
＜１１とすれば Ｉｏ βＮ ！＋ となり、１２／１１＜１なので電流比Ｉ ｉ ／ Ｉ
。
＜１１とすれば Ｉｏ βＮ ！＋ となり、１２／１１＜１なので電流比Ｉ ｉ ／ Ｉ
。
は１に近くなる。
またこの回路では入力端部ぢ電流１ｉの入力端とグラン
ド間にはトランジスタＱ１のエミッタ・コレクタ及びト
ランジスタＱ２またはＱ３等のベース・エミッタが入る
だけで、第２図と変らない。
ド間にはトランジスタＱ１のエミッタ・コレクタ及びト
ランジスタＱ２またはＱ３等のベース・エミッタが入る
だけで、第２図と変らない。
出力端についても同様で、オープンコレクタになってい
るだけである。従って低電圧動作が可能である。
るだけである。従って低電圧動作が可能である。
以上説明したように本発明によれば電流比が１に近くそ
して低電圧動作可能なカレントミラー回路を提供するこ
とができ、有用である。
して低電圧動作可能なカレントミラー回路を提供するこ
とができ、有用である。
第１図は本発明を説明する回路図、第２図は従来例を示
す回路図である。 図面でＱ２〜Ｑ５は第１〜第４のＮＰＮ ｌ−ランジス
タ、ＱｌはＰＮＰ Ｉ−ランジスタ、Ｉｉは入力電流、
Ｉｏは出力電流である。
す回路図である。 図面でＱ２〜Ｑ５は第１〜第４のＮＰＮ ｌ−ランジス
タ、ＱｌはＰＮＰ Ｉ−ランジスタ、Ｉｉは入力電流、
Ｉｏは出力電流である。
Claims (1)
- 【特許請求の範囲】 第１、第２のＮＰＮトランジスタＱ＿２、Ｑ＿３を備え
、これらのトランジスタのベースを共通に第１のトラン
ジスタＱ＿２のコレクタへ接続し、第２のトランジスタ
Ｑ＿３のコレクタは直接電流入力端子へ、かつ第１のト
ランジスタＱ＿２のコレクタはＰＮＰトランジスタを介
して電流入力端へ接続し、そして第２のトランジスタＱ
＿３に流れる電流が第１のトランジスタＱ＿２に流れる
電流より大になるように設定した第１の回路と、 第３、第４のＮＰＮトランジスタＱ＿４、Ｑ＿５を備え
、これらのトランジスタのベースを共に前記第１、第２
のトランジスタのベースへ接続し、コレクタを共に出力
端へ接続し、そしてこれらのトランジスタＱ＿４、Ｑ＿
５を流れる電流が第１、第２のトランジスタＱ＿２、Ｑ
＿３を流れる電流と同様に一方のトランジスタを流れる
電流が他方のトランジスタを流れる電流より大になるよ
うに設定した第２の回路よりなることを特徴とするカレ
ントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214495A JPS6193709A (ja) | 1984-10-13 | 1984-10-13 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214495A JPS6193709A (ja) | 1984-10-13 | 1984-10-13 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193709A true JPS6193709A (ja) | 1986-05-12 |
| JPH0568886B2 JPH0568886B2 (ja) | 1993-09-29 |
Family
ID=16656650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59214495A Granted JPS6193709A (ja) | 1984-10-13 | 1984-10-13 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193709A (ja) |
-
1984
- 1984-10-13 JP JP59214495A patent/JPS6193709A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568886B2 (ja) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322723B2 (ja) | ||
| JPS6193709A (ja) | カレントミラ−回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0364205A (ja) | クリップ回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPH03744Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0151207B2 (ja) | ||
| JP3018486B2 (ja) | バイアス回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPH0332096Y2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6133007A (ja) | 利得制御回路 | |
| JPH0453444B2 (ja) | ||
| JPH02274108A (ja) | バイアス回路 | |
| JPH0332831B2 (ja) | ||
| JPS59119910A (ja) | レベルシフト回路付増幅器 |