JPH0453444B2 - - Google Patents
Info
- Publication number
- JPH0453444B2 JPH0453444B2 JP61194258A JP19425886A JPH0453444B2 JP H0453444 B2 JPH0453444 B2 JP H0453444B2 JP 61194258 A JP61194258 A JP 61194258A JP 19425886 A JP19425886 A JP 19425886A JP H0453444 B2 JPH0453444 B2 JP H0453444B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高入力インピーダンスのバツフア回
路に関するものである。
路に関するものである。
従来のバツフア回路の一例を第２図に示し説明
する。
する。
図において、Q11とQ12は電流増幅率hFEの等し
いトランジスタ、Q13，Q14，Q15は電流ミラー回
路を構成するトランジスタ、inは入力端子、out
は出力端子、VCCは電源端子、CCSは直流バイア
ス点を決める電流源である。
いトランジスタ、Q13，Q14，Q15は電流ミラー回
路を構成するトランジスタ、inは入力端子、out
は出力端子、VCCは電源端子、CCSは直流バイア
ス点を決める電流源である。
そして、トランジスタQ11とトランジスタQ12
は上述したように電流増幅率hFEの等しいトラン
ジスタであり、このトランジスタQ12のベース電
流はトランジスタQ13，Q14，Q15からなる電流ミ
ラー回路でトランジスタQ11のベースに流入し、
このトランジスタQ11のベース電流を補償するよ
うに作用し、入力端子inから見れば入力電流の非
常に少ないバツフアとなる。
は上述したように電流増幅率hFEの等しいトラン
ジスタであり、このトランジスタQ12のベース電
流はトランジスタQ13，Q14，Q15からなる電流ミ
ラー回路でトランジスタQ11のベースに流入し、
このトランジスタQ11のベース電流を補償するよ
うに作用し、入力端子inから見れば入力電流の非
常に少ないバツフアとなる。
上記のような従来のバツフア回路では、トラン
ジスタQ11のコレクタ電位がVCC−3VBEであり、
入力Ｄレンジが狭いという問題点がある。また、
トランジスタQ15のカスケード接続によりトラン
ジスタQ14とトランジスタQ13のエミツタとコレ
クタ間電圧は入力電圧に依らないが、トランジス
タQ14のコレクタ・エミツタ間電位VCEはベー
ス・エミツタ間電位VBEであり、トランジスタ
Q13のコレクタ・エミツタ間電位VCEは2VBEとな
るため、トランジスタQ11のベース電流は完全に
は補償されないという問題点があつた。
ジスタQ11のコレクタ電位がVCC−3VBEであり、
入力Ｄレンジが狭いという問題点がある。また、
トランジスタQ15のカスケード接続によりトラン
ジスタQ14とトランジスタQ13のエミツタとコレ
クタ間電圧は入力電圧に依らないが、トランジス
タQ14のコレクタ・エミツタ間電位VCEはベー
ス・エミツタ間電位VBEであり、トランジスタ
Q13のコレクタ・エミツタ間電位VCEは2VBEとな
るため、トランジスタQ11のベース電流は完全に
は補償されないという問題点があつた。
この発明はかかる問題点を解決すべくなされた
もので、入力の動作点電圧によれず高入力インピ
ーダンスのバツフア回路を得ることを目的とす
る。
もので、入力の動作点電圧によれず高入力インピ
ーダンスのバツフア回路を得ることを目的とす
る。
この発明によるバツフア回路は、ベースが入力
端子に接続されエミツタが直流バイアス点を決め
る電流源に接続されると共に出力端子に接続され
た第１のトランジスタと、エミツタが上記第１の
トランジスタのコレクタに接続されたコレクタが
電源に接続された第２のトランジスタと、エミツ
タが上記電源に接続されたコレクタとベースが共
に上記第２のトランジスタのベースに接続された
第３のトランジスタと、この第３のトランジスタ
と電流ミラー回路を構成する第４のトランジスタ
と、エミツタが上記第４のトランジスタのコレク
タに接続されベースが上記第２のトランジスタの
エミツタに接続されコレクタが上記第１のトラン
ジスタのベースに接続された第５のトランジスタ
とを備えてなるようにしたものである。
端子に接続されエミツタが直流バイアス点を決め
る電流源に接続されると共に出力端子に接続され
た第１のトランジスタと、エミツタが上記第１の
トランジスタのコレクタに接続されたコレクタが
電源に接続された第２のトランジスタと、エミツ
タが上記電源に接続されたコレクタとベースが共
に上記第２のトランジスタのベースに接続された
第３のトランジスタと、この第３のトランジスタ
と電流ミラー回路を構成する第４のトランジスタ
と、エミツタが上記第４のトランジスタのコレク
タに接続されベースが上記第２のトランジスタの
エミツタに接続されコレクタが上記第１のトラン
ジスタのベースに接続された第５のトランジスタ
とを備えてなるようにしたものである。
この発明においては、ベース幅変調を抑えるカ
スケード用トランジスタのベース接地電位を、入
力電流と等しい電流を発生させるためのトランジ
スタのエミツタ電位とする。
スケード用トランジスタのベース接地電位を、入
力電流と等しい電流を発生させるためのトランジ
スタのエミツタ電位とする。
以下、図面に基づきこの発明の実施例を詳細に
説明する。
説明する。
第１図はこの発明によるバツフア回路の一実施
例を示す回路図である。
例を示す回路図である。
この第１図において第２図と同一符号のものは
相当部分を示し、Q1，Q2……Q5はトランジスタ
である。
相当部分を示し、Q1，Q2……Q5はトランジスタ
である。
そして、トランジスタQ1のベースは入力端子
inに接続され、エミツタは直流バイアス点を決め
る電流源CCSに接続されると共に出力端子outに
接続されている。また、トランジスタQ2のエミ
ツタはトランジスタQ1のコレクタに接続され、
コレクタは電源端子VCCに接続されている。ま
た、トランジスタQ3のエミツタは電源端子VCCに
接続され、コレクタとベースが共にトランジスタ
Q2のベースに接続されている。そして、トラン
ジスタQ4はこのトランジスタQ3と電流ミラー回
路を構成している。また、トランジスタQ5のエ
ミツタはトランジスタQ4のコレクタに接続され、
ベースはトランジスタQ2のエミツタに接続され、
コレクタはトランジスタQ1のベースに接続され
ている。
inに接続され、エミツタは直流バイアス点を決め
る電流源CCSに接続されると共に出力端子outに
接続されている。また、トランジスタQ2のエミ
ツタはトランジスタQ1のコレクタに接続され、
コレクタは電源端子VCCに接続されている。ま
た、トランジスタQ3のエミツタは電源端子VCCに
接続され、コレクタとベースが共にトランジスタ
Q2のベースに接続されている。そして、トラン
ジスタQ4はこのトランジスタQ3と電流ミラー回
路を構成している。また、トランジスタQ5のエ
ミツタはトランジスタQ4のコレクタに接続され、
ベースはトランジスタQ2のエミツタに接続され、
コレクタはトランジスタQ1のベースに接続され
ている。
つぎにこの第１図に示す実施例の動作について
説明する。
説明する。
まず、前述の第２図に示す従来例と同様に、ト
ランジスタQ1（第２図においてはトランジスタ
Q11）のベース電流とトランジスタQ5（第２図に
おいてはトランジスタQ15）のコレクタ電流はほ
ぼ等しくなるように働き、入力端子inからの電流
は非常に少なくなる。
ランジスタQ1（第２図においてはトランジスタ
Q11）のベース電流とトランジスタQ5（第２図に
おいてはトランジスタQ15）のコレクタ電流はほ
ぼ等しくなるように働き、入力端子inからの電流
は非常に少なくなる。
つぎに、トランジスタQ5はトランジスタQ4の
コレクタ−エミツタ間を固定するためのカスケー
ド用トランジスタであり、ベース電位はトランジ
スタQ2のエミツタ電位と等しい。ここで、その
エミツタ電位はVCC−2VBE（VCCは電源電位、VBE
はベース・エミツタ間電位）であるので、トラン
ジスタQ4のコレクタ・エミツタ間電位はVBEと等
しくなる。
コレクタ−エミツタ間を固定するためのカスケー
ド用トランジスタであり、ベース電位はトランジ
スタQ2のエミツタ電位と等しい。ここで、その
エミツタ電位はVCC−2VBE（VCCは電源電位、VBE
はベース・エミツタ間電位）であるので、トラン
ジスタQ4のコレクタ・エミツタ間電位はVBEと等
しくなる。
そして、この電位差は入力電圧に依らないの
で、トランジスタQ3とトランジスタQ4の電流ミ
ラー比はベース幅変調の影響を受けることなく一
定となる。したがつて、入力電圧によらず低入力
電流の高インピーダンスバツフア回路が実現でき
る。
で、トランジスタQ3とトランジスタQ4の電流ミ
ラー比はベース幅変調の影響を受けることなく一
定となる。したがつて、入力電圧によらず低入力
電流の高インピーダンスバツフア回路が実現でき
る。
以上説明したように、この発明によれば、ベー
ス幅変調を抑えるカスケード用トランジスタのベ
ース接地電位を、入力電流と等しい電流値を発生
させるためのトランジスタのエミツタ電位とする
ことにより、入力の動作点電圧に依らず低入力電
流の高インピーダンスバツフア回路が実現できる
ので、実用上の効果は極めて大である。
ス幅変調を抑えるカスケード用トランジスタのベ
ース接地電位を、入力電流と等しい電流値を発生
させるためのトランジスタのエミツタ電位とする
ことにより、入力の動作点電圧に依らず低入力電
流の高インピーダンスバツフア回路が実現できる
ので、実用上の効果は極めて大である。
第１図はこの発明によるバツフア回路の一実施
例を示す回路図、第２図は従来のバツフア回路の
一例を示す回路図である。 Q1〜Q5……トランジスタ、in……入力端子、
out……出力端子、VCC……電源端子、CCS……
電流源。
例を示す回路図、第２図は従来のバツフア回路の
一例を示す回路図である。 Q1〜Q5……トランジスタ、in……入力端子、
out……出力端子、VCC……電源端子、CCS……
電流源。
Claims (1)
- １ ベースが入力端子に接続されエミツタが直流
バイアス点を決める電流源に接続されると共に出
力端子に接続された第１のトランジスタと、エミ
ツタが前記第１のトランジスタのコレクタに接続
されコレクタが電源に接続された第２のトランジ
スタと、エミツタが前記電源に接続されコレクタ
とベースが共に前記第２のトランジスタのベース
に接続された第３のトランジスタと、この第３の
トランジスタと電流ミラー回路を構成する第４の
トランジスタと、エミツタが前記第４のトランジ
スタのコレクタに接続されベースが前記第２のト
ランジスタのエミツタに接続されコレクタが前記
第１のトランジスタのベースに接続された第５の
トランジスタとを備えてなることを特徴とするバ
ツフア回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194258A JPS6350105A (ja) | 1986-08-19 | 1986-08-19 | バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194258A JPS6350105A (ja) | 1986-08-19 | 1986-08-19 | バツフア回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6350105A JPS6350105A (ja) | 1988-03-03 |
| JPH0453444B2 true JPH0453444B2 (ja) | 1992-08-26 |
Family
ID=16321629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194258A Granted JPS6350105A (ja) | 1986-08-19 | 1986-08-19 | バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6350105A (ja) |
-
1986
- 1986-08-19 JP JP61194258A patent/JPS6350105A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6350105A (ja) | 1988-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02104113A (ja) | 電圧対電流変換器 | |
| JPH0322723B2 (ja) | ||
| US4692711A (en) | Current mirror circuit | |
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0537260A (ja) | カレント・ミラー回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH0480406B2 (ja) | ||
| JPH0453444B2 (ja) | ||
| JP3103104B2 (ja) | バッファ回路 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPH0535613Y2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6114174Y2 (ja) | ||
| JP2645403B2 (ja) | ボルテージホロワ回路 | |
| JPS6259926B2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0522275B2 (ja) | ||
| JPH0243387B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |