JPS59119910A - レベルシフト回路付増幅器 - Google Patents
レベルシフト回路付増幅器Info
- Publication number
- JPS59119910A JPS59119910A JP57232817A JP23281782A JPS59119910A JP S59119910 A JPS59119910 A JP S59119910A JP 57232817 A JP57232817 A JP 57232817A JP 23281782 A JP23281782 A JP 23281782A JP S59119910 A JPS59119910 A JP S59119910A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level shift
- amplifier
- shift circuit
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、レベルシフト回路付増幅器に関する。
増幅器を何段か直流的に直結して用いる場合等には、出
力段にレベルシフト回路を付加するととが必要である。
力段にレベルシフト回路を付加するととが必要である。
第１図（ａｌ （ｂｌはレベルシフト□回路付増幅器の
従来の構成例を示すもので、ｔａ）ではトランジスタＱ
と抵抗ｒｌｌｒ２によってレベルシフト回路を構成し、
（ｂ）ではツェナーダイオードＺＤの定電圧降下を利用
してレベルシフトを行なっている。
従来の構成例を示すもので、ｔａ）ではトランジスタＱ
と抵抗ｒｌｌｒ２によってレベルシフト回路を構成し、
（ｂ）ではツェナーダイオードＺＤの定電圧降下を利用
してレベルシフトを行なっている。
しかしながら、（ａ）の構成ではレベルシフト回路が比
較的大きな抵抗を持つため、増幅器の出力段にこの抵抗
とトランジスタの寄生容量とで一種の高域カットフィル
タが形成されて、増幅器の周波数を劣化させるという問
題がある。１流電位を広範囲に細かく調整できない。さ
らにｔａ） ｔ ｔｂ）に共通の問題として、温度ドリ
フト電源電圧の変動による影譬な直接受け、出力直流電
位が不安定であるという欠点がある。
較的大きな抵抗を持つため、増幅器の出力段にこの抵抗
とトランジスタの寄生容量とで一種の高域カットフィル
タが形成されて、増幅器の周波数を劣化させるという問
題がある。１流電位を広範囲に細かく調整できない。さ
らにｔａ） ｔ ｔｂ）に共通の問題として、温度ドリ
フト電源電圧の変動による影譬な直接受け、出力直流電
位が不安定であるという欠点がある。
この発明の目的は、周波数特性が良好で、また出力直流
電位を任意に設定でき、さらに温度や電源電圧の変動に
対し出力直流電位を安定に保つことができるレベルシフ
ト回路付増幅器を提供することにある。
電位を任意に設定でき、さらに温度や電源電圧の変動に
対し出力直流電位を安定に保つことができるレベルシフ
ト回路付増幅器を提供することにある。
この発明は、レベルシフト回路をＰＮ接合素子で構成す
る一方、増幅回路の電圧源と基準電位点との間に、電圧
源から増幅回路の負荷抵抗およびレベルシフト回路を経
て出力端子に到る経路と同様の素子、すなわち基準抵抗
およびレベルシフト回路内のＰＮ接合素子と同数のＰＮ
接合素子を含む電圧降下回路を接続し、この電圧降下回
路に電圧源から出力端子までの直流電圧降下と同一の電
圧降下が生じるように、この電圧降下回路を流れる電流
で増幅回路およびレベルシフト回路の電流、を決定して
、出力直流電位を基準電位点と同一電位に設定するよう
にしたものである。
る一方、増幅回路の電圧源と基準電位点との間に、電圧
源から増幅回路の負荷抵抗およびレベルシフト回路を経
て出力端子に到る経路と同様の素子、すなわち基準抵抗
およびレベルシフト回路内のＰＮ接合素子と同数のＰＮ
接合素子を含む電圧降下回路を接続し、この電圧降下回
路に電圧源から出力端子までの直流電圧降下と同一の電
圧降下が生じるように、この電圧降下回路を流れる電流
で増幅回路およびレベルシフト回路の電流、を決定して
、出力直流電位を基準電位点と同一電位に設定するよう
にしたものである。
この発明によれば、レベルシフト回路はＰＮ接合素子、
例えばダイオード接続のトランジスタあるいはダイオー
ドによって構成されるため、そのインピーダンスは非常
に低く、従って周波数特性を劣化させることはない。ま
た、基準電位を変えるのみで出力直流電位を広範囲にか
つ任意に変えることができる。
例えばダイオード接続のトランジスタあるいはダイオー
ドによって構成されるため、そのインピーダンスは非常
に低く、従って周波数特性を劣化させることはない。ま
た、基準電位を変えるのみで出力直流電位を広範囲にか
つ任意に変えることができる。
さらに、出力直流電位は基準電位のみで決まシ、トラン
ジスタのＶＢＩＩや抵抗値の温度変化、あるいは電源電
圧の変動の影響を受けないため、極めて安定に保たれる
。
ジスタのＶＢＩＩや抵抗値の温度変化、あるいは電源電
圧の変動の影響を受けないため、極めて安定に保たれる
。
第２図はこの発明の一実施例を示すもので、１はへカ端
子、２は増幅回路であり、増幅回路２はエミッタ結合ト
ランジスタＱｓ＝Ｑｔを主体とする差動増幅器となって
いる。トランジスタＱ、、Ｑｔのコレクタは負荷抵抗Ｒ
１、Ｒ。
子、２は増幅回路であり、増幅回路２はエミッタ結合ト
ランジスタＱｓ＝Ｑｔを主体とする差動増幅器となって
いる。トランジスタＱ、、Ｑｔのコレクタは負荷抵抗Ｒ
１、Ｒ。
を介して高圧側電圧源Ｖｃｃに接続され、エミッタは第
１の電流源としてのトランジスタＱ、に接続されている
。
１の電流源としてのトランジスタＱ、に接続されている
。
増幅回路２の出力はトランジスタＱ、のコレクタであり
、このコレクタはトランジスタＱ４のペース・エミッタ
間およびダイオード接続のトランジスタＱ、を介して出
力端子４および第２の電流源としてのトランジスタＱ、
に接続される。トランジスタＱ４−ＱＳはレベルシフト
回路３を構成している。
、このコレクタはトランジスタＱ４のペース・エミッタ
間およびダイオード接続のトランジスタＱ、を介して出
力端子４および第２の電流源としてのトランジスタＱ、
に接続される。トランジスタＱ４−ＱＳはレベルシフト
回路３を構成している。
一方、電圧源ｖＣＣにはさらに基準抵抗Ｒ１の一端が接
続され、この抵抗Ｒ８の他端はダイオード接続のトラン
ジスタＱ、と、トランジスタＱ８のエミッタ・ベース間
を介して基準電位点６に接続される。これら抵抗Ｒ３お
よびトランジスタＱｙ＝Ｑｓによって電圧降下回路５が
構成される。
続され、この抵抗Ｒ８の他端はダイオード接続のトラン
ジスタＱ、と、トランジスタＱ８のエミッタ・ベース間
を介して基準電位点６に接続される。これら抵抗Ｒ３お
よびトランジスタＱｙ＝Ｑｓによって電圧降下回路５が
構成される。
トランジスタＱ、のコレクタには第３の電流源としての
ダイオード接続のトランジスタＱ。
ダイオード接続のトランジスタＱ。
が接続される。このトランジスタＱ、のベースはトラン
ジスタＱｓ＝Ｑｅに接続され、これらのトランジスタＱ
ｓ ＝ Ｑａ −Ｑｏでカレントミラー回路ｌが構
成される。
ジスタＱｓ＝Ｑｅに接続され、これらのトランジスタＱ
ｓ ＝ Ｑａ −Ｑｏでカレントミラー回路ｌが構
成される。
」ニス構成において、抵抗孔、、Ｒ，，Ｒ，はペア性を
考慮し設計された同一形状の抵抗であシその値も等しい
。またＮＰＮトランジスタＱ１とＱ、 、Ｑ３とＱａと
Ｑａ、Ｑ４とＱ７、ＰＮＰトランジスタＱｌｌ とＱ、
はペア性を考慮し設計された同一形状のトランジスタで
ある。
考慮し設計された同一形状の抵抗であシその値も等しい
。またＮＰＮトランジスタＱ１とＱ、 、Ｑ３とＱａと
Ｑａ、Ｑ４とＱ７、ＰＮＰトランジスタＱｌｌ とＱ、
はペア性を考慮し設計された同一形状のトランジスタで
ある。
ただしＱ、のエミッタ面積はＱｓ＝Ｑｏのエミッタ面積
の２倍である。
の２倍である。
次にこの実施例の回路の動作をベース電流を無視して説
明する。ダイオード接続のトランジスタＱ３とトランジ
スタＱｅ＝Ｑｏはベース共通でカレントミラー回路７を
構成するため、蹄。
明する。ダイオード接続のトランジスタＱ３とトランジ
スタＱｅ＝Ｑｏはベース共通でカレントミラー回路７を
構成するため、蹄。
れる電流はエミッタ面積に比例し、
１、−− Ｉ、 −Ｉ、 である。またトランジスタ
Ｑ、、Ｑｌを流れる電流は回路が直流的に対称であるた
め相等しくなシ、Ｉ＠＊Ｉ６ と等しくなる。したがっ
てトランジスタＱ１ 、Ｑ２ 。
Ｑ、、Ｑｌを流れる電流は回路が直流的に対称であるた
め相等しくなシ、Ｉ＠＊Ｉ６ と等しくなる。したがっ
てトランジスタＱ１ 、Ｑ２ 。
Ｑ４ 、Ｑｓ 、Ｑａ 、Ｑｙ 、Ｑｓのコレ
クタ電流。
クタ電流。
はベース電流を無視すれば
ＩＣ（Ｑｌ）−ＩＣ（Ｑり−ＩＣ（Ｑ４）＝ＩＣ（Ｑｆ
ｉ）＝ＩＣ（Ｑａ）＝Ｉ ｃ （Ｑ？ ）＝Ｉ ｃ （
Ｑａ ）−ＩＱ−Ｉｅ＝ Ｉ ｓである。ここで例え
ばＩＣ（ＱりはトランジスタＱ１のコレクタ電流を表わ
す。
ｉ）＝ＩＣ（Ｑａ）＝Ｉ ｃ （Ｑ？ ）＝Ｉ ｃ （
Ｑａ ）−ＩＱ−Ｉｅ＝ Ｉ ｓである。ここで例え
ばＩＣ（ＱりはトランジスタＱ１のコレクタ電流を表わ
す。
次に基準電位端子６の電位Ｖｒｅｆ と、出力端子４
の直流電位Ｖｏｕｔ について考えると、これらは次
式で表わされる。
の直流電位Ｖｏｕｔ について考えると、これらは次
式で表わされる。
Ｖｒｅｆ＝’Ｖｃｃ Ｒ３Ｉｇ ＶＢＥ（Ｑ７） Ｖ”
（Ｑａ） ・・・・・・（１）Ｖｏｕｔ −Ｖｃｃ Ｒ
１ＩＱ ＶＢＢ（Ｑ４） Ｖ”（Ｑ５） ”’（２
）ここで例えばｖｎｚ（Ｑ、ｒ）はトランジスタＱ、の
ベース・エミッタ間電圧を表わす。ＶＢＩＩは正確（＝
は ｙｕｇ−ＶＴＪｎ 工Ｃ／Ｉｓ で表わされる。
（Ｑａ） ・・・・・・（１）Ｖｏｕｔ −Ｖｃｃ Ｒ
１ＩＱ ＶＢＢ（Ｑ４） Ｖ”（Ｑ５） ”’（２
）ここで例えばｖｎｚ（Ｑ、ｒ）はトランジスタＱ、の
ベース・エミッタ間電圧を表わす。ＶＢＩＩは正確（＝
は ｙｕｇ−ＶＴＪｎ 工Ｃ／Ｉｓ で表わされる。
Ｖ Ｔ ハ温度のみの関数、Ｉｓは逆方向飽和電流でト
ランジスタの形状及び製造プロセスによシ決定される。
ランジスタの形状及び製造プロセスによシ決定される。
Ｉｃはトランジスタのコレクタ電流、であある。また動
作温度は等しくＱａ以外の素子を流れる電流は全て等し
いため、ＶＢＩ（Ｑ４）−ＶＢＥ（Ｑ？ ） 、 ＶＢ
Ｅ（Ｑｆｉ ）−ＶＢＩＩ（Ｑａ ）である。このため
Ｖｒｅｆ −Ｖｏｕｔとｆｒ、ｂ、出力直流電位Ｖｏｕ
ｔ は基準電位Ｖｒｅｆ のみによシ決定され、他
の影響を受けない。したがって基準電位Ｖｒｅｆ と
して非常に安定した電位（例えば接地電位）を与えるこ
とで、極めて安定した出力直流電位Ｖｏｕｔが得られる
ことになる。
作温度は等しくＱａ以外の素子を流れる電流は全て等し
いため、ＶＢＩ（Ｑ４）−ＶＢＥ（Ｑ？ ） 、 ＶＢ
Ｅ（Ｑｆｉ ）−ＶＢＩＩ（Ｑａ ）である。このため
Ｖｒｅｆ −Ｖｏｕｔとｆｒ、ｂ、出力直流電位Ｖｏｕ
ｔ は基準電位Ｖｒｅｆ のみによシ決定され、他
の影響を受けない。したがって基準電位Ｖｒｅｆ と
して非常に安定した電位（例えば接地電位）を与えるこ
とで、極めて安定した出力直流電位Ｖｏｕｔが得られる
ことになる。
次に、この発明の他の実施例をいくつか説明する。
第３図に示す実施例は、トランジスタＱｓ＋Ｑ、ｅ＝Ｑ
ｏのエミッタと低圧側電圧源ＶＢＢとの間に抵抗Ｒ，，
几１．Ｒ０を挿入したもので、この時の電流Ｉ３ 、Ｉ
Ｑは次のようになる。
ｏのエミッタと低圧側電圧源ＶＢＢとの間に抵抗Ｒ，，
几１．Ｒ０を挿入したもので、この時の電流Ｉ３ 、Ｉ
Ｑは次のようになる。
また、この場合には抵抗”Ｉ 、Ｒ１は次のように設
定する ここでトランジスタＱ１ とＱａ−Ｑｓ とＱａとＱ９
−Ｑ４ とＱ？、Ｑ、とＱａはエミッタ面積を電流比に
等しくし、またペア性を考慮して同一の形状にする必要
がある。この実施例によれば、■、とＩ、、Ｉ。との電
流比を大きくとることができる。
定する ここでトランジスタＱ１ とＱａ−Ｑｓ とＱａとＱ９
−Ｑ４ とＱ？、Ｑ、とＱａはエミッタ面積を電流比に
等しくし、またペア性を考慮して同一の形状にする必要
がある。この実施例によれば、■、とＩ、、Ｉ。との電
流比を大きくとることができる。
第４図に示す実施例は、第２図の実施例にＮＰＮ）ラン
ジスタＱ１ｏと抵抗ＲＩＯを追加することによって、カ
レントミラー回路のベース電流の効果による電流伝達比
の誤差を補償し、よシ精度よ（Ｖｏｕｔ −Ｖｒｅｆの
関係が得られるようにしたものである。
ジスタＱ１ｏと抵抗ＲＩＯを追加することによって、カ
レントミラー回路のベース電流の効果による電流伝達比
の誤差を補償し、よシ精度よ（Ｖｏｕｔ −Ｖｒｅｆの
関係が得られるようにしたものである。
第５図（二示す実施例は、増幅回路２として差動増幅器
に代えてトランジスタＱｌｌと負荷抵抗Ｒｔｉによる単
純なエミッタ接地増幅器を用いた例である。なお、トラ
ンジスタＱｕのエミッタに接続されたコンデンサＣは周
波数帯域の調整用である。
に代えてトランジスタＱｌｌと負荷抵抗Ｒｔｉによる単
純なエミッタ接地増幅器を用いた例である。なお、トラ
ンジスタＱｕのエミッタに接続されたコンデンサＣは周
波数帯域の調整用である。
第６図に示す実施例は、レベルシフト回路にＩＱ内では
周波数特性の点で不利なＰＮＰ）ランジスタを使用しな
いようにした例である。すなわち、第２図〜第５図の実
施例では電圧降下回路５にＰＮＰ）ランジスタＱ、を用
いる必要があるため、レベルシフト回路３にもそれに合
せてＰＮＰ）ランジスタＱｓを用いていたが、第６図で
はトランジスタＱｘｔ〜Ｑ２６を追加することによって
、トランジスタＱｓ＝ＱｓをＮＰＮトランジスタに変え
ている。第６図でトランジスタＱ２ＳとＱ ｔ＜ ＋
Ｑ ２ＢとＱ□はベース共通でカレントミラーを構成す
るため（二Ｑ２１とＱ２ｔのコレクタ’！、ｍは等しく
、したがって基準電位点６とＰ点の電位は同じ値Ｖｒｅ
ｆ を持つ。よってＶｒｅｆ １＝Ｖｏｕｔとなる。
周波数特性の点で不利なＰＮＰ）ランジスタを使用しな
いようにした例である。すなわち、第２図〜第５図の実
施例では電圧降下回路５にＰＮＰ）ランジスタＱ、を用
いる必要があるため、レベルシフト回路３にもそれに合
せてＰＮＰ）ランジスタＱｓを用いていたが、第６図で
はトランジスタＱｘｔ〜Ｑ２６を追加することによって
、トランジスタＱｓ＝ＱｓをＮＰＮトランジスタに変え
ている。第６図でトランジスタＱ２ＳとＱ ｔ＜ ＋
Ｑ ２ＢとＱ□はベース共通でカレントミラーを構成す
るため（二Ｑ２１とＱ２ｔのコレクタ’！、ｍは等しく
、したがって基準電位点６とＰ点の電位は同じ値Ｖｒｅ
ｆ を持つ。よってＶｒｅｆ １＝Ｖｏｕｔとなる。
第１図１８） （ｂｌは従来のレベルシフト回路付増幅
器の回路図、第２図〜第６図はこの発明の実施例を示す
回路図である。 １・・・入力端子、２・・・増幅回路１．９・・・レベ
ルシフト回路、４・・・出力端子、５・・・電圧降下回
路、６・・・基準電位点、７・・・カレントミラー回路
。 出願人代理人 弁理士 鈴 江 武 彦第璽図 （ａ） （ｂ） 第２図 第３図 第４図 第５図 第６図 ４１−
器の回路図、第２図〜第６図はこの発明の実施例を示す
回路図である。 １・・・入力端子、２・・・増幅回路１．９・・・レベ
ルシフト回路、４・・・出力端子、５・・・電圧降下回
路、６・・・基準電位点、７・・・カレントミラー回路
。 出願人代理人 弁理士 鈴 江 武 彦第璽図 （ａ） （ｂ） 第２図 第３図 第４図 第５図 第６図 ４１−
Claims (3)
- （１） コレクタが負荷抵抗を介して電圧源に接続さ
れエミッタが第１の電流源に接続されたトランジスタを
含む増幅回路と、この増幅回路の前記トランジスタのコ
レクタに一端が接続され他端が第２の電流源および出力
端子に接続されたレベルシフト回路とを備えた増幅器に
おいて、前記電圧源と基準電位点との間に、基準抵抗お
よび前記レベルシフト回路内のＰＮ接合素子と同数のＰ
Ｎ接合素子とを含む電圧降下回路を接続するとともに、
この電圧降下回路に前記第１および第２の電流源と共に
カレントミラー回路を構成する第３の電流源を接続し、
前記電圧降下回路に前記電圧源から前記負荷抵抗および
レベルシフト回路を経て前記出力端子に到るまでの直流
電圧降下と同一の電圧降下を生じせしめることにょシ、
前記出力端子の直流電位を前記基準電位点と同一電位に
設定するようにしたことを特徴とするレベルシフト回路
付増幅器。 - （２） レベルシフト回路および電圧降下回路におけ
るＰＮ′！ｉｊ合素子にトランジスタを用い、レベルシ
フト回路におけるＮＰＮ）ランジスタおよびＰＮＰ）ラ
ンジスタのそれぞれの個数と電圧降下回路におけるＮＰ
ＮトランジスタおよびＰＮＰ ）ランジスタのそれぞれ
の個数とを等しくしたことを特徴とする特許請求の範囲
第１項記載のレベルシフト回路付増幅器。 - （３） レベルシフト回路および電圧降下回路に全て
ＮＰ−Ｎ）、ｙンジスタな用いたことを特徴とする特許
請求の範囲第１項記載のレベルシフト回路付増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232817A JPS59119910A (ja) | 1982-12-25 | 1982-12-25 | レベルシフト回路付増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232817A JPS59119910A (ja) | 1982-12-25 | 1982-12-25 | レベルシフト回路付増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119910A true JPS59119910A (ja) | 1984-07-11 |
Family
ID=16945235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57232817A Pending JPS59119910A (ja) | 1982-12-25 | 1982-12-25 | レベルシフト回路付増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268302A (ja) * | 1987-04-27 | 1988-11-07 | Hitachi Ltd | レベルシフト回路 |
-
1982
- 1982-12-25 JP JP57232817A patent/JPS59119910A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268302A (ja) * | 1987-04-27 | 1988-11-07 | Hitachi Ltd | レベルシフト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPS6222283B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2966428B2 (ja) | 微小電流源 | |
| JPH0326670Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JPH0332096Y2 (ja) | ||
| JPS6033616Y2 (ja) | 増幅装置 | |
| JPS645369Y2 (ja) | ||
| JPH02101809A (ja) | 電流増幅装置 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS59126308A (ja) | 差動増幅回路 | |
| JPS62157409A (ja) | 電流増幅回路 | |
| JPS59147511A (ja) | 差動増幅回路 | |
| JPH0476714A (ja) | 定電圧発生回路 |