JP2966428B2 - 微小電流源 - Google Patents
微小電流源Info
- Publication number
- JP2966428B2 JP2966428B2 JP1117893A JP11789389A JP2966428B2 JP 2966428 B2 JP2966428 B2 JP 2966428B2 JP 1117893 A JP1117893 A JP 1117893A JP 11789389 A JP11789389 A JP 11789389A JP 2966428 B2 JP2966428 B2 JP 2966428B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- resistor
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば数nA〜百nA程度の微小電流を作成す
る微小電流源に関する。
る微小電流源に関する。
本発明は、例えば数nA〜数百nA程度の微小電流を作成
する微小電流源において、差動接続されたpnp型の第１
及び第２のトランジスタのベース間に熱電圧に比例する
所定の電位差を発生させて、両トランジスタのエミッタ
に共通に供給される入力電流を所定の比率で配分するこ
とにより、第２のトランジスタのコレクタから低電圧ま
でも利用可能な高精度の微小電流を得るようにしたもの
である。
する微小電流源において、差動接続されたpnp型の第１
及び第２のトランジスタのベース間に熱電圧に比例する
所定の電位差を発生させて、両トランジスタのエミッタ
に共通に供給される入力電流を所定の比率で配分するこ
とにより、第２のトランジスタのコレクタから低電圧ま
でも利用可能な高精度の微小電流を得るようにしたもの
である。
従来、例えば映像機器内の各回路に使用する長時定数
を持ったフィルタを構成する場合、数nA〜数百nA程度の
微小電流を供給する必要があった。この微小電流は、各
回路が搭載される集積回路内で、いわゆるカレントミラ
ー回路により電源電流を所定比率に逓減して作成してい
る（米国特許第3,320,439号及び第3,391,311号等参
照）。
を持ったフィルタを構成する場合、数nA〜数百nA程度の
微小電流を供給する必要があった。この微小電流は、各
回路が搭載される集積回路内で、いわゆるカレントミラ
ー回路により電源電流を所定比率に逓減して作成してい
る（米国特許第3,320,439号及び第3,391,311号等参
照）。
従来のこの種の微小電流源は、例えば第２図Ａ及びＢ
に示す如く、第１の端子（１）をnpn型のトランジスタ
（2N）のコレクタに接続し、このトランジスタ（2N）の
ベース・コレクタ間を接続する。そして、トランジスタ
（2N）のベースをnpn型のトランジスタ（３）のベース
に接続し、このトランジスタ（３）のコレクタを第２の
端子（４）に接続する。第２図Ａの例では、両トランジ
スタ（2N）及び（３）のエミッタを直接に接地し、第２
図Ｂの例では、それぞれ抵抗器（５）及び（６）を介し
て接地する。抵抗器（５）及び（６）の抵抗値をR5＝R6
/Nと設定する。トランジスタ（2N）とトランジスタ
（３）とのエミッタサイズの比をN:1に設定し、第１の
端子（１）の電流値をIIN,第２の端子（４）の電流値を
IOとすると、IO＝IIN/Nとなり、第２の端子（４）に第
１の端子（１）の電流値の1/Nの電流が得られ、微小電
流が作成される。
に示す如く、第１の端子（１）をnpn型のトランジスタ
（2N）のコレクタに接続し、このトランジスタ（2N）の
ベース・コレクタ間を接続する。そして、トランジスタ
（2N）のベースをnpn型のトランジスタ（３）のベース
に接続し、このトランジスタ（３）のコレクタを第２の
端子（４）に接続する。第２図Ａの例では、両トランジ
スタ（2N）及び（３）のエミッタを直接に接地し、第２
図Ｂの例では、それぞれ抵抗器（５）及び（６）を介し
て接地する。抵抗器（５）及び（６）の抵抗値をR5＝R6
/Nと設定する。トランジスタ（2N）とトランジスタ
（３）とのエミッタサイズの比をN:1に設定し、第１の
端子（１）の電流値をIIN,第２の端子（４）の電流値を
IOとすると、IO＝IIN/Nとなり、第２の端子（４）に第
１の端子（１）の電流値の1/Nの電流が得られ、微小電
流が作成される。
また、第２図Ｃ及びＤに示す例では、第１の端子
（１）をnpn型のトランジスタ（２）のコレクタに接続
し、このトランジスタ（２）のエミッタを接地すると共
に、ベース・コレクタ間を接続する。そして、トランジ
スタ（２）のベースをnpn型のトランジスタ（３）また
は（3N）のベースに接続し、このトランジスタ（３）ま
たは（3N）のエミッタを抵抗器（７）または（８）を介
して接地すると共に、コレクタを第２の端子（４）に接
続する。このようにすることで、第１の端子（１）の電
流値の所定比率の電流信号が第２の端子（４）に得られ
る。
（１）をnpn型のトランジスタ（２）のコレクタに接続
し、このトランジスタ（２）のエミッタを接地すると共
に、ベース・コレクタ間を接続する。そして、トランジ
スタ（２）のベースをnpn型のトランジスタ（３）また
は（3N）のベースに接続し、このトランジスタ（３）ま
たは（3N）のエミッタを抵抗器（７）または（８）を介
して接地すると共に、コレクタを第２の端子（４）に接
続する。このようにすることで、第１の端子（１）の電
流値の所定比率の電流信号が第２の端子（４）に得られ
る。
一般に、トランジスタのベース・エミッタ間電圧VBE
とコレクタ電流ICとの間に、よく知られているように、
次の（１）式または（２）式に示すような関係が成立す
る。
とコレクタ電流ICとの間に、よく知られているように、
次の（１）式または（２）式に示すような関係が成立す
る。
IC＝ISexp｛qVBE/kT｝ ……（１） VBE＝（kT/q）ln（IC/IS） ≡VTln（IC/IS） ……（２） ここにIS:飽和電流 q:電子の電荷 k:ボルツマン常数 T:絶対温度 VT:熱電圧（常温で約26mV） この（２）式を第２図（Ｃ）の両トランジスタ（２）
及び（３）に適用すれば、抵抗器（７）の抵抗値をR7と
して、次の（３）式が成立する。
及び（３）に適用すれば、抵抗器（７）の抵抗値をR7と
して、次の（３）式が成立する。
VTln（IIN/IS2） ＝VTln（IO/IS3）＋IOR7 ……（３） ここで飽和電流についてはIS2＝IS3が成立するので、 IOR7＝VTln（IIN/IO）の関係が成立する。
同様にして、第２図Ｄの場合には、 VTln（IIN/IS2＝VTln（IO/NIS3）＋IOR8が成立し、 IS2＝IS3が成立するので、 IOR8＝VTln（NIIN/IO）の関係が成立する。
ここでIIN＝IOであるから、 IO＝（VT/R8）ln（Ｎ） ……（４） が成立する。
ところが、このような従来の回路構成では、種々の問
題があった。即ち、第２図Ａ及びＢに示した回路構成の
場合、トランジスタのエミッタサイズ比がそのまま電流
比になるため、例えば入力電流の１％以下の微小電流を
集積回路内で作成するようにすると、入力側のトランジ
スタ（2N）のために非常に大きな面積を必要とし、集積
回路構成の点から現実的ではない。また、第２図Ｃ及び
Ｄに示した回路構成の場合、出力側のトランジスタ
（３）または（3N）に接続した抵抗器（７）または
（８）が数Ω程度のものを必要とし、この抵抗器の温度
変動による特性変化や特性自体の不均一のため、得られ
る電流を一定に保つのが困難であった。
題があった。即ち、第２図Ａ及びＢに示した回路構成の
場合、トランジスタのエミッタサイズ比がそのまま電流
比になるため、例えば入力電流の１％以下の微小電流を
集積回路内で作成するようにすると、入力側のトランジ
スタ（2N）のために非常に大きな面積を必要とし、集積
回路構成の点から現実的ではない。また、第２図Ｃ及び
Ｄに示した回路構成の場合、出力側のトランジスタ
（３）または（3N）に接続した抵抗器（７）または
（８）が数Ω程度のものを必要とし、この抵抗器の温度
変動による特性変化や特性自体の不均一のため、得られ
る電流を一定に保つのが困難であった。
かかる問題を解消するために、本出願人は、特願平１
−66988号において、npn型の第１及び第２のトランジス
タの各ベースを第１の抵抗器を介して接続し、各エミッ
タ外付けの第２の抵抗器を介して接地すると共に、第２
のトランジスタのベースに電流源を接続し、この電流源
により第１の抵抗器の両端間に、熱電圧に比例する所望
の電位差を設け、第１のトランジスタのエミッタに得ら
れる電流の所定比率の微小電流を第２のトランジスタの
コレクタに得るようにして、温度変化や電源電圧の変動
等に影響されない安定な微小電流源を既に提案してい
る。
−66988号において、npn型の第１及び第２のトランジス
タの各ベースを第１の抵抗器を介して接続し、各エミッ
タ外付けの第２の抵抗器を介して接地すると共に、第２
のトランジスタのベースに電流源を接続し、この電流源
により第１の抵抗器の両端間に、熱電圧に比例する所望
の電位差を設け、第１のトランジスタのエミッタに得ら
れる電流の所定比率の微小電流を第２のトランジスタの
コレクタに得るようにして、温度変化や電源電圧の変動
等に影響されない安定な微小電流源を既に提案してい
る。
次に、第３図を参照しながら、既提案による微小電流
源について説明する。
源について説明する。
既提案の構成例を第３図に示す。
第３図において、（10）は電流源であって、いずれも
pnp型のトランジスタ（11）及び（12）のエミッタを抵
抗器（13）及び（14）を介して電源Vccに接続し、トラ
ンジスタ（11）及び（12）ベースを接続すると共に、ト
ランジスタ（12）のコレクタ及びベースを接続して、ト
ランジスタ（11）及び（12）でカレントミラー回路を構
成する。
pnp型のトランジスタ（11）及び（12）のエミッタを抵
抗器（13）及び（14）を介して電源Vccに接続し、トラ
ンジスタ（11）及び（12）ベースを接続すると共に、ト
ランジスタ（12）のコレクタ及びベースを接続して、ト
ランジスタ（11）及び（12）でカレントミラー回路を構
成する。
トランジスタ（11）のコレクタを、抵抗器（22）を介
してnpn型のトランジスタ（15）のコレクタ及びベース
に接続すると共に、トランジスタ（12）のコレクタとnp
n型のトランジスタ（16）のコレクタを接続する。そし
て、トランジスタ（15），（16）及び（17）のベースを
接続し、トランジスタ（15）のエミッタを直接接地する
と共に、トランジスタ（16）及び（17）のエミッタを抵
抗器（18）及び（19）を介して接地する。この場合、ト
ランジスタ（16）とトランジスタ（17）とのエミッタサ
イズをいずれもトランジスタ（15）のＮ倍に設定し、ト
ランジスタ（15）及び（16）並びにトランジスタ（15）
及び（17）でそれぞれカレントミラー回路を構成する。
また、抵抗器（18）及び（19）の抵抗値を等しくする。
してnpn型のトランジスタ（15）のコレクタ及びベース
に接続すると共に、トランジスタ（12）のコレクタとnp
n型のトランジスタ（16）のコレクタを接続する。そし
て、トランジスタ（15），（16）及び（17）のベースを
接続し、トランジスタ（15）のエミッタを直接接地する
と共に、トランジスタ（16）及び（17）のエミッタを抵
抗器（18）及び（19）を介して接地する。この場合、ト
ランジスタ（16）とトランジスタ（17）とのエミッタサ
イズをいずれもトランジスタ（15）のＮ倍に設定し、ト
ランジスタ（15）及び（16）並びにトランジスタ（15）
及び（17）でそれぞれカレントミラー回路を構成する。
また、抵抗器（18）及び（19）の抵抗値を等しくする。
なお、この電流源（10）のスタートアップ回路（20）
を構成するために、npn型のトランジスタ（21）のコレ
クタを電源Vccに接続し、このトランジスタ（21）のエ
ミッタをpnpトランジスタ（11）のコレクタに接続する
と共に、トランジスタ（21）のベースを電源Vccとアー
スの間に直列接続した抵抗器（23）及び（24）の接続中
点に接続する。
を構成するために、npn型のトランジスタ（21）のコレ
クタを電源Vccに接続し、このトランジスタ（21）のエ
ミッタをpnpトランジスタ（11）のコレクタに接続する
と共に、トランジスタ（21）のベースを電源Vccとアー
スの間に直列接続した抵抗器（23）及び（24）の接続中
点に接続する。
このように構成したことで、この回路の電源オン時に
トランジスタ（21）をオンにさせ、安定状態になるとト
ランジスタ（21）がオフになるスタートアップ回路とし
て機能する。
トランジスタ（21）をオンにさせ、安定状態になるとト
ランジスタ（21）がオフになるスタートアップ回路とし
て機能する。
演算増幅器（31）の非反転入力端子に基準電圧源（3
2）を接続し、この演算増幅器（31）の出力端子にnpn型
のトランジスタ（33）のベースを接続し、このトランジ
スタ（33）のエミッタを演算増幅器（31）の反転入力端
子と外部端子（34）とに接続する。この外部端子（34）
とアースの間に外付けの抵抗器（35）を接続する。さら
に、トランジスタ（33）のベースを抵抗器（36）を介し
てnpn型のトランジスタ（37）のベースに接続し、トラ
ンジスタ（33）及び（37）のエミッタを接続する。
2）を接続し、この演算増幅器（31）の出力端子にnpn型
のトランジスタ（33）のベースを接続し、このトランジ
スタ（33）のエミッタを演算増幅器（31）の反転入力端
子と外部端子（34）とに接続する。この外部端子（34）
とアースの間に外付けの抵抗器（35）を接続する。さら
に、トランジスタ（33）のベースを抵抗器（36）を介し
てnpn型のトランジスタ（37）のベースに接続し、トラ
ンジスタ（33）及び（37）のエミッタを接続する。
また、電源Vccをトランジスタ（33）のコレクタに接
続し、必要とする微小電流IOが得られる端子（38）をト
ランジスタ（37）のコレクタに接続する。
続し、必要とする微小電流IOが得られる端子（38）をト
ランジスタ（37）のコレクタに接続する。
そして本例においては、トランジスタ（37）のベース
に、電流源（10）のトランジスタ（17）のコレクタを接
続する。
に、電流源（10）のトランジスタ（17）のコレクタを接
続する。
次に、既提案例の動作を説明する。
第３図の回路は端子（38）に微小な電流IOを得るもの
で、この端子（38）が接続されたトランジスタ（37）の
ベース・エミッタ間電位をVOとし、トランジスタ（33）
のベース・エミッタ間電位をVINとし、このトランジス
タ（33）のエミッタの電流をIEとする。また、基準電圧
源（32）の出力電圧をVrefとし、外付けの抵抗器（35）
の抵抗値をR35とすれば、この抵抗器（35）に流れる入
力電流IINは、IO≪IINの関係にあるので、 IIN＝Vref/R35＝IE＋IO≒IE ……（５） のように表わされる。
で、この端子（38）が接続されたトランジスタ（37）の
ベース・エミッタ間電位をVOとし、トランジスタ（33）
のベース・エミッタ間電位をVINとし、このトランジス
タ（33）のエミッタの電流をIEとする。また、基準電圧
源（32）の出力電圧をVrefとし、外付けの抵抗器（35）
の抵抗値をR35とすれば、この抵抗器（35）に流れる入
力電流IINは、IO≪IINの関係にあるので、 IIN＝Vref/R35＝IE＋IO≒IE ……（５） のように表わされる。
また、抵抗器（18）及び（19）の抵抗値をR18＝R19＝
R10とし、電流源（10）により得られる電流であるトラ
ンジスタ（17）のコレクタの電流値をI10とすれば、こ
の電流値I10は、前出（４）式に従って、次式で示され
る。
R10とし、電流源（10）により得られる電流であるトラ
ンジスタ（17）のコレクタの電流値をI10とすれば、こ
の電流値I10は、前出（４）式に従って、次式で示され
る。
I10＝（VTlnN）/R10 ……（4a） そして、抵抗器（36）の抵抗値をR36とすれば、この
抵抗器（36）の両端間に生ずる電位差はI10R36で示され
るため、トランジスタ（33）のベース・エミッタ間電位
VINは、上述の（4a）式より、 VIN＝I10R36＋VO ＝（R36/R10）VTlnN＝VO ≡mVTlnN＋VO ……（６） として示される。
抵抗器（36）の両端間に生ずる電位差はI10R36で示され
るため、トランジスタ（33）のベース・エミッタ間電位
VINは、上述の（4a）式より、 VIN＝I10R36＋VO ＝（R36/R10）VTlnN＝VO ≡mVTlnN＋VO ……（６） として示される。
この（６）式において、ｍとlnNとは予め定められた
値なので、 VIN＝KVT＋VO ……（6a） とすることができる。但し、Ｋは定数である。
値なので、 VIN＝KVT＋VO ……（6a） とすることができる。但し、Ｋは定数である。
また、前出（２）式を適用すると、トランジスタ（3
3）及び（37）のベース・エミッタ間電位VIN及びVOは、
次式のようにも示される。
3）及び（37）のベース・エミッタ間電位VIN及びVOは、
次式のようにも示される。
VIN＝VTln（IIN/IS） ……（７） VO＝VTln（IO/IS） ……（８） そして、この（６），（７）及び（８）式により、電
流IOは次式のように示される。
流IOは次式のように示される。
IO＝IIN/Nm ……（９） ここで、例えばトランジスタ（15）とトランジスタ
（16）及び（17）とのエミッタサイズ比をＮ＝10,抵抗
器（36）と抵抗器（18），（19）との抵抗比をｍ≡R36/
R10＝３とすると、Nm＝1000となり、（９）式に代入す
ると、IO＝IIN/1000となる。
（16）及び（17）とのエミッタサイズ比をＮ＝10,抵抗
器（36）と抵抗器（18），（19）との抵抗比をｍ≡R36/
R10＝３とすると、Nm＝1000となり、（９）式に代入す
ると、IO＝IIN/1000となる。
このように既提案例によると、上述の（９）式により
端子（38）の電流値IOが決定するので、電流源（10）の
トランジスタ（15）とトランジスタ（17）とのエミッタ
サイズ比を小さくしても、数nA程度の微小電流が得られ
る。
端子（38）の電流値IOが決定するので、電流源（10）の
トランジスタ（15）とトランジスタ（17）とのエミッタ
サイズ比を小さくしても、数nA程度の微小電流が得られ
る。
この場合、（6a）式に示される如く、この微小電流を
得る端子（38）と接続されたトランジスタ（37）のベー
ス・エミッタ電位VOと、入力側のトランジスタ（33）の
ベース・エミッタ間電位VINとの間に、熱電圧VTに比例
した電位差KVTを電流源（10）と抵抗器（36）とにより
設定すればよく、この定数Ｋは抵抗器（36）と抵抗器
（18），（19）との抵抗比ｍ＝R36/R10及びトランジス
タ（15）とトランジスタ（16）及び（17）のエミッタサ
イズ比とにより定まるようにしたので、集積回路内の抵
抗器等の各素子の絶対値に不均一があっても比は一定に
保たれ、安定した高い精度で電流IOが得られる。
得る端子（38）と接続されたトランジスタ（37）のベー
ス・エミッタ電位VOと、入力側のトランジスタ（33）の
ベース・エミッタ間電位VINとの間に、熱電圧VTに比例
した電位差KVTを電流源（10）と抵抗器（36）とにより
設定すればよく、この定数Ｋは抵抗器（36）と抵抗器
（18），（19）との抵抗比ｍ＝R36/R10及びトランジス
タ（15）とトランジスタ（16）及び（17）のエミッタサ
イズ比とにより定まるようにしたので、集積回路内の抵
抗器等の各素子の絶対値に不均一があっても比は一定に
保たれ、安定した高い精度で電流IOが得られる。
また、抵抗器（35）を集積回路外の外付け部品とする
と共に、例えば2.1Vの基準電圧Vrefを集積回路内の基準
電圧源（32）で作成するようにしたので、（５）式に示
される如く、電流IOは電源電圧VCCの変動及び周囲温度
の変化に全く影響を受けない。
と共に、例えば2.1Vの基準電圧Vrefを集積回路内の基準
電圧源（32）で作成するようにしたので、（５）式に示
される如く、電流IOは電源電圧VCCの変動及び周囲温度
の変化に全く影響を受けない。
ところが、第３図の既提案例では、出力側のトランジ
スタ（37）のエミッタが、演算増幅器（31）の反転入力
端子に接続されて、基準電圧Vrefと同じ電位にあるた
め、トランジスタ（37）のコレクタ電圧が Vref＋VCE（sat）以上でないと動作せず、対象となる
回路が制約されるという問題があった。
スタ（37）のエミッタが、演算増幅器（31）の反転入力
端子に接続されて、基準電圧Vrefと同じ電位にあるた
め、トランジスタ（37）のコレクタ電圧が Vref＋VCE（sat）以上でないと動作せず、対象となる
回路が制約されるという問題があった。
本発明の目的は、かかる点に鑑み、高精度で、低電圧
まで使用することができる微小電流源を提供するところ
にある。
まで使用することができる微小電流源を提供するところ
にある。
上記課題を解決するために、本発明は、下記の手段を
備えた微小電流源を提供する。即ち、 エミッタのサイズを第１のトランジスタ（15）のＮ倍
に設定し、かつ該エミッタに第１の抵抗器（R10）が接
続された第２のトランジスタを少なくとも有する第１の
カレントミラー回路を第２の抵抗器（42）の一端に接続
すると共に、 上記第２の抵抗器の両端をpnp型の第３及び第４のト
ランジスタの各ベースにそれぞれに接続し、 上記第２の抵抗器の両端間に発生する電位差に基づい
て、第３の抵抗器（R35）及び基準電圧（Vref）に関係
する入力電流（IIN）をエミッタが共通接続された上記
第３及び第４のトランジスタに所定の比率で配分すると
ともに、 該配分が少ない方のトランジスタのコレクタに、エミ
ッタが略アース電位に設定されたカレントミラー構成を
有する第２のカレントミラー回路（53〜55）が接続され
ていることを特徴とする微小電流源を提供する。
備えた微小電流源を提供する。即ち、 エミッタのサイズを第１のトランジスタ（15）のＮ倍
に設定し、かつ該エミッタに第１の抵抗器（R10）が接
続された第２のトランジスタを少なくとも有する第１の
カレントミラー回路を第２の抵抗器（42）の一端に接続
すると共に、 上記第２の抵抗器の両端をpnp型の第３及び第４のト
ランジスタの各ベースにそれぞれに接続し、 上記第２の抵抗器の両端間に発生する電位差に基づい
て、第３の抵抗器（R35）及び基準電圧（Vref）に関係
する入力電流（IIN）をエミッタが共通接続された上記
第３及び第４のトランジスタに所定の比率で配分すると
ともに、 該配分が少ない方のトランジスタのコレクタに、エミ
ッタが略アース電位に設定されたカレントミラー構成を
有する第２のカレントミラー回路（53〜55）が接続され
ていることを特徴とする微小電流源を提供する。
斯る回路構成によると、集積回路化に適した比較適簡
単な構成で、低電圧まで利用可能な所要の微小電流値が
高い精度で安定に得られる。
単な構成で、低電圧まで利用可能な所要の微小電流値が
高い精度で安定に得られる。
以下、本発明による微小電流源の一実施例を、第１図
を参照して説明しよう。
を参照して説明しよう。
本発明の一実施例の構成を第１図に示す。
この第１図の実施例は集積回路内に構成されたもの
で、前出第３図に対応する部分には同一の符号を付け
て、重複説明を省略する。
で、前出第３図に対応する部分には同一の符号を付け
て、重複説明を省略する。
第１図において、電流源（10）のpnpトランジスタ（1
1）のコレクタとnpnトランジスタ（15）のコレクタ及び
ベースが直接に接続されて、スタートアップ回路の図示
が省略される。
1）のコレクタとnpnトランジスタ（15）のコレクタ及び
ベースが直接に接続されて、スタートアップ回路の図示
が省略される。
演算増幅器（31）の非反転入力端子と、npnトランジ
スタ（41）のベースとが接続され、このトランジスタ
（41）のエミッタが、抵抗器（42）を介して、電流源
（10）のトランジスタ（17）のコレクタに接続され、ト
ランジスタ（41）のコレクタが電源Vccに接続される。
スタ（41）のベースとが接続され、このトランジスタ
（41）のエミッタが、抵抗器（42）を介して、電流源
（10）のトランジスタ（17）のコレクタに接続され、ト
ランジスタ（41）のコレクタが電源Vccに接続される。
演算増幅器（31）の出力端子及び反転入力端子にベー
ス及びエミッタが接続されたトランジスタ（33L）のコ
レクタと、pnpトランジスタ（43）のコレクタ及びベー
スと、pnpトランジスタ（44）のベースとが接続され、
両トランジスタ（43）及び（44）のエミッタが、それぞ
れ抵抗器（45）及び（46）を介して電源Vccに接続され
て、両トランジスタ（43）及び（44）によりカレントミ
ラー回路が構成される。
ス及びエミッタが接続されたトランジスタ（33L）のコ
レクタと、pnpトランジスタ（43）のコレクタ及びベー
スと、pnpトランジスタ（44）のベースとが接続され、
両トランジスタ（43）及び（44）のエミッタが、それぞ
れ抵抗器（45）及び（46）を介して電源Vccに接続され
て、両トランジスタ（43）及び（44）によりカレントミ
ラー回路が構成される。
pnpトランジスタ（44）のコレクタが１対のpnpトラン
ジスタ（47）及び（48）のエミッタに共通に接続され、
一方のトランジスタ（47）のベースが抵抗器（42）の低
電位側の一端に接続されると共に、他方のトランジスタ
（48）のベースが抵抗器（42）の高電位側の他端に接続
される。
ジスタ（47）及び（48）のエミッタに共通に接続され、
一方のトランジスタ（47）のベースが抵抗器（42）の低
電位側の一端に接続されると共に、他方のトランジスタ
（48）のベースが抵抗器（42）の高電位側の他端に接続
される。
一方のpnpトランジスタ（47）のコレクタとアースと
の間にダイオード接続のnpnトランジスタ（51）及び（5
2）が順方向に直列に接続される。他方のpnpトランジス
タ（48）のコレクタにはいずれもnpn型のトランジスタ
（53）のコレクタとトランジスタ（54）のベースとが接
続され、トランジスタ（54）のエミッタとトランジスタ
（53）のベースとが接続されると共に、このトランジス
タ（53）のベースが複数のnpnトランジスタ（551）〜
（55j）の各ベースに共通に接続されて、ベース電流の
影響を除去した、良好な整合性のカレントミラー回路が
構成される。
の間にダイオード接続のnpnトランジスタ（51）及び（5
2）が順方向に直列に接続される。他方のpnpトランジス
タ（48）のコレクタにはいずれもnpn型のトランジスタ
（53）のコレクタとトランジスタ（54）のベースとが接
続され、トランジスタ（54）のエミッタとトランジスタ
（53）のベースとが接続されると共に、このトランジス
タ（53）のベースが複数のnpnトランジスタ（551）〜
（55j）の各ベースに共通に接続されて、ベース電流の
影響を除去した、良好な整合性のカレントミラー回路が
構成される。
なお、前述のカレントミラー回路のトランジスタ（1
5）及び（43）のコレクタ・ベース間に別のトランジス
タのベース・エミッタを介挿して整合性を良くすること
もできる。
5）及び（43）のコレクタ・ベース間に別のトランジス
タのベース・エミッタを介挿して整合性を良くすること
もできる。
トランジスタ（53），（54），（551）〜（55j）のエ
ミッタとアースとの間に抵抗器（56），（57），（5
81）〜（58j）がそれぞれ接続され、トランジスタ（5
4）のコレクタが電源Vccに接続される。トランジスタ
（551）〜（55j）のコレクタはそれぞれ対応する端子
（591）〜（59j）に接続されてｊ個の電流源が並列に形
成される。
ミッタとアースとの間に抵抗器（56），（57），（5
81）〜（58j）がそれぞれ接続され、トランジスタ（5
4）のコレクタが電源Vccに接続される。トランジスタ
（551）〜（55j）のコレクタはそれぞれ対応する端子
（591）〜（59j）に接続されてｊ個の電流源が並列に形
成される。
本実施例の動作は次のとおりである。
トランジスタ（47）及び（48）の各ベースは電流源
（10）により得られる電流I10が流れる抵抗器（42）の
両端に接続されており、抵抗器（42）の抵抗値をR42と
すれば、前出（4a）式を参照して、次の（10）式で表わ
される抵抗器（42）の両端間の電位差が両トランジスタ
（47）及び（48）のベース間に加えられる。
（10）により得られる電流I10が流れる抵抗器（42）の
両端に接続されており、抵抗器（42）の抵抗値をR42と
すれば、前出（4a）式を参照して、次の（10）式で表わ
される抵抗器（42）の両端間の電位差が両トランジスタ
（47）及び（48）のベース間に加えられる。
I10・R42＝（R42/R10）VTlnN ≡nVTlnN ……（10） 一方、トランジスタ（33L）のエミッタには前出
（５）式に示した入力電流IINが流れ、この入力電流IIN
が、カレントミラー接続のpnpトランジスタ（43）及び
（44）を介して、差動接続されたpnpトランジスタ（4
7）及び（48）のエミッタに共通に供給される。
（５）式に示した入力電流IINが流れ、この入力電流IIN
が、カレントミラー接続のpnpトランジスタ（43）及び
（44）を介して、差動接続されたpnpトランジスタ（4
7）及び（48）のエミッタに共通に供給される。
両トランジスタ（47）及び（48）のコレクタ電流をそ
れぞれIC及びIOとすると、入力電流IINとの間に次の（1
1）式が成立する。
れぞれIC及びIOとすると、入力電流IINとの間に次の（1
1）式が成立する。
IIN＝Vref/R35＝IC＋IO≒IC ……（11） ∵IO≪IIN 前述と同様に、トランジスタ（47）及び（48）のベー
ス・エミッタ間電圧をそれぞれVIN及びVOとして、それ
ぞれに前出（２）式を適用すると、次の（12）式が得ら
れる。
ス・エミッタ間電圧をそれぞれVIN及びVOとして、それ
ぞれに前出（２）式を適用すると、次の（12）式が得ら
れる。
VTln（IIN/IS）＝nVTlnN＋VTln（IO/IS） ……（12） この（12）式を整理すると、トランジスタ（48）のコ
レクタ電流IOは前出（９）式と同形の次の（13）式のよ
うに表わされる。
レクタ電流IOは前出（９）式と同形の次の（13）式のよ
うに表わされる。
IO＝IIN/Nn ……（13） ここにｎ≡R42/R10 この電流IOが、カレントミラー接続のnpnトランジス
タ（53），（54），（551）〜（55j）を介して、複数の
端子（591）〜（59j）にそれぞれ出力されて、複数の電
流源が並列に形成される。
タ（53），（54），（551）〜（55j）を介して、複数の
端子（591）〜（59j）にそれぞれ出力されて、複数の電
流源が並列に形成される。
第１図から明らかなように、本実施例では出力側のト
ランジスタ（551）〜（55j）の各エミッタがほぼアース
電位にあるので、各コレクタの電圧がVCE（sat）まで低
下しても充分動作し、対象となる回路の電圧条件が緩和
される。
ランジスタ（551）〜（55j）の各エミッタがほぼアース
電位にあるので、各コレクタの電圧がVCE（sat）まで低
下しても充分動作し、対象となる回路の電圧条件が緩和
される。
また、外付け抵抗器（35）に接続されるトランジスタ
（33L）のエミッタ面積が大きいため、静電エネルギ耐
力が増大する。
（33L）のエミッタ面積が大きいため、静電エネルギ耐
力が増大する。
なお、本発明は上述の実施例に限らず、本発明の要旨
を逸脱することなく、その他種々の構成を取り得ること
は勿論である。
を逸脱することなく、その他種々の構成を取り得ること
は勿論である。
以上詳述のように、本発明によると、差動接続された
pnp型の第１及び第２のトランジスタのベース間に熱電
圧に比例する所定の電位差を発生させて、両トランジス
タのエミッタに共通に供給される入力電流を所定の比率
で配分するようにしたので、第２のトランジスタのコレ
クタから低電圧までも利用可能な高精度の微小電流を得
ることができる微小電流源が得られる。
pnp型の第１及び第２のトランジスタのベース間に熱電
圧に比例する所定の電位差を発生させて、両トランジス
タのエミッタに共通に供給される入力電流を所定の比率
で配分するようにしたので、第２のトランジスタのコレ
クタから低電圧までも利用可能な高精度の微小電流を得
ることができる微小電流源が得られる。
第１図は本発明による微小電流源の一実施例の構成を示
す結線図、第２図は従来の微小電流源の構成例を示す結
線図、第３図は既提案の微小電流源の構成例を示す結線
図である。 （10）は電流源、（42）は抵抗器、（47），（48）はpn
pトランジスタ、IINは入力電流、IOは所要の微小電流で
ある。
す結線図、第２図は従来の微小電流源の構成例を示す結
線図、第３図は既提案の微小電流源の構成例を示す結線
図である。 （10）は電流源、（42）は抵抗器、（47），（48）はpn
pトランジスタ、IINは入力電流、IOは所要の微小電流で
ある。
Claims (1)
- 【請求項１】エミッタのサイズを第１のトランジスタ
（15）のＮ倍に設定し、かつ該エミッタに第１の抵抗器
（R10）が接続された第２のトランジスタを少なくとも
有する第１のカレントミラー回路を第２の抵抗器（42）
の一端に接続すると共に、 上記第２の抵抗器の両端をpnp型の第３及び第４のトラ
ンジスタの各ベースにそれぞれ接続し、 上記第２の抵抗器の両端間に発生する電位差に基づい
て、第３の抵抗器（R35）及び基準電圧（Vref）に関係
する入力電流（IIN）をエミッタが共通接続された上記
第３及び第４のトランジスタに所定の比率で配分すると
ともに、 該配分が少ない方のトランジスタのコレクタに、エミッ
タが略アース電位に設定されたカレントミラー構成を有
する第２のカレントミラー回路（53〜55）が接続されて
いることを特徴とする微小電流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117893A JP2966428B2 (ja) | 1989-05-11 | 1989-05-11 | 微小電流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117893A JP2966428B2 (ja) | 1989-05-11 | 1989-05-11 | 微小電流源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02296406A JPH02296406A (ja) | 1990-12-07 |
| JP2966428B2 true JP2966428B2 (ja) | 1999-10-25 |
Family
ID=14722825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117893A Expired - Fee Related JP2966428B2 (ja) | 1989-05-11 | 1989-05-11 | 微小電流源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966428B2 (ja) |
-
1989
- 1989-05-11 JP JP1117893A patent/JP2966428B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02296406A (ja) | 1990-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPS5925244B2 (ja) | 電流安定化回路 | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2966428B2 (ja) | 微小電流源 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2734609B2 (ja) | 微小電流源 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH0229811A (ja) | 電圧源回路 | |
| JPH0232644B2 (ja) | ||
| JPH0546096Y2 (ja) | ||
| JPS5882321A (ja) | 絶対温度比例電流発生回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS6394712A (ja) | トランジスタスイツチング回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPS60252929A (ja) | 基準電圧発生回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0623940B2 (ja) | 定電流回路 | |
| JPS63173107A (ja) | 定電流回路 | |
| JPH03117010A (ja) | 電流ミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |