JPH02296406A - 微小電流源 - Google Patents
微小電流源Info
- Publication number
- JPH02296406A JPH02296406A JP1117893A JP11789389A JPH02296406A JP H02296406 A JPH02296406 A JP H02296406A JP 1117893 A JP1117893 A JP 1117893A JP 11789389 A JP11789389 A JP 11789389A JP H02296406 A JPH02296406 A JP H02296406A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 101100025919 Mus musculus Ncoa6 gene Proteins 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 102220037287 rs387906970 Human genes 0.000 description 1
- 102220060030 rs55861249 Human genes 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば数nA〜数百nA程度の微小電流を作
成する微小電流源に関する。
成する微小電流源に関する。
〔発明の概要]
本発明は、例えば数nA〜数百nA程度の微小電流を作
成する微小型2it源において、差動接続されたpnp
型の第1及び第2のトランジスタのベース間に熱電圧に
比例する所定の電位差を発生させて、両トランジスタの
エミッタに共通に供給される入力端子を所定の比率で配
分することにより、第2のトランジスタのコレクタから
低電圧までも利用可能な高精度の微小電流を得るように
したものである。
成する微小型2it源において、差動接続されたpnp
型の第1及び第2のトランジスタのベース間に熱電圧に
比例する所定の電位差を発生させて、両トランジスタの
エミッタに共通に供給される入力端子を所定の比率で配
分することにより、第2のトランジスタのコレクタから
低電圧までも利用可能な高精度の微小電流を得るように
したものである。
〔従来の技術]
従来、例えば映像機器内の各回路に使用する長時定数を
持ったフィルタを構成する場合、数nA〜数百n A程
度の微小電流を供給する必要があった。この微小電流は
、各回路が搭載される集積回路内で、いわゆるカレント
ミラー回路により電源電流を所定比率に逓減して作成し
ている(米国特許第3,320.439号及び第3.3
91.311号等参照)。
持ったフィルタを構成する場合、数nA〜数百n A程
度の微小電流を供給する必要があった。この微小電流は
、各回路が搭載される集積回路内で、いわゆるカレント
ミラー回路により電源電流を所定比率に逓減して作成し
ている(米国特許第3,320.439号及び第3.3
91.311号等参照)。
従来のこの種の微小電流源は、例えば第2図A及びBに
示す如く、第1の端子(1)をnpn型のトランジスタ
(2N)のコレクタに接続し、このトランジスタ(2N
)のベース・コレクタ間を接続する。そして、トランジ
スタ(2N)のベースをnpn型のトランジスタ(3)
のベースに接続し、このトランジスタ(3〕のコレクタ
を第2の端子(4)に接続する。第2図Aの例では、両
トランジスタ(2N)及び(3)のエミッタを直接に接
地し、第2図Bの例では、それぞれ抵抗器(5)及び(
6)を介して接地する。抵抗器(5)及び(6)の抵抗
値をR,−R,/Nと設定する。トランジスタ(2N)
とトランジスタ(3)とのエミッタサイズの比をN:1
に設定し、第1の端子(1)の電流値を11N+ 第2
の端子(4)の電流値を1゜とすると、Io=lIN/
Nとなり、第2の端子(4)に第1の端子(1)の電流
値の1/Nの電流が得られ、微小電流が作成される。
示す如く、第1の端子(1)をnpn型のトランジスタ
(2N)のコレクタに接続し、このトランジスタ(2N
)のベース・コレクタ間を接続する。そして、トランジ
スタ(2N)のベースをnpn型のトランジスタ(3)
のベースに接続し、このトランジスタ(3〕のコレクタ
を第2の端子(4)に接続する。第2図Aの例では、両
トランジスタ(2N)及び(3)のエミッタを直接に接
地し、第2図Bの例では、それぞれ抵抗器(5)及び(
6)を介して接地する。抵抗器(5)及び(6)の抵抗
値をR,−R,/Nと設定する。トランジスタ(2N)
とトランジスタ(3)とのエミッタサイズの比をN:1
に設定し、第1の端子(1)の電流値を11N+ 第2
の端子(4)の電流値を1゜とすると、Io=lIN/
Nとなり、第2の端子(4)に第1の端子(1)の電流
値の1/Nの電流が得られ、微小電流が作成される。
また、第2図C及びDに示す例では、第1の端子(1)
をnpn型のトランジスタ(2)のコレクタに接続し、
このトランジスタ(2)のエミッタを接地すると共に、
ベース・コレクタ間を接続する。そして、トランジスタ
(2)のベースをnpn型のトランジスタ(3)または
(3N)のベースに接続し、このトランジスタ(3)ま
たは(3N)のエミッタを抵抗器(7)または(8)を
介して接地すると共に、コレクタを第2の端子(4)に
接続する。このようにすることで、第1の端子(1)の
電流値の所定比率の電流信号が第2の端子(4)に得ら
れる。
をnpn型のトランジスタ(2)のコレクタに接続し、
このトランジスタ(2)のエミッタを接地すると共に、
ベース・コレクタ間を接続する。そして、トランジスタ
(2)のベースをnpn型のトランジスタ(3)または
(3N)のベースに接続し、このトランジスタ(3)ま
たは(3N)のエミッタを抵抗器(7)または(8)を
介して接地すると共に、コレクタを第2の端子(4)に
接続する。このようにすることで、第1の端子(1)の
電流値の所定比率の電流信号が第2の端子(4)に得ら
れる。
一般に、トランジスタのベース・エミッタ間電圧VIE
とコレクタ電流1cとの間には、よく知られているよう
に、次の(1)式または(2)式に示すような関係が成
立する。
とコレクタ電流1cとの間には、よく知られているよう
に、次の(1)式または(2)式に示すような関係が成
立する。
Ic= Is e x p (q VIE/ kT)
”(1)Vst” (kT/q)ln (Ic/l5
)= V t l n (] c/ I s)
・・・・(2)ここに 13;飽和電流 q ;電子の電荷 k :ボルツマン常数 T :絶対温度 ■−二熟熱電圧常温で約26mV) この(2)式を第2図Cの両トランジスタ(2)及び(
3)に適用すれば、抵抗器(7)の抵抗値をR1として
、次の(3)式が成立する。
”(1)Vst” (kT/q)ln (Ic/l5
)= V t l n (] c/ I s)
・・・・(2)ここに 13;飽和電流 q ;電子の電荷 k :ボルツマン常数 T :絶対温度 ■−二熟熱電圧常温で約26mV) この(2)式を第2図Cの両トランジスタ(2)及び(
3)に適用すれば、抵抗器(7)の抵抗値をR1として
、次の(3)式が成立する。
Vvffin (I IN/ I 5z)=Vrln
(IQ/IS:l)+ IOR? ”(3)!、、=
N・1oなる関係を用いて(3)式を整理すれば、トラ
ンジスタ(3)のコレクタ電流I。は次の(4)式のよ
うに表わされる。
(IQ/IS:l)+ IOR? ”(3)!、、=
N・1oなる関係を用いて(3)式を整理すれば、トラ
ンジスタ(3)のコレクタ電流I。は次の(4)式のよ
うに表わされる。
Jo−(Vt−1,nN)/R7”(4)第2図りの場
合も、抵抗値をR8に置換えて、全く同様に表わされる
。
合も、抵抗値をR8に置換えて、全く同様に表わされる
。
ところが、このような従来の回路構成では、種々の問題
があった。即ら、第2図A及びBに示した回路構成の場
合、トランジスタのエミッタサイズ化がそのまま電流比
になるため、例えば入力端子の1%以下の微小電流を集
積回路内で作成するようにすると、入力側のトランジス
タ(2N)のために非常に大きな面積を必要とし、集積
回路構成の点から現実的ではない。また、第2図C及び
Dに示した回路構成の場合、出力側のトランジスタ(3
)または(3N)に接続した抵抗器(7)または(8)
が数Ω程度のものを必要とし、この抵抗器の温度変動に
よる特性変化や特性自体の不均一のため、得られる微小
電流を一定に保つのが困難であった。
があった。即ら、第2図A及びBに示した回路構成の場
合、トランジスタのエミッタサイズ化がそのまま電流比
になるため、例えば入力端子の1%以下の微小電流を集
積回路内で作成するようにすると、入力側のトランジス
タ(2N)のために非常に大きな面積を必要とし、集積
回路構成の点から現実的ではない。また、第2図C及び
Dに示した回路構成の場合、出力側のトランジスタ(3
)または(3N)に接続した抵抗器(7)または(8)
が数Ω程度のものを必要とし、この抵抗器の温度変動に
よる特性変化や特性自体の不均一のため、得られる微小
電流を一定に保つのが困難であった。
かかる問題を解消するために、本出願人は、特願平1−
66988号において、npn型の第1及び第2のトラ
ンジスタの各ベースを第1の抵抗器を介して接続し、各
エミッタを外付けの第2の抵抗器を介して接地すると共
に、第2のトランジスタのベースに電流源を接続し、こ
の電流源により第1の抵抗器の両端間に、熱電圧に・比
例する所望の電位差を設け、第1のトランジスタのエミ
ッタに得られる電流の所定比率の微小電流を第2のトラ
ンジスタのコレクタに得るようにして、温度変化や電源
電圧の変動等に影響されない安定な微小電流源を既に提
案している。
66988号において、npn型の第1及び第2のトラ
ンジスタの各ベースを第1の抵抗器を介して接続し、各
エミッタを外付けの第2の抵抗器を介して接地すると共
に、第2のトランジスタのベースに電流源を接続し、こ
の電流源により第1の抵抗器の両端間に、熱電圧に・比
例する所望の電位差を設け、第1のトランジスタのエミ
ッタに得られる電流の所定比率の微小電流を第2のトラ
ンジスタのコレクタに得るようにして、温度変化や電源
電圧の変動等に影響されない安定な微小電流源を既に提
案している。
次に、第3図を参照しながら、既提案による微小電流源
についで説明する。
についで説明する。
既提案の構成例を第3図に示す。
第3図において、(10)は電流源であって、いずれも
pnp型のトランジスタ(11)及び(12)のエミッ
タを抵抗器(13)及び(14)を介して電源V cc
に接続し、トランジスタ(11)及び(12)のベース
を接続すると共に、トランジスタ(12)のコレクタ及
びベースを接続して、トランジスタ(11)及び(12
)でカレントミラー回路を構成する。
pnp型のトランジスタ(11)及び(12)のエミッ
タを抵抗器(13)及び(14)を介して電源V cc
に接続し、トランジスタ(11)及び(12)のベース
を接続すると共に、トランジスタ(12)のコレクタ及
びベースを接続して、トランジスタ(11)及び(12
)でカレントミラー回路を構成する。
トランジスタ(11)のコレクタを、抵抗H(22)を
介してnpn型のトランジスタ(15)のコレクタ及び
ベースに接続すると共に、トランジスタ(12)のコレ
クタとnpn型のトランジスタ(16)のコレクタを接
続する。そして、トランジスタ(15) 、 (16)
及び(17)のベースを接続し、トランジスタ(15)
のエミッタを直接接地すると共に、トランジスタ(16
)及び(17)のエミッタを抵抗器(18)及び(19
)を介して接地する。この場合、トランジスタ(16)
とトランジスタ(17)とのエミッタサイズをいずれも
トランジスタ(15)のN倍に設定し、トランジスタ(
15)及び(16)並びにトランジスタ(15)及び(
17)でそれぞれカレントミラー回路を構成する。また
、抵抗器(18)及び(19)の抵抗値を等しくする。
介してnpn型のトランジスタ(15)のコレクタ及び
ベースに接続すると共に、トランジスタ(12)のコレ
クタとnpn型のトランジスタ(16)のコレクタを接
続する。そして、トランジスタ(15) 、 (16)
及び(17)のベースを接続し、トランジスタ(15)
のエミッタを直接接地すると共に、トランジスタ(16
)及び(17)のエミッタを抵抗器(18)及び(19
)を介して接地する。この場合、トランジスタ(16)
とトランジスタ(17)とのエミッタサイズをいずれも
トランジスタ(15)のN倍に設定し、トランジスタ(
15)及び(16)並びにトランジスタ(15)及び(
17)でそれぞれカレントミラー回路を構成する。また
、抵抗器(18)及び(19)の抵抗値を等しくする。
なお、この電流源(10)のスタートアップ回路(20
)を構成するために、npn型のトランジスタ(21)
のコレクタを電源Vccに接続し、このトランジスタ(
21)のエミッタをpnp トランジスタ(11)のコ
レクタに接続すると共に、トランジスタ(21)のベー
スを電源Vccとアースの間に直列接続した抵抗器(2
3)及び(24)の接続中点に接続する。
)を構成するために、npn型のトランジスタ(21)
のコレクタを電源Vccに接続し、このトランジスタ(
21)のエミッタをpnp トランジスタ(11)のコ
レクタに接続すると共に、トランジスタ(21)のベー
スを電源Vccとアースの間に直列接続した抵抗器(2
3)及び(24)の接続中点に接続する。
このように構成したことで、この回路の電源オン時にト
ランジスタ(21)をオンにさせ、安定状態になるとト
ランジスタ(21)がオフになるスタートアップ回路と
して機能する。
ランジスタ(21)をオンにさせ、安定状態になるとト
ランジスタ(21)がオフになるスタートアップ回路と
して機能する。
演算増幅器(31)の非反転入力端子に基準電圧源(3
2)を接続し、この演算増幅器(31)の出力端子にn
pn型のトランジスタ(33)のベースを接続し、この
トランジスタ(33)のエミッタを演算増幅器(31)
の反転入力端子と外部端子(34)とに接続する。この
外部端子(34)とアースの間に外付けの抵抗器(35
)を接続する。さらに、トランジスタ(33)のベース
を抵抗i?1i(36)を介してn p n型のトラン
ジスタ(37)のベースに接続し、トランジスタ(33
)及び(37)のエミッタを接続する。
2)を接続し、この演算増幅器(31)の出力端子にn
pn型のトランジスタ(33)のベースを接続し、この
トランジスタ(33)のエミッタを演算増幅器(31)
の反転入力端子と外部端子(34)とに接続する。この
外部端子(34)とアースの間に外付けの抵抗器(35
)を接続する。さらに、トランジスタ(33)のベース
を抵抗i?1i(36)を介してn p n型のトラン
ジスタ(37)のベースに接続し、トランジスタ(33
)及び(37)のエミッタを接続する。
また、電源VCCをトランジスタ(33)のコレクタに
接続し、必要とする微小電流!。が得られる端子(38
)をトランジスタ(37)のコレクタに接続する。
接続し、必要とする微小電流!。が得られる端子(38
)をトランジスタ(37)のコレクタに接続する。
そして本例においては、トランジスタ(37)のベース
に、電?AWfi(10)のトランジスタ(17)のコ
レクタを接続する。
に、電?AWfi(10)のトランジスタ(17)のコ
レクタを接続する。
次に、既提案例の動作を説明する。
第3図の回路は端子(38)に微小な電流l。を得るも
ので、この端子(38)が接続されたトランジスタ(3
7)のベース・エミッタ間電位を■。とじ、トランジス
タ(33)のベース・エミッタ間電位をVINとし、こ
のトランジスタ(33)のエミッタの電流をl、とする
。また、基準電圧a’;t(32)の出力電圧をVre
fとし、外付けの抵抗器(35)の抵抗値をR3Sとす
れば、この抵抗器(35)に流れる入力電流fi11は
、10<1111の関係にあるので、1+H=Vref
/R35=Iz+ Io ′、IE ”・・(5)の
ように表わされる。
ので、この端子(38)が接続されたトランジスタ(3
7)のベース・エミッタ間電位を■。とじ、トランジス
タ(33)のベース・エミッタ間電位をVINとし、こ
のトランジスタ(33)のエミッタの電流をl、とする
。また、基準電圧a’;t(32)の出力電圧をVre
fとし、外付けの抵抗器(35)の抵抗値をR3Sとす
れば、この抵抗器(35)に流れる入力電流fi11は
、10<1111の関係にあるので、1+H=Vref
/R35=Iz+ Io ′、IE ”・・(5)の
ように表わされる。
また、抵抗器(18)及び(19)の抵抗値をR,8=
R,。
R,。
=R,。とし、電流源(10)により得られる電流であ
るトランジスタ(17)のコレクタの電流値を11゜と
すれば、この電流値11゜は、前出(4)式に従って、
次式で示される。
るトランジスタ(17)のコレクタの電流値を11゜と
すれば、この電流値11゜は、前出(4)式に従って、
次式で示される。
I ro= (Vtff1nN) / R+o
・・・’(4a)そして、抵抗器(36)の抵抗値をR
+16とすれば、この抵抗器(36)の両端間に生ずる
電位差は■1゜Rj&で示されるため、トランジスタ(
33)のベース・エミッタ間電位VINは、上述の(4
a)式より、V IH= I IORzi、+
V。
・・・’(4a)そして、抵抗器(36)の抵抗値をR
+16とすれば、この抵抗器(36)の両端間に生ずる
電位差は■1゜Rj&で示されるため、トランジスタ(
33)のベース・エミッタ間電位VINは、上述の(4
a)式より、V IH= I IORzi、+
V。
= (R:16/RIG)Vtj!nN+V。
=mVyffnN+Vo −・・・(e)と
して示される。
して示される。
この(6)式において、mと1!、nNとは予め定めら
れた値なので、 V IN= K Vt+vO” ” (6a)とするこ
とができる。但し、Kは定数である。
れた値なので、 V IN= K Vt+vO” ” (6a)とするこ
とができる。但し、Kは定数である。
また、前出(2)式を適用すると、トランジスタ(33
)及び(37)のベース・エミッタ間電位VIN及び■
。
)及び(37)のベース・エミッタ間電位VIN及び■
。
は、次式のようにも示される。
V、=VT/!n (FIN/Is) ””(7
)Vo= Vrj!n (I o/ I g)
” ”(8)そして、この(6)、 (7)及び(
8)式により、電流I。
)Vo= Vrj!n (I o/ I g)
” ”(8)そして、この(6)、 (7)及び(
8)式により、電流I。
は次式のように示される。
I o = I I N/ N ”
” ” (9)ここで、例えばトランジスタ(15)と
トランジスタ(16)及び(17)とのエミッタサイズ
比をN=lO。
” ” (9)ここで、例えばトランジスタ(15)と
トランジスタ(16)及び(17)とのエミッタサイズ
比をN=lO。
抵抗器(36)と抵抗器(1B) 、 (20)との抵
抗比をm =Rj&/ R++>= 3とすると、N
’ = 1000となり、(9)式に代入すると、1o
=11H/1000となる。
抗比をm =Rj&/ R++>= 3とすると、N
’ = 1000となり、(9)式に代入すると、1o
=11H/1000となる。
このように既提案例によると、上述の(9)式により端
子(38)の電流値I0が決定するので、電流源(10
)のトランジスタ(15)とトランジスタ(17)との
エミッタサイズ比を小さくしても、数nA程度の微小電
流が得られる。
子(38)の電流値I0が決定するので、電流源(10
)のトランジスタ(15)とトランジスタ(17)との
エミッタサイズ比を小さくしても、数nA程度の微小電
流が得られる。
この場合、(6a)式に示される如く、この微小電流を
得る端子(38)と接続されたトランジスタ(37)の
ベース・エミッタ間電位■。と、入力端のトランジスタ
(33)のベース・エミッタ間電位■1Nとの間に、熱
電圧■7に比例した電位差KV、を電流源(10)と抵
抗器(36)とにより設定すればよく、この定数には抵
抗器(36〉と抵抗器(18) 、 (19)との抵抗
比m = R3h/ R+。及びトランジスタ(15)
とトランジスタ(16)及び(17)のエミッタサイズ
比とにより定まるようにしたので、集積回路内の抵抗器
等の各素子の絶対値に不均一があっても比は一定に保た
れ、安定した高い精度で電流I0が得られる。
得る端子(38)と接続されたトランジスタ(37)の
ベース・エミッタ間電位■。と、入力端のトランジスタ
(33)のベース・エミッタ間電位■1Nとの間に、熱
電圧■7に比例した電位差KV、を電流源(10)と抵
抗器(36)とにより設定すればよく、この定数には抵
抗器(36〉と抵抗器(18) 、 (19)との抵抗
比m = R3h/ R+。及びトランジスタ(15)
とトランジスタ(16)及び(17)のエミッタサイズ
比とにより定まるようにしたので、集積回路内の抵抗器
等の各素子の絶対値に不均一があっても比は一定に保た
れ、安定した高い精度で電流I0が得られる。
また、抵抗器(35)を集積回路外の外付は部品とする
と共に、例えば2.1■の基準電圧Vrefを集積回路
内の基準電圧R(32)で作成するようにしたので、(
5)式に示される如く、電流I。は電源電圧vceの変
動及び周囲温度の変化に全く影響を受けない。
と共に、例えば2.1■の基準電圧Vrefを集積回路
内の基準電圧R(32)で作成するようにしたので、(
5)式に示される如く、電流I。は電源電圧vceの変
動及び周囲温度の変化に全く影響を受けない。
ところが、第3図の既提案例では、出力側のトランジス
タ(37)のエミッタが、演算増幅器(31)の反転入
力端子に接続されて、基準電圧Vrefと同じ電位にあ
るため、トランジスタ(37)のコレクタ電圧が Vref十VcE(sat)以上でないと動作せず、対
象となる回路が制約されるという問題があった。
タ(37)のエミッタが、演算増幅器(31)の反転入
力端子に接続されて、基準電圧Vrefと同じ電位にあ
るため、トランジスタ(37)のコレクタ電圧が Vref十VcE(sat)以上でないと動作せず、対
象となる回路が制約されるという問題があった。
本発明の目的は、かかる点に鑑み、高精度で、低電圧ま
で使用することができる微小電流源を提供するところに
ある。
で使用することができる微小電流源を提供するところに
ある。
〔課題を解決するための手段]
本発明は、熱電圧vTに比例する特性の電流源(10)
と抵抗器(42)とを接続し、この抵抗器の両端をpn
p型の第1及び第2のトランジスタ(47)及び(48
)の各ベースにそれぞれ接続すると共に、第1及び第2
のトランジスタの各エミッタに共通に入力電流118を
供給し、抵抗器の両端間に発生する電位差に基づいて入
力端子を所定の比率で第1及び第2のトランジスタに配
分し、第2のトランジスタのコレクタから所要の微小電
流l。を得るようにした微小電流源である。
と抵抗器(42)とを接続し、この抵抗器の両端をpn
p型の第1及び第2のトランジスタ(47)及び(48
)の各ベースにそれぞれ接続すると共に、第1及び第2
のトランジスタの各エミッタに共通に入力電流118を
供給し、抵抗器の両端間に発生する電位差に基づいて入
力端子を所定の比率で第1及び第2のトランジスタに配
分し、第2のトランジスタのコレクタから所要の微小電
流l。を得るようにした微小電流源である。
斯る回路構成によると、集積回路化に適した比較的簡単
な構成で、低電圧まで利用可能な所要の微小電流値が高
い精度で安定に得られる。
な構成で、低電圧まで利用可能な所要の微小電流値が高
い精度で安定に得られる。
以下、本発明による微小電流源の一実施例を、第1図を
参照して説明しよう。
参照して説明しよう。
本発明の一実施例の構成を第1図に示す。
この第1図の実施例は集積回路内に構成されたもので、
前出第3図に対応する部分には同一の符号を付けて、重
複説明を省略する。
前出第3図に対応する部分には同一の符号を付けて、重
複説明を省略する。
第1図において、電流源(10)のpnp トランジス
タ(11)のコレクタと、npn )ランジスタ(15
)のコレクタ及びベースとが直接に接続されて、スター
トアップ回路の図示が省略される。
タ(11)のコレクタと、npn )ランジスタ(15
)のコレクタ及びベースとが直接に接続されて、スター
トアップ回路の図示が省略される。
演算増幅器(31)の非反転入力端子と、n p n
l−ランジスタ(41)のベースとが接続され、このト
ランジスタ(41)のエミッタが、抵抗器(42)を介
して、電流源(10)のトランジスタ(17)のコレク
タにtl blされ、トランジスタ(41)のコレクタ
が電源Vccに接続される。
l−ランジスタ(41)のベースとが接続され、このト
ランジスタ(41)のエミッタが、抵抗器(42)を介
して、電流源(10)のトランジスタ(17)のコレク
タにtl blされ、トランジスタ(41)のコレクタ
が電源Vccに接続される。
演算増幅器(31)の出力端子及び反転入力端子にベー
ス及びエミッタが接続されたトランジスタ(33L)の
コレクタと、pnp)ランジスタ(43)のコレクタ及
びベースと、p n p lランジスタ(44)のベー
スとが接続され、両トランジスタ(43)及び(44)
のエミッタが、それぞれ抵抗3(45)及び(46)を
介して電源Vccに接続されて、両トランジスタ(43
)及び(44)によりカレントミラー回路が構成される
。
ス及びエミッタが接続されたトランジスタ(33L)の
コレクタと、pnp)ランジスタ(43)のコレクタ及
びベースと、p n p lランジスタ(44)のベー
スとが接続され、両トランジスタ(43)及び(44)
のエミッタが、それぞれ抵抗3(45)及び(46)を
介して電源Vccに接続されて、両トランジスタ(43
)及び(44)によりカレントミラー回路が構成される
。
pnρトランジスタ(44)のコレクタが1対のPnp
トランジスタ(47)及び(48)のエミッタに共通に
接続され、一方のトランジスタ(47)のベースが抵抗
器(42)の低電位側の一端に接続されると共に、他方
のトランジスタ(48)のベースが抵抗器(42)の高
電位側の他端に接続される。
トランジスタ(47)及び(48)のエミッタに共通に
接続され、一方のトランジスタ(47)のベースが抵抗
器(42)の低電位側の一端に接続されると共に、他方
のトランジスタ(48)のベースが抵抗器(42)の高
電位側の他端に接続される。
一方のp n p トランジスタ(47)のコレクタと
アースとの間にダイオード接続のnpn )ランジスタ
(51)及び(52)が順方向に直列に接続される。他
方のpnp)ランジスタ(48)のコレクタにはいずれ
もnpn型のトランジスタ(53)のコレクタとトラン
ジスタ(54)のベースとが接続され、トランジスタ(
54)のエミッタとトランジスタ(53)のベースとが
接続されると共に、このトランジスタ(53)のベース
が複数のnpn トランジスタ(55□)〜(55j)
の各ベースに共通に接続されて、ベース電流の影響を除
去した、良好な整合性のカレントミラー回路が構成され
る。
アースとの間にダイオード接続のnpn )ランジスタ
(51)及び(52)が順方向に直列に接続される。他
方のpnp)ランジスタ(48)のコレクタにはいずれ
もnpn型のトランジスタ(53)のコレクタとトラン
ジスタ(54)のベースとが接続され、トランジスタ(
54)のエミッタとトランジスタ(53)のベースとが
接続されると共に、このトランジスタ(53)のベース
が複数のnpn トランジスタ(55□)〜(55j)
の各ベースに共通に接続されて、ベース電流の影響を除
去した、良好な整合性のカレントミラー回路が構成され
る。
なお、前述のカレントミラー回路のトランジスタ(15
)及び(43)のコレクタ・ベース間に別のトランジス
タのベース・エミッタを介挿して整合性を良くすること
もできる。
)及び(43)のコレクタ・ベース間に別のトランジス
タのベース・エミッタを介挿して整合性を良くすること
もできる。
トランジスタ(53) 、 (54) 、 (55,)
〜(55j)のエミッタとアースとの間に抵抗器(54
3) 、 (57) 、 (58υ〜(58j)がそれ
ぞれ接続され、トランジスタ(54)のコレクタが電f
) V ccに接続される。トランジスタ(55,)〜
(55j)のコレクタはそれぞれ対応する端子(59,
)〜(59j)に接続されてj個の電流源が並列に形成
される。
〜(55j)のエミッタとアースとの間に抵抗器(54
3) 、 (57) 、 (58υ〜(58j)がそれ
ぞれ接続され、トランジスタ(54)のコレクタが電f
) V ccに接続される。トランジスタ(55,)〜
(55j)のコレクタはそれぞれ対応する端子(59,
)〜(59j)に接続されてj個の電流源が並列に形成
される。
本実施例の動作は次のとおりである。
トランジスタ(47)及び(48)の各ベースは電流源
(10)により得られる電流+10が流れる抵抗器(4
2)の両端に接続されており、抵抗器(42)の抵抗値
をR42とすれば、前出(4a)式を参照して、次の(
10)式で表わされる抵);c Wg (42)の両端
間の電位差が両トランジスタ(47)及び(48)のベ
ース間に加えられる。
(10)により得られる電流+10が流れる抵抗器(4
2)の両端に接続されており、抵抗器(42)の抵抗値
をR42とすれば、前出(4a)式を参照して、次の(
10)式で表わされる抵);c Wg (42)の両端
間の電位差が両トランジスタ(47)及び(48)のベ
ース間に加えられる。
1 =、・ R42= (R42/R1o)Vlff
nNn VoffinN ・=・(10)
一方、トランジスタ(33L)のエミッタには前出(5
)弐に示した入力端子IIHが流れ、この入力端子11
Nが、カレントミラー接続のprIpトランジスタ(4
3)及び(44)を介して、差動接続されたpnpトラ
ンジスタ(47)及び(48)のエミッタに共通に供給
される。
nNn VoffinN ・=・(10)
一方、トランジスタ(33L)のエミッタには前出(5
)弐に示した入力端子IIHが流れ、この入力端子11
Nが、カレントミラー接続のprIpトランジスタ(4
3)及び(44)を介して、差動接続されたpnpトラ
ンジスタ(47)及び(48)のエミッタに共通に供給
される。
両トランジスタ(47)及び(48)のコレクタ電流を
それぞれI、及び1゜とすると、入力端子IINとの間
に次の(11)式が成立する。
それぞれI、及び1゜とすると、入力端子IINとの間
に次の(11)式が成立する。
1 +5−Vref/ R35−IC+ l o:、I
c ・・・・(11)1o<[+N 前述と同様に、トランジスタ(47)及び(48)のベ
ース・エミッタ間電圧をそれぞれVIN及び■。とじて
、それぞれに前出(2)式を適用すると、次の(12)
式が得られる。
c ・・・・(11)1o<[+N 前述と同様に、トランジスタ(47)及び(48)のベ
ース・エミッタ間電圧をそれぞれVIN及び■。とじて
、それぞれに前出(2)式を適用すると、次の(12)
式が得られる。
Vtj2n (I IN/ I s) = n Vyf
nN十Vrffn (Io/ Is) ”(12
)この(12)式を整理すると、トランジスタ(48)
のコレクタ電流I。は前出(9)式と同形の次の(13
)式のように表わされる。
nN十Vrffn (Io/ Is) ”(12
)この(12)式を整理すると、トランジスタ(48)
のコレクタ電流I。は前出(9)式と同形の次の(13
)式のように表わされる。
1 o= I IN/ N’ ”
” (13)ここにn = R42/ Rt。
” (13)ここにn = R42/ Rt。
この電流r。が、カレントミラー接続のnpnトランジ
スタ(53) 、 (54) 、 (55、)〜(55
j)を介して、複数の端子(59,)〜(59Nにそれ
ぞれ出力されて、複数の電流源が並列に形成される。
スタ(53) 、 (54) 、 (55、)〜(55
j)を介して、複数の端子(59,)〜(59Nにそれ
ぞれ出力されて、複数の電流源が並列に形成される。
第1図から明らかなように、本実施例では出力側のトラ
ンジスタ(55,)〜(55j)の各エミッタがほぼア
ース電位にあるので、各コレクタの電圧がVc!(sa
t)まで低下しても充分軌作し、対象となる回路の電圧
条件が緩和される。
ンジスタ(55,)〜(55j)の各エミッタがほぼア
ース電位にあるので、各コレクタの電圧がVc!(sa
t)まで低下しても充分軌作し、対象となる回路の電圧
条件が緩和される。
また、外付は抵抗器(35)に接続されるトランジスタ
(33L)のエミッタ面積が大きいため、静電エネルギ
耐力が増大する。
(33L)のエミッタ面積が大きいため、静電エネルギ
耐力が増大する。
なお、本発明は上述の実施例に限らず、本発明の要旨を
逸脱することなく、その他種々の構成を取り得ることは
勿論である。
逸脱することなく、その他種々の構成を取り得ることは
勿論である。
構成例を示す結線図、第3図は既提案の微小電流源の構
成例を示す結線図である。
成例を示す結線図である。
(10)は電流源、(42)は抵抗器、(47) 、
(48)はpnpトランジスタ、FINは入力電流、i
oは所要の微小電流である。
(48)はpnpトランジスタ、FINは入力電流、i
oは所要の微小電流である。
以上詳述のように、本発明によると、差動接続されたp
np型の第1及び第2のトランジスタのベース間に熱電
圧に比例する所定の電位差を発生させて、両トランジス
タのエミッタに共通に供給される入力電流を所定の比率
で配分するようにしたので、第2のトランジスタのコレ
クタから低電圧までも利用可能な高精度の微小電流を得
ることができる微小電流源が得られる。
np型の第1及び第2のトランジスタのベース間に熱電
圧に比例する所定の電位差を発生させて、両トランジス
タのエミッタに共通に供給される入力電流を所定の比率
で配分するようにしたので、第2のトランジスタのコレ
クタから低電圧までも利用可能な高精度の微小電流を得
ることができる微小電流源が得られる。
Claims (1)
- 【特許請求の範囲】 熱電圧に比例する特性の電流源と抵抗器とを接続し、 この抵抗器の両端をpnp型の第1及び第2のトランジ
スタの各ベースにそれぞれ接続すると共に、 上記第1及び第2のトランジスタの各エミッタに共通に
入力電流を供給し、 上記抵抗器の両端間に発生する電位差に基づいて上記入
力電流を所定の比率で上記第1及び第2のトランジスタ
に配分し、 上記第2のトランジスタのコレクタから所要の微小電流
を得るようにしたことを特徴とする微小電流源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1117893A JP2966428B2 (ja) | 1989-05-11 | 1989-05-11 | 微小電流源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1117893A JP2966428B2 (ja) | 1989-05-11 | 1989-05-11 | 微小電流源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02296406A true JPH02296406A (ja) | 1990-12-07 |
JP2966428B2 JP2966428B2 (ja) | 1999-10-25 |
Family
ID=14722825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1117893A Expired - Fee Related JP2966428B2 (ja) | 1989-05-11 | 1989-05-11 | 微小電流源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2966428B2 (ja) |
-
1989
- 1989-05-11 JP JP1117893A patent/JP2966428B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2966428B2 (ja) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5995621A (ja) | 基準電圧回路 | |
JPH0149963B2 (ja) | ||
JPS6323568B2 (ja) | ||
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH02296406A (ja) | 微小電流源 | |
JPH04290B2 (ja) | ||
JP2734609B2 (ja) | 微小電流源 | |
GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
JP3129071B2 (ja) | 電圧制御増幅器 | |
JPS6258009B2 (ja) | ||
JP2797429B2 (ja) | 微小電流源 | |
JP2729071B2 (ja) | 定電流回路 | |
JPH067379Y2 (ja) | 基準電圧源回路 | |
JPH0330828B2 (ja) | ||
JPS63236178A (ja) | 掛算回路 | |
JPS60252929A (ja) | 基準電圧発生回路 | |
JP2776019B2 (ja) | 定電圧回路 | |
JPS59119910A (ja) | レベルシフト回路付増幅器 | |
JPS6297363A (ja) | 基準電圧発生回路 | |
JPH09146648A (ja) | 基準電圧発生回路 | |
JPH03179514A (ja) | 定電圧回路 | |
JPS5882321A (ja) | 絶対温度比例電流発生回路 | |
JPS5938819A (ja) | 基準電圧発生回路 | |
JPS62157409A (ja) | 電流増幅回路 | |
JPH0560128B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |