JP2797429B2 - 微小電流源 - Google Patents
微小電流源Info
- Publication number
- JP2797429B2 JP2797429B2 JP1125511A JP12551189A JP2797429B2 JP 2797429 B2 JP2797429 B2 JP 2797429B2 JP 1125511 A JP1125511 A JP 1125511A JP 12551189 A JP12551189 A JP 12551189A JP 2797429 B2 JP2797429 B2 JP 2797429B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- current source
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする課題 Ｅ 課題を解決するための手段（第１図） Ｆ 作用 Ｇ 実施例 G1実施例（基本構成）（第１図） G2実施例（具体的構成）（第２図） G3他の実施例（第３図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、例えば数nA〜数百nA程度の微小電流を作成
する微小電流源に関する。
する微小電流源に関する。
Ｂ 発明の概要 本発明は、例えば数nA〜数百nA程度の微小電流を作成
する微小電流源において、エミッタ面積が大小の１対の
トランジスタからなり、入力電流を所定比率で逓減した
出力電流を得るカレントミラー回路を複数段設けると共
に、前段のカレントミラー回路の入力側トランジスタの
コレクタ電流に相当する電流を側路させて、前段のカレ
ントミラー回路の出力電流を後続段のカレントミラー回
路に順次供給することにより、複数のカレントミラー回
路の電流逓減比が相乗されて、比較的小さな占有面積で
きわめて大きい逓減比の所要の微小電流が高精度で安定
に得られるようにしたものである。
する微小電流源において、エミッタ面積が大小の１対の
トランジスタからなり、入力電流を所定比率で逓減した
出力電流を得るカレントミラー回路を複数段設けると共
に、前段のカレントミラー回路の入力側トランジスタの
コレクタ電流に相当する電流を側路させて、前段のカレ
ントミラー回路の出力電流を後続段のカレントミラー回
路に順次供給することにより、複数のカレントミラー回
路の電流逓減比が相乗されて、比較的小さな占有面積で
きわめて大きい逓減比の所要の微小電流が高精度で安定
に得られるようにしたものである。
Ｃ 従来の技術 従来、例えば映像機器内の各回路に使用する長時定数
を持ったフィルタを構成する場合、数nA〜数百nA程度の
微小電流を供給する必要があった。この微小電流は、各
回路が搭載される集積回路内で、いわゆるカレントミラ
ー回路により電源電流を所定比率に逓減して作成してい
る（米国特許第3,320,439号及び第3,391,311号等参
照）。
を持ったフィルタを構成する場合、数nA〜数百nA程度の
微小電流を供給する必要があった。この微小電流は、各
回路が搭載される集積回路内で、いわゆるカレントミラ
ー回路により電源電流を所定比率に逓減して作成してい
る（米国特許第3,320,439号及び第3,391,311号等参
照）。
従来のこの種の微小電流源は、例えば第４図Ａ及びＢ
に示す如く、第１の端子（１）をnpn型のトランジスタ
（2N）のコレクタに接続し、このトランジスタ（2N）の
ベース・コレクタ間を接続する。そして、トランジスタ
（2N）のベースをnpn型のトランジスタ（３）のベース
に接続し、このトランジスタ（３）のコレクタを第２の
端子（４）に接続する。第４図Ａの例では、両トランジ
スタ（2N）及び（３）のエミッタを直接に接地し、第４
図Ｂの例では、それぞれ抵抗器（５）及び（６）を介し
て接地する。抵抗器（５）及び（６）の抵抗値をR5＝R6
/Nと設定する。トランジスタ（2N）とトランジスタ
（３）とのエミッタサイズの比をN:1に設定し、第１の
端子（１）の電流値をIIN,第２の端子（４）の電流値を
IOとすると、IO＝IIN/Nとなり、第２の端子（４）に第
１の端子（１）の電流値の1/Nの電流が得られ、微小電
流が作成される。
に示す如く、第１の端子（１）をnpn型のトランジスタ
（2N）のコレクタに接続し、このトランジスタ（2N）の
ベース・コレクタ間を接続する。そして、トランジスタ
（2N）のベースをnpn型のトランジスタ（３）のベース
に接続し、このトランジスタ（３）のコレクタを第２の
端子（４）に接続する。第４図Ａの例では、両トランジ
スタ（2N）及び（３）のエミッタを直接に接地し、第４
図Ｂの例では、それぞれ抵抗器（５）及び（６）を介し
て接地する。抵抗器（５）及び（６）の抵抗値をR5＝R6
/Nと設定する。トランジスタ（2N）とトランジスタ
（３）とのエミッタサイズの比をN:1に設定し、第１の
端子（１）の電流値をIIN,第２の端子（４）の電流値を
IOとすると、IO＝IIN/Nとなり、第２の端子（４）に第
１の端子（１）の電流値の1/Nの電流が得られ、微小電
流が作成される。
また、第４図Ｃ及びＤに示す例では、第１の端子
（１）をnpn型のトランジスタ（２）のコレクタに接続
し、このトランジスタ（２）のエミッタを接地すると共
に、ベース・コレクタ間を接続する。そして、トランジ
スタ（２）のベースをnpn型のトランジスタ（３）また
は（3N）のベースに接続し、このトランジスタ（３）ま
たは（3N）のエミッタを抵抗器（７）または（８）を介
して接地すると共に、コレクタを第２の端子（４）に接
続する。このようにすることで、第１の端子（１）の電
流値の所定比率の電流信号が第２の端子（４）に得られ
る。
（１）をnpn型のトランジスタ（２）のコレクタに接続
し、このトランジスタ（２）のエミッタを接地すると共
に、ベース・コレクタ間を接続する。そして、トランジ
スタ（２）のベースをnpn型のトランジスタ（３）また
は（3N）のベースに接続し、このトランジスタ（３）ま
たは（3N）のエミッタを抵抗器（７）または（８）を介
して接地すると共に、コレクタを第２の端子（４）に接
続する。このようにすることで、第１の端子（１）の電
流値の所定比率の電流信号が第２の端子（４）に得られ
る。
一般に、トランジスタのベース・エミッタ間電圧VBE
とコレクタ電流ICとの間には、よく知られているよう
に、次の（１）式または（２）式に示すような関係が成
立する。
とコレクタ電流ICとの間には、よく知られているよう
に、次の（１）式または（２）式に示すような関係が成
立する。
IC＝IS exp｛qVBE/kT｝ ‥‥（１） VBE＝（kT/q）ln（IC/IS） ≡VTln（IC/IS） ‥‥（２） ここにIS:飽和電流 q:電子の電荷 k:ボルツマン常数 T:絶対温度 VT:熱電圧（常温で約26mV） この（２）式を第４図Ｃの両トランジスタ（２）及び
（３）に適用すれば、抵抗器（７）の抵抗値をR7とし
て、次の（３）式が成立する。
（３）に適用すれば、抵抗器（７）の抵抗値をR7とし
て、次の（３）式が成立する。
VTln（IIN/IS2） ＝VTln（IO/IS3）＋IOR7 ‥‥（３） IIN＝Ｎ・IOなる関係を用いて（３）式を整理すれ
ば、トランジスタ（３）のコレクタ電流IOは次の（４）
式のように表わされる。
ば、トランジスタ（３）のコレクタ電流IOは次の（４）
式のように表わされる。
IO＝（VT・lnN）/R7 ‥‥（４） 第４図Ｄの場合も、抵抗値をR8に置換えて、全く同様
に表わされる。
に表わされる。
Ｄ 発明が解決しようとする課題 ところが、このような従来の回路構成では、種々の問
題があった。即ち、第４図Ａ及びＢに示した回路構成の
場合、トランジスタのエミッタサイズ比がそのまま電流
比になるため、例えば入力電流の１％以下の微小電流を
集積回路内で作成するようにすると、入力側のトランジ
スタ（2N）のために非常な大きな面積を必要とし、集積
回路構成の点から現実的ではない。また、第４図Ｃ及び
Ｄに示した回路構成の場合、出力側のトランジスタ
（３）または（3N）に接続した抵抗器（７）または
（８）が数Ω程度のものを必要とし、この抵抗器の温度
変動による特性変化や特性自体の不均一のため、得られ
る微小電流を一定に保つのが困難であった。
題があった。即ち、第４図Ａ及びＢに示した回路構成の
場合、トランジスタのエミッタサイズ比がそのまま電流
比になるため、例えば入力電流の１％以下の微小電流を
集積回路内で作成するようにすると、入力側のトランジ
スタ（2N）のために非常な大きな面積を必要とし、集積
回路構成の点から現実的ではない。また、第４図Ｃ及び
Ｄに示した回路構成の場合、出力側のトランジスタ
（３）または（3N）に接続した抵抗器（７）または
（８）が数Ω程度のものを必要とし、この抵抗器の温度
変動による特性変化や特性自体の不均一のため、得られ
る微小電流を一定に保つのが困難であった。
本発明の目的は、かかる点に鑑み、比較的小さな占有
面積できわめて大きい逓減比の所要の微小電流が高精度
で安定に得られる微小電流源を提供するところにある。
面積できわめて大きい逓減比の所要の微小電流が高精度
で安定に得られる微小電流源を提供するところにある。
Ｅ 課題を解決するための手段 上記の課題を解決すために、本発明は、下記の手段を
備えた微小電流源を提供する。即ち、 並列接続した複数個のトランジスタから成る第１のト
ランジスタのベース・コレクタ間をダイオード接続し、
コレクタを第１定電流源を介して第１極性の電源に接続
し、エミッタを第２定電流源を介して第２極性の電源に
接続し、第１定電流源と第２定電流源に流れる電流を等
しくするとともに、 １個のトランジスタで成る第２トランジスタのベース
上記第１トランジスタのベースに接続し、コレクタを上
記第１極性の電源に直接接続し、 エミッタを上記第２定電流源に接続するとともに、次
段へ出力端とするカレントミラー回路を複数段縦続接続
し、初段の第１定電流源に基準入力電流を流し終段の第
２トランジスタから逓減された電流を得るようにした微
小電流源を提供する。
備えた微小電流源を提供する。即ち、 並列接続した複数個のトランジスタから成る第１のト
ランジスタのベース・コレクタ間をダイオード接続し、
コレクタを第１定電流源を介して第１極性の電源に接続
し、エミッタを第２定電流源を介して第２極性の電源に
接続し、第１定電流源と第２定電流源に流れる電流を等
しくするとともに、 １個のトランジスタで成る第２トランジスタのベース
上記第１トランジスタのベースに接続し、コレクタを上
記第１極性の電源に直接接続し、 エミッタを上記第２定電流源に接続するとともに、次
段へ出力端とするカレントミラー回路を複数段縦続接続
し、初段の第１定電流源に基準入力電流を流し終段の第
２トランジスタから逓減された電流を得るようにした微
小電流源を提供する。
Ｆ 作用 斯る回路構成によると、占有面積が比較的小さく、集
積回路化に適した比較的簡単な構成で、きわめて大きい
逓減比の所要の微小電流が高い精度で安定に得られる。
積回路化に適した比較的簡単な構成で、きわめて大きい
逓減比の所要の微小電流が高い精度で安定に得られる。
Ｇ 実施例 G1実施例（基本構成） 以下、本発明による微小電流源の一実施例を、第１図
を参照して説明しよう。
を参照して説明しよう。
本発明の一実施例の基本構成を第１図に示す。
この第１図の実施例は集積回路内に構成されたもの
で、第１図において（10），（20）は電流値が等しい定
電流源、（30），（40）はそれぞれ逓減型のカレントミ
ラー回路であって、ダイオード接続の各一方のトランジ
スタ（31L）及び（41M）は、大エミッタ面積とするた
め、初段のカレントミラー回路（30）ではＬ個のトラン
ジスタが並列接続され、終段のカレントミラー回路（4
0）ではＭ個のトランジスタが並列接続される。
で、第１図において（10），（20）は電流値が等しい定
電流源、（30），（40）はそれぞれ逓減型のカレントミ
ラー回路であって、ダイオード接続の各一方のトランジ
スタ（31L）及び（41M）は、大エミッタ面積とするた
め、初段のカレントミラー回路（30）ではＬ個のトラン
ジスタが並列接続され、終段のカレントミラー回路（4
0）ではＭ個のトランジスタが並列接続される。
一方の定電流源（10）がカレントミラー回路（30）の
一方のトランジスタ（31L）のコレクタと電源Vccとの間
に接続されると共に、他方のトランジスタ（32）のコレ
クタは電源Vccに直接に接続され、両トランジスタ（31
L）及び（32）のエミッタとアースとの間に共通に、他
方の定電流源（20）と終段のカレントミラー回路（40）
の一方のトランジスタ（41M）のコレクタ・エミッタが
並列に介挿される。そして、他方のトランジスタ（42）
のコレクタから端子（43）が導出される。
一方のトランジスタ（31L）のコレクタと電源Vccとの間
に接続されると共に、他方のトランジスタ（32）のコレ
クタは電源Vccに直接に接続され、両トランジスタ（31
L）及び（32）のエミッタとアースとの間に共通に、他
方の定電流源（20）と終段のカレントミラー回路（40）
の一方のトランジスタ（41M）のコレクタ・エミッタが
並列に介挿される。そして、他方のトランジスタ（42）
のコレクタから端子（43）が導出される。
第１図の実施例の動作は次のとおりである。
初段及び終段のカレントミラー回路（30）及び（40）
の電流逓減率は、各トランジスタ対（31L），（32）及
び（41M），（42）のエミッタ面積比と同じく、それぞ
れ1/L及び1/Mであり、定電流源（10）からトランジスタ
（31L）のコレクタに入力電流IINが供給されると、他方
のトランジスタ（32）のコレクタ電流はIIN/Lとなる。
の電流逓減率は、各トランジスタ対（31L），（32）及
び（41M），（42）のエミッタ面積比と同じく、それぞ
れ1/L及び1/Mであり、定電流源（10）からトランジスタ
（31L）のコレクタに入力電流IINが供給されると、他方
のトランジスタ（32）のコレクタ電流はIIN/Lとなる。
本実施例では、定電流源（10）と等しい電流値の定電
流源（20）が両トランジスタ（31L）及び（32）のエミ
ッタに共通に接続されており、一方のトランジスタ（31
L）のコレクタ電流IINがそのまま定電流源（20）に流入
する。
流源（20）が両トランジスタ（31L）及び（32）のエミ
ッタに共通に接続されており、一方のトランジスタ（31
L）のコレクタ電流IINがそのまま定電流源（20）に流入
する。
これにより、終段のカレントミラー回路（40）のトラ
ンジスタ（41M）のコレクタには、初段のカレントミラ
ー回路（30）のトランジスタ（32）のコレクタ電流IIN/
Lだけが流入し、カレントミラー回路（40）において更
に1/Mに逓減されて、トランジスタ（42）のコレクタに
得られる出力電流は次の（５）式のように表わされる。
ンジスタ（41M）のコレクタには、初段のカレントミラ
ー回路（30）のトランジスタ（32）のコレクタ電流IIN/
Lだけが流入し、カレントミラー回路（40）において更
に1/Mに逓減されて、トランジスタ（42）のコレクタに
得られる出力電流は次の（５）式のように表わされる。
IO＝IIN/L・Ｍ ‥‥（５） G2実施例（具体的構成） 次に、第２図を参照しながら、前出第１図の実施例を
３段に拡張した場合について説明する。
３段に拡張した場合について説明する。
第２図において、定電流源（10）は、演算増幅器（1
1）の非反転入力端子に基準電圧源（12）を接続し、こ
の演算増幅器（11）の出力端子にnpn型のトランジスタ
（13）のベースを接続し、このトランジスタ（13）のエ
ミッタが演算増幅器（11）の反転入力端子と外部端子
（14）とに接続する。この外部端子（14）とアースの間
に外付けの抵抗器（15）が接続される。
1）の非反転入力端子に基準電圧源（12）を接続し、こ
の演算増幅器（11）の出力端子にnpn型のトランジスタ
（13）のベースを接続し、このトランジスタ（13）のエ
ミッタが演算増幅器（11）の反転入力端子と外部端子
（14）とに接続する。この外部端子（14）とアースの間
に外付けの抵抗器（15）が接続される。
npnトランジスタ（13）のコレクタには、いずれもnpn
型のトランジスタ（16）のコレクタとトランジスタ（1
7）のベースとが接続され、トランジスタ（17）のエミ
ッタとトランジスタ（16）のベースとが接続されると共
に、このトランジスタ（16）のベースがnpnトランジス
タ（18），（19）の各ベースに共通に接続され、トラン
ジスタ（16），（18），（19）のエミッタが電源Vccに
それぞれ接続され、トランジスタ（17）のコレクタが接
地されて、ベース電流の影響を除去した、良好な整合性
のカレントミラー回路が構成される。
型のトランジスタ（16）のコレクタとトランジスタ（1
7）のベースとが接続され、トランジスタ（17）のエミ
ッタとトランジスタ（16）のベースとが接続されると共
に、このトランジスタ（16）のベースがnpnトランジス
タ（18），（19）の各ベースに共通に接続され、トラン
ジスタ（16），（18），（19）のエミッタが電源Vccに
それぞれ接続され、トランジスタ（17）のコレクタが接
地されて、ベース電流の影響を除去した、良好な整合性
のカレントミラー回路が構成される。
一方のpnpトランジスタ（18）のコレクタが、いずれ
もnpn型のトランジスタ（21）のコレクタ及びベースと
トランジスタ（22）のベースとに接続され、両トランジ
スタ（21）及び（22）のエミッタが接地され、定電流源
（20）としてのカレントミラー回路が構成される。
もnpn型のトランジスタ（21）のコレクタ及びベースと
トランジスタ（22）のベースとに接続され、両トランジ
スタ（21）及び（22）のエミッタが接地され、定電流源
（20）としてのカレントミラー回路が構成される。
定電流源（10）の他方のpnpトランジスタ（19）のコ
レクタと、カレントミラー回路（30）のトランジスタ
（31L）のコレクタとが接続され、トランジスタ（31L）
及び（32）のエミッタに共通に、定電流源（20）のnpn
トランジスタ（22）のコレクタが接続される。
レクタと、カレントミラー回路（30）のトランジスタ
（31L）のコレクタとが接続され、トランジスタ（31L）
及び（32）のエミッタに共通に、定電流源（20）のnpn
トランジスタ（22）のコレクタが接続される。
カレントミラー回路（30）のトランジスタ（32）のコ
レクタと、pnpトランジスタ（33）のコレクタ及びベー
スと、pnpトランジスタ（34）のベースとが接続され、
両トランジスタ（33）及び（34）のエミッタがそれぞれ
電源Vccに接続されて、両トランジスタ（33）及び（3
4）によりカレントミラー回路が構成される。
レクタと、pnpトランジスタ（33）のコレクタ及びベー
スと、pnpトランジスタ（34）のベースとが接続され、
両トランジスタ（33）及び（34）のエミッタがそれぞれ
電源Vccに接続されて、両トランジスタ（33）及び（3
4）によりカレントミラー回路が構成される。
（50）は定電流源としてのカレントミラー回路であっ
て、pnpトランジスタ（34）のコレクタが１対のnpnトラ
ンジスタ（51）及び（52）のベースに共通に接続され、
一方のトランジスタ（51）のコレクタとベースが接続さ
れる。両トランジスタ（51）及び（52）のエミッタは接
地される。
て、pnpトランジスタ（34）のコレクタが１対のnpnトラ
ンジスタ（51）及び（52）のベースに共通に接続され、
一方のトランジスタ（51）のコレクタとベースが接続さ
れる。両トランジスタ（51）及び（52）のエミッタは接
地される。
トランジスタ（52）のコレクタはカレントミラー回路
（40）npnトランジスタ（41M）及び（42）のエミッタに
共通に接続される。トランジスタ（42）のコレクタは、
npnトランジスタ（44）のエミッタ・コレクタ及び抵抗
器（45）を介して電源Vccに接続され、トランジスタ（4
4）のコレクタ・ベース間とベース・エミッタ間に抵抗
器（46），（47）がそれぞれ接続される。
（40）npnトランジスタ（41M）及び（42）のエミッタに
共通に接続される。トランジスタ（42）のコレクタは、
npnトランジスタ（44）のエミッタ・コレクタ及び抵抗
器（45）を介して電源Vccに接続され、トランジスタ（4
4）のコレクタ・ベース間とベース・エミッタ間に抵抗
器（46），（47）がそれぞれ接続される。
（60）は逓減型の第３段のカレントミラー回路であっ
て、npn型のトランジスタ（61N）のコレクタとトランジ
スタ（62）のベースとが接続され、トランジスタ（62）
のエミッタとトランジスタ（61N）のベースとが接続さ
れると共に、このトランジスタ（61N）のベースがnpnト
ランジスタ（63）のベースに接続されて、ベース電流の
影響が除去され、良好な整合性が得られる。
て、npn型のトランジスタ（61N）のコレクタとトランジ
スタ（62）のベースとが接続され、トランジスタ（62）
のエミッタとトランジスタ（61N）のベースとが接続さ
れると共に、このトランジスタ（61N）のベースがnpnト
ランジスタ（63）のベースに接続されて、ベース電流の
影響が除去され、良好な整合性が得られる。
なお、前述の各カレントミラー回路のダイオード接続
の各トランジスタのコレクタ・ベース間に別のトランジ
スタのベース・エミッタを介挿して整合性を良くするこ
ともできる。
の各トランジスタのコレクタ・ベース間に別のトランジ
スタのベース・エミッタを介挿して整合性を良くするこ
ともできる。
カレントミラー回路（60）のトランジスタ（61N）の
コレクタは前段のカレントミラー回路（40）のトランジ
スタ（41M）及び（42）のエミッタに共通に接続され
る。トランジスタ（61N），（63）のエミッタがそれぞ
れ接地され、トランジスタ（62）のコレクタが電源Vcc
に接続される。トランジスタ（63）のコレクタから端子
（64）が導出される。
コレクタは前段のカレントミラー回路（40）のトランジ
スタ（41M）及び（42）のエミッタに共通に接続され
る。トランジスタ（61N），（63）のエミッタがそれぞ
れ接地され、トランジスタ（62）のコレクタが電源Vcc
に接続される。トランジスタ（63）のコレクタから端子
（64）が導出される。
本実施例の動作は次のとおりである。
基準電圧源（12）の出力電圧をVrefとし、外付けの抵
抗器（15）の抵抗値をR15とすれば、この抵抗器（15）
に流れる入力電流IINは、 IIN＝Vref/R15 ‥‥（６） のように表わされる。
抗器（15）の抵抗値をR15とすれば、この抵抗器（15）
に流れる入力電流IINは、 IIN＝Vref/R15 ‥‥（６） のように表わされる。
トランジスタ（13）のエミッタには（６）式に示した
入力電流IINが流れ、この入力電流IINが、カレントミラ
ー接続のpnpトランジスタ（16），（18）及び（19）を
介して、定電流源（20）のトランジスタ（21）とカレン
トミラー回路（30）のトランジスタ（31L）のコレクタ
にそれぞれ供給される。
入力電流IINが流れ、この入力電流IINが、カレントミラ
ー接続のpnpトランジスタ（16），（18）及び（19）を
介して、定電流源（20）のトランジスタ（21）とカレン
トミラー回路（30）のトランジスタ（31L）のコレクタ
にそれぞれ供給される。
定電流源（20）の両方トランジスタ（21）及び（22）
のコレクタ電流はそれぞれ入力電流IINと等しくなり、
前述と同様に、カレントミラー（40）のトランジスタ
（41M）のコレクタには、初段のカレントミラー回路（3
0）のトランジスタ（32）のコレクタ電流IIN/Lだけが流
入する。第２図の場合、カレントミラー接続のpnpトラ
ンジスタ（33），（34）を介して、この電流IIN/Lが定
電流源（50）に伝達され、トランジスタ（52）のコレク
タには、次段のカレントミラー回路（40）のトランジス
タ（41M）のコレクタ電流に相当する電流IIN/Lが流入す
る。
のコレクタ電流はそれぞれ入力電流IINと等しくなり、
前述と同様に、カレントミラー（40）のトランジスタ
（41M）のコレクタには、初段のカレントミラー回路（3
0）のトランジスタ（32）のコレクタ電流IIN/Lだけが流
入する。第２図の場合、カレントミラー接続のpnpトラ
ンジスタ（33），（34）を介して、この電流IIN/Lが定
電流源（50）に伝達され、トランジスタ（52）のコレク
タには、次段のカレントミラー回路（40）のトランジス
タ（41M）のコレクタ電流に相当する電流IIN/Lが流入す
る。
そして、カレントミラー回路（40）において1/Mに逓
減された出力電流だけが終段のカレントミラー（60）に
流入し、ここで更に1/Mに逓減されて、トランジスタ（6
3）のコレクタに得られる出力電流は次の（７）式のよ
うに表わされる。
減された出力電流だけが終段のカレントミラー（60）に
流入し、ここで更に1/Mに逓減されて、トランジスタ（6
3）のコレクタに得られる出力電流は次の（７）式のよ
うに表わされる。
IO＝IIN/L・Ｍ・Ｎ ‥‥（７） 第２図の実施例の場合、トランジスタ（42）のコレク
タと電源Vccと間にトランジスタ（44）を介挿して、ト
ランジスタ（41M）及び（42）のコレクタ・エミッタ間
電圧VCEを揃え、逓減比の精度を向上させている。
タと電源Vccと間にトランジスタ（44）を介挿して、ト
ランジスタ（41M）及び（42）のコレクタ・エミッタ間
電圧VCEを揃え、逓減比の精度を向上させている。
第２図の実施例で、３段のカレントミラー回路（3
0），（40）及び（60）の各トランジスタのエミッタ面
積比をそれぞれ10:1とすれば、約40素子によって1/1000
の安定な総合電流逓減比が得られ、第４図A,Bの従来例
と比較して、IC上の占有面積が著しく削減される。
0），（40）及び（60）の各トランジスタのエミッタ面
積比をそれぞれ10:1とすれば、約40素子によって1/1000
の安定な総合電流逓減比が得られ、第４図A,Bの従来例
と比較して、IC上の占有面積が著しく削減される。
上述の実施例では、電流逓減比が各カレントミラー回
路の各トランジスタのエミッタサイズ比により定まるよ
うにしたので、集積回路内の各素子の絶対値に不均一が
あっても比は一定に保たれ、安定した高い精度で電流IO
が得られる。
路の各トランジスタのエミッタサイズ比により定まるよ
うにしたので、集積回路内の各素子の絶対値に不均一が
あっても比は一定に保たれ、安定した高い精度で電流IO
が得られる。
また、抵抗器（15）を集積回路外の外付け部品とする
と共に、例えば2.1Vの基準電圧Vrefを集積回路内の基準
電圧源（12）で作成するようにしたので、（５）式に示
される如く、電流IOは電源電圧Vccの変動及び周囲温度
の変化に全く影響を受けない。
と共に、例えば2.1Vの基準電圧Vrefを集積回路内の基準
電圧源（12）で作成するようにしたので、（５）式に示
される如く、電流IOは電源電圧Vccの変動及び周囲温度
の変化に全く影響を受けない。
第１図及び第２図から明らかなように、本実施例では
出力側のトランジスタ（42），（63）の各エミッタがほ
ぼアース電位にあるので、各コレクタの電圧がVCE（sa
t）まで低下しても充分動作し、対象となる回路の電圧
条件が緩和される。
出力側のトランジスタ（42），（63）の各エミッタがほ
ぼアース電位にあるので、各コレクタの電圧がVCE（sa
t）まで低下しても充分動作し、対象となる回路の電圧
条件が緩和される。
G3他の実施例 次に、第３図を参照しながら、本発明の他の実施例に
ついて説明する。
ついて説明する。
本発明の他の実施例の基本構成を第３図に示す。
この第３図においては、初段のカレントミラー回路
（30P）がK:1のエミッタ面積比のpnpトランジスタ（31
K）及び（32P）で構成される。両トランジスタ（31K）
及び（32P）のベース及びエミッタがそれぞれ接続さ
れ、このエミッタに入力電流IINが供給される。一方の
トランジスタ（31K）のベースとコレクタが接続され、
抵抗器（20R）を介して接地される。他方のトランジス
タ（32P）のコレクタが、次段のカレントミラー回路（4
0）のnpnトランジスタ（41M）のコレクタ及びベースと
トランジスタ（42）のベースに共通に接続され、トラン
ジスタ（42）のコレクタから端子（43）が導出される。
（30P）がK:1のエミッタ面積比のpnpトランジスタ（31
K）及び（32P）で構成される。両トランジスタ（31K）
及び（32P）のベース及びエミッタがそれぞれ接続さ
れ、このエミッタに入力電流IINが供給される。一方の
トランジスタ（31K）のベースとコレクタが接続され、
抵抗器（20R）を介して接地される。他方のトランジス
タ（32P）のコレクタが、次段のカレントミラー回路（4
0）のnpnトランジスタ（41M）のコレクタ及びベースと
トランジスタ（42）のベースに共通に接続され、トラン
ジスタ（42）のコレクタから端子（43）が導出される。
なお、抵抗器（20）は短絡されてもよく、トランジス
タのコレクタ・エミッタが介挿されてもよい。
タのコレクタ・エミッタが介挿されてもよい。
第３図の実施例の場合、初段のカレントミラー回路
（30P）において、入力電流IINがK:1の比率で両トラン
ジスタ（31K）及び（32P）のコレクタに配分され、トラ
ンジスタ（31K）のコレクタ電流IIN・K/（Ｋ＋１）は抵
抗器（20R）に流入し、トランジスタ（32P）のコレクタ
電流IIN/（Ｋ＋１）だけが次段のカレントミラー回路
（40）に供給される。この電流がカレントミラー回路
（40）において更に1/Mに逓減されて、トランジスタ（4
2）のコレクタに得られる出力電流は次の（８）式のよ
うに表わされる。
（30P）において、入力電流IINがK:1の比率で両トラン
ジスタ（31K）及び（32P）のコレクタに配分され、トラ
ンジスタ（31K）のコレクタ電流IIN・K/（Ｋ＋１）は抵
抗器（20R）に流入し、トランジスタ（32P）のコレクタ
電流IIN/（Ｋ＋１）だけが次段のカレントミラー回路
（40）に供給される。この電流がカレントミラー回路
（40）において更に1/Mに逓減されて、トランジスタ（4
2）のコレクタに得られる出力電流は次の（８）式のよ
うに表わされる。
IO＝IIN/（Ｋ＋１）・Ｍ ‥‥（８） 第３図の実施例も、前述の実施例と同様の効果を奏す
る。
る。
なお、本発明は上述の実施例に限らず、本発明の要旨
を逸脱することなく、その他種々の構成を取り得ること
は勿論である。
を逸脱することなく、その他種々の構成を取り得ること
は勿論である。
Ｈ 発明の効果 以上詳述のように、本発明によると、エミッタ面積が
大小の１対のトランジスタからなり、入力電流を所定比
率で逓減した出力電流を得るカレントミラー回路を複数
段設けると共に、前段のカレントミラー回路の入力側ト
ランジスタのコレクタ電流に相当する電流を側路させ
て、前段のカレントミラー回路の出力電流を後続段のカ
レントミラー回路に順次供給するようにしたので、複数
のカレントミラー回路の電流逓減比が相乗されて、比較
的小さな占有面積できわめて大きい逓減比の所要の微小
電流を高精度で安定に得ることができる微小電流源が得
られる。
大小の１対のトランジスタからなり、入力電流を所定比
率で逓減した出力電流を得るカレントミラー回路を複数
段設けると共に、前段のカレントミラー回路の入力側ト
ランジスタのコレクタ電流に相当する電流を側路させ
て、前段のカレントミラー回路の出力電流を後続段のカ
レントミラー回路に順次供給するようにしたので、複数
のカレントミラー回路の電流逓減比が相乗されて、比較
的小さな占有面積できわめて大きい逓減比の所要の微小
電流を高精度で安定に得ることができる微小電流源が得
られる。
第１図及び第２図は本発明による微小電流源の一実施例
の基本構成及び具体的構成を示す結線図、第３図は本発
明の他の実施例の構成を示す結線図、第４図は従来の微
小電流源の構成例を示す結線図である。 （10）は電流源、（20），（50）は定電流源、（30），
（30P），（40），（60）はカレントミラー回路、IINは
入力電流、IOは所要の微小電流である。
の基本構成及び具体的構成を示す結線図、第３図は本発
明の他の実施例の構成を示す結線図、第４図は従来の微
小電流源の構成例を示す結線図である。 （10）は電流源、（20），（50）は定電流源、（30），
（30P），（40），（60）はカレントミラー回路、IINは
入力電流、IOは所要の微小電流である。
Claims (1)
- 【請求項１】並列接続した複数個のトランジスタから成
る第１トランジスタのベース・コレクタ間をダイオード
接続し、コレクタを第１定電流源を介して第１極性の電
源に接続し、エミッタを第２定電流源を介して第２極性
の電源に接続し、第１定電流源と第２定電流源に流れる
電流を等しくするとともに、 １個のトランジスタで成る第２トランジスタのベースを
上記第１トランジスタのベースに接続し、コレクタを上
記第１極性の電源に直接接続し、 エミッタを上記第２定電流源に接続するとともに、次段
への出力端とするカレントミラー回路を複数段縦続接続
し、初段の第１定電流源に基準入力電流を流し終段の第
２トランジスタから逓減された電流を得るようにした微
小電流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125511A JP2797429B2 (ja) | 1989-05-18 | 1989-05-18 | 微小電流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125511A JP2797429B2 (ja) | 1989-05-18 | 1989-05-18 | 微小電流源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305008A JPH02305008A (ja) | 1990-12-18 |
| JP2797429B2 true JP2797429B2 (ja) | 1998-09-17 |
Family
ID=14911945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125511A Expired - Fee Related JP2797429B2 (ja) | 1989-05-18 | 1989-05-18 | 微小電流源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797429B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118185A (ja) * | 2015-12-21 | 2017-06-29 | 富士電機株式会社 | 半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310908A (ja) * | 1986-07-02 | 1988-01-18 | Fuji Electric Co Ltd | 複合電流ミラ−回路 |
-
1989
- 1989-05-18 JP JP1125511A patent/JP2797429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02305008A (ja) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837080B2 (ja) | 乗算回路 | |
| JPH05224761A (ja) | 基準電流ループ | |
| JP2797429B2 (ja) | 微小電流源 | |
| EP0746096A1 (en) | Grounded inductance circuit using gyrator circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPS62196714A (ja) | 定電流供給回路 | |
| CA1068336A (en) | Current divider | |
| JP2734609B2 (ja) | 微小電流源 | |
| US5498952A (en) | Precise current generator | |
| JP2966428B2 (ja) | 微小電流源 | |
| JPS602649Y2 (ja) | バイアス回路 | |
| JPS63175907A (ja) | 定電流回路 | |
| JPH08102627A (ja) | 半導体集積回路 | |
| JP2003330552A (ja) | 定電圧定電流制御回路 | |
| JPH0418251Y2 (ja) | ||
| JPS62133810A (ja) | 掛算回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPS62157409A (ja) | 電流増幅回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPS6394712A (ja) | トランジスタスイツチング回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPS63245509A (ja) | 定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |