JPS602649Y2 - バイアス回路 - Google Patents

Description

【考案の詳細な説明】 考案の技術分野 本考案は、オーディオ増幅器等のバイアス電圧を発生す
るバイアス回路に関するものである。

従来技術と問題点 オーディオ増幅器等を安定に動作させる為には、一定の
バイアス電圧を印加する必要がある。

このようなバイアス電圧を発生させるバイアス回路とし
ては、従来ダイオードの順方向電圧又はツェナーダイオ
ードのツェナー電圧を利用する構成が一般的であった。

しかし、ダイオードの順方向電圧を利用する場合は、ダ
イオードのインピーダンスにより電源電圧の変動によっ
てバイアス電圧が変動するので、安定なバイアス電圧を
供給できない欠点があった。

又ツェナーダイオードを用いた場合は、安定なバイアス
電圧を供給することができるが、５ｖ以下の低電圧のバ
イアス電圧を供給することが困難である。

最近の半導体技術の進歩により増幅器等の低電圧化が行
なわれており、従ってバイアス電圧も低電圧とする必要
がある。

しかし、前述の如く、順方向ダイオードを用いたバイア
ス電圧の安定化が困難であり、又ツェナーダイオードを
用いたバイアス回路は、低電圧のバイアス電圧を発生す
るこが困難であった。

考案の目的 本考案は、前述の如き従来の欠点を改善したもので、電
源電圧の変化に対しても安定で且つ低電圧のバイアス電
圧を発生し得るバイアス回路を提供することを目的とす
るものである。

以下実施例について詳細に説明する。

考案の実施例 図は本考案の実施例の回路図であり、Ｑ１〜Ｑ１５はト
ランジスタ、Ｒ１へＲ６は抵抗、Ｃ１〜Ｃ４はコンデン
サ、ＳＳは信号源、ＢＩＡＳはバイアス回路、十■は電
源電圧、ＧＮＤはアース、Ｖｏｕｔは増幅出力電圧を示
す。

この実施例は、トランジスタＱ８〜Ｑ１５からなる前置
増幅器に対して所定のバイアス電圧を印加する場合につ
いてのものである。

バイアス回路ＢＩＡＳは、起動用の抵抗Ｒ１と、ＰＮＰ
トランジスタＱ３、ＮＰＮトランジスタＱ７、ＰＮＰト
ランジスタＱ５と抵抗Ｒ３とを直列接続した回路と、Ｐ
ＮＰトランジスタＱ４とＮＰＮトランジスタＱ６を直列
接続した回路と、これらの回路に定電流を供給するＰＮ
Ｐ トランジスタＱ１、ＮＰＮトランジスタＱ２と抵抗
Ｒ２からなる回路と、コンデンサＣ１とから構成され、
トランジスタＱ３．Ｑ７．Ｑ５はベースとエミッタとが
接続され、トランジスタＱ３．Ｑ４のベース及ヒトラン
ジスタＱ５．Ｑ６のベースが接続され、抵抗Ｒ１はトラ
ンジスタＱ１と並列に接続されている。

又前置増幅器は、トランジスタＱ８〜Ｑ１０と抵抗Ｒ４
とからなる入力段と、トランジスタＱ１１〜Ｑ１３とコ
ンデンサＣ２とからなる前置増幅段と、トランジスタＱ
１４．Ｑ１５からなる出力段とから構成されている。

又コンデンサＣ３は入力カップリング用、抵抗Ｒ５，Ｒ
６及びコンデンサＣ４は帰還用である。

そしてバイアス回路ＢＩＡＳのトランジスタＱ３．Ｑ４
のエミッタと入力段のトランジスタＱ８のエミッタとが
接続さ＝れ、又トランジスタＱ３．ＱＬ Ｑｓのベース
が相互に接続されている。

又トランジスタＱ３のコレクタと抵抗Ｒ４を介して入力
段にトランジスタＱ９のベースが接続され、トランジス
タＱ５．Ｑ６のベース入力段のトランジスタＱＩＯ及び
出力！段のトランジスタＱ１５のベースとが接続され、
信号源ＳＳからコンデンサＣ３を介してトランジスタＱ
９のベースに信号が加えられ、増幅出力電圧Ｖｏｕｔが
トランジスタＱ１４．Ｑ１５の接続点から出力される。

電源を投入した初期状態に於いては、トランジスタＱ１
のエミッタに順方向電圧が印加されるが、トランジスタ
Ｑ２がオンしていないので、トランジスタＱ１のベース
電流が流れず、トランジスタＱ１はオンしないことにな
る。

しかし、起動４用の抵抗Ｒ１を通って、トランジスタＱ
３．Ｑ７、Ｑｓ、抵抗Ｒ３を介したＧＮＤの径路と、ト
ランジスタＱ４．Ｑ６を介したアースＧＮＤの径路とに
電流が流れる。

トランジスタＱ３〜Ｑ６のそれぞれのエミッタ面積をＳ
Ｅ３〜ＳＥ６とすると、５Ｅ４）ＳＲ３，５Ｅ５）ＳＲ
６となるように選定しておき、初期条件としてトランジ
スタＱ４に流れる電流Ｉ２がトランジスタＱ６に流れる
電流１３′よりも大きくなるように設定する。

従ってＩ２− ｌ３＝ｌｎの型破がトランジスタＱ２の
ベース電流となるので、トランジスタＱ２はオンする。

このトランジスタＱ２及び抵抗Ｒ２を介してトランジス
タＱ１のベース電流が流れるのでトランジスタＱ１ｐは
オンとなる。

このようにトランジスタＱ１がオン状態となると、この
トランジスタＱ１を介してトランジスタＱ３．Ｑ４への
電流が流れることになり、トランジスタＱ２のベース電
流もトランジスタＱ４を介°して供給される。

従って起動用抵抗Ｒ１は、電源投入時にトランジスタＱ
２のベース電流を供給し得る他の起動用素子、例えばス
イッチや電界効果トランジスタ（ＦＥＴ）等に置換する
ことも可能である。

起動後は、電流Ｉ４を電流Ｉ２．Ｉ３に比較して無視し
得る程度の値に小さく設定することにより、電流■２と
電流■３とはほぼ等しくなり、又ダイオード接続のトラ
ンジスタＱ５により電流■３が定電流化され、それによ
ってトランジスタＱｌ、Ｑ２のコレクタ電流が定電流化
されるから、トランジスタＱ３．Ｑ７．Ｑ５を流れる電
流Ｉ□も定電流となる。

従ってトランジスタＱ３のベース・エミッタ間電圧Ｖ
Ｂ Ｒ３とトランジスタＱ６のベース・エミッタ間電圧
ＶＢＥ６との和（トランジスタＱ７を省略することも可
能であって、このトランジスタＱ７を省略した場合）で
表わされるＡ点の電位、即ち、トランジスタＱ８のエミ
ッタに供給される電位は、定電圧化される。

又トランジスタＱ１のエミッタに印加される電源電圧＋
Ｖに変動が生じた場合は、定電流供給を行なうトランジ
スタＱ１のエミッタ・コレクタ間電圧ＶＥＣにより吸収
されることになる。

従って、Ａ点の電位は電源電圧十■の変動に影響されな
いものとなる。

なおコンデンサＣ１は、高域周波数に於ける位相まわり
によって正帰還が行なわれ、それによって発振が生じる
虞れがある場合に、位相補正を行なう為のものであって
、正帰還の虞れがない場合は省略することも可能である
。

又抵抗Ｒ２は、トランジスタＱ１のベース電流に対する
電流制限と負帰還ループの利得の安定化を図る為のもの
である。

前述のバイアス回路ＢＩＡＳの各トランジスタ及び抵抗
の選定について以下説明する。

トランジスタＱｎ（ｎ＝１．２．・・・）のベース・エ
ミッタ間電圧をＶＢ、、ｎとすると、Ａ−Ｂ間及びＣ−
Ｄ間の電位差については次式が成立する。

ＶＢＥ４ ＝ＶＢＥ３ ・・・
（１）ＶＢＩＪ ＝’ｌ ” Ｒ３＋ＶＢＥ５
”’（２）又ベース・エミッタ間の電圧ＶＢＥは
一般に次式％式％ なおｋはボルツマン定数、Ｔは絶対温度、ｑは９ｒ、Ｉ
Ｃはコレクタ電流、ＩＳはベース・エミッタ間飽和電流
である。

この（３）式により（１）式及び（２）式は次のように
表わされる。

なおＩｓｎ （ｎ＝ Ｌ ２！ ””）はトランジス
タＱｎのベース・エミッタ間飽和電流を表わす。

モノリシックＩＣの同一チップ内に於いては、ベース・
エミッタ間飽和電流Ｉｓｎはエミッタ面積に比例し、例
えばエミッタ面積が２倍の場合、ベース・エミッタ間飽
和電流Ｉｓｎも２倍となる。

又エミッタ面積が同一のトランジスタを並列に接続した
ときは、その並列接続個数に比例してベース・エミッタ
間飽和電流Ｉｓｎが大きくなる。

従って（４）、 （５）式に於けるベース・エミッタ間
飽和電流Ｉｓｎの比の項は、エミッタ面積による定数と
なり、ＩＳ４／ＩＳ３ ＝ ｎｌ、 Ｉｓ５／ ｌ５８
＝ｎ２とし、トランジスタＱ１が定電流供給を行なう条
件、即ち、１２＝Ｉ３の下では、 となる。

これは、各トランジスタのエミッタ面積で定まる定数ｎ
Ｌｎ２と抵抗Ｒ３とにより一定の電流Ｉ□が設定される
ことを示すものである。

これによって、Ａ、Ｂ、Ｃ点の電位は一定電流Ｉ□によ
り定電圧化されることになる。

前置増幅器の入力段のバイアス電流は、トランジスタＱ
４とトランジスタＱ８、トランジスタＱ６とトランジス
タＱＩＯの形状の設定により任意の値を得ることができ
、バイアス電圧はＢ点の定電圧により与えられる。

又前置増幅段のバイアス電流及び出力段の無信号時電流
は、それぞれトランジスタＱ１とトランジスタＱ１４、
トランジスタＱ６とトランジスタＱ１５の電流比を適当
に設定することにより得られる。

前述の如く定電流定電圧回路を構成しているので、トラ
ンジスタＱ７を省略することも可能であり、又トランジ
スタＱ７の代わりにツェナーダイオードや任意数のダイ
オードを接続して任意のバイアス電圧を得ることも可能
である。

考案の効果 以上説明したように、本考案は、第１のトランジスタＱ
３と第２のトランジスタＱ５と抵抗Ｒ３とを直列に接続
し、第１及び第２のトランジスタＱ３．Ｑ５はベースと
コレクタとを接続した第１の回路と、第１の型の第３の
トランジスタＱ４と第２の型の第４のトランジスタＱ６
とを直列に接続し、トランジスタＱ３．Ｑ４のベース同
志を接続し、且つトランジスタＱ５．Ｑ６のベース同志
を接続した第２の回路と、これらの第１及び第２の回路
に定電流を供給する第５の第１の型のトランジスタＱ１
と、この第１の型のトランジスタＱ１に並列に接続した
抵抗Ｒ１、スイッチ、ＦＥＴ等の起動用素子とを備えて
いるもので、定電流定電圧回路を構成しているから、電
源電圧の変動に対しても安定なバイアス電圧を供給する
ことが可能となり、又ベース・エミッタ間電圧の任意数
倍の低バイアス電圧も安定に供給することができる。

又増幅器等に必要とするバイアス電流は、増幅器等の各
素子との関係でバイアス回路の素子のエミッタ面積等を
選定すれば良く、低電圧化された増幅器等のバイアス電
圧を安定に供給し得るものとなり、実用上の効果は非常
に大きいものである。

【図面の簡単な説明】

図は本考案の実施例の回路図である。 ＢＩＡＳはバイアス回路、Ｑ１〜Ｑ７はバイアス回路を
構成するトランジスタ、Ｑ８〜Ｑ１５は前置増幅器を構
成するトランジスタ、Ｒ１は起動用の抵抗、Ｒ２へＲ６
は抵抗、Ｃ１〜Ｃ４はコンデンサ、 ＳＳは信号源である。

Claims (1)

【実用新案登録請求の範囲】
1. それぞれベースとコレクタとを接続した第１及び第２の
   トランジスタＱ３．Ｑ５と抵抗とを直列に接続した第１
   の回路と、前記第１のトランジスタのベースにそのベー
   スが接続された第１の型の第３のトランジスタＱ４と前
   記第２のトランジスタのベースにそのベースが接続され
   た第２の型の第４のトランジスタＱ６とを直列に接続し
   た第２の回路と、前記第１及び第２の回路に接続されて
   一定電流を供給する第１の型の第５のトランジスタＱ１
   と、該第５のトランジスタと並列に接続された起動用素
   子と、電源と、前記第３及び第４のトランジスタの接続
   点にベースが接続され前記第５のトランジスタのベース
   がコレクタに接続された第１の型の第６のトランジスタ
   Ｑ２とを備えたことを特徴とするバイアス回路。