JPS6358404B2 - - Google Patents
Info
- Publication number
- JPS6358404B2 JPS6358404B2 JP56039202A JP3920281A JPS6358404B2 JP S6358404 B2 JPS6358404 B2 JP S6358404B2 JP 56039202 A JP56039202 A JP 56039202A JP 3920281 A JP3920281 A JP 3920281A JP S6358404 B2 JPS6358404 B2 JP S6358404B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- bias
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅回路、特に増幅系の初段回路等
に使用される差動トランジスタのバイアス回路に
関するものである。
に使用される差動トランジスタのバイアス回路に
関するものである。
従来のこの種の増幅回路を第１図に示す。
第１図において、トランジスタQ1，Q2で初段
差動増幅器を構成し、一方のトランジスタQ1に
コンデンサC1を介して供給された信号源１の入
力信号は、差動増幅器およびダイオードD1とト
ランジスタQ10でなる能動負荷２により増幅さ
れ、そして出力段トランジスタQ11を介して出力
端OUTから出力される。尚、３および４は定電
流源で、５は出力端OUTからトランジスタQ2へ
の負帰還回路である。又、VCCは正の電源電圧
で、VEEは負の電源電圧である。そして、RBはト
ランジスタQ1のバイアス抵抗である。
差動増幅器を構成し、一方のトランジスタQ1に
コンデンサC1を介して供給された信号源１の入
力信号は、差動増幅器およびダイオードD1とト
ランジスタQ10でなる能動負荷２により増幅さ
れ、そして出力段トランジスタQ11を介して出力
端OUTから出力される。尚、３および４は定電
流源で、５は出力端OUTからトランジスタQ2へ
の負帰還回路である。又、VCCは正の電源電圧
で、VEEは負の電源電圧である。そして、RBはト
ランジスタQ1のバイアス抵抗である。
第１図において、初段入力トランジスタQ1を
駆動するに必要なベース電流を供給してやる必要
があるが、従来回路においてはこのベース電流IB
はバイアス抵抗RBを通して供給されていた。し
たがつて抵抗RBの両端には式(1)で表わされる電
圧降下VBが生じていた。
駆動するに必要なベース電流を供給してやる必要
があるが、従来回路においてはこのベース電流IB
はバイアス抵抗RBを通して供給されていた。し
たがつて抵抗RBの両端には式(1)で表わされる電
圧降下VBが生じていた。
VB＝IB・RB＝IC／hFE・RB …(1)
ここで、ICおよびhFEはそれぞれトランジスタ
Q1のコレクタ電流および電流増幅率である。
Q1のコレクタ電流および電流増幅率である。
つまり、抵抗RBによる電圧降下が入力端に加
えられることになり、これはオフセツトとして出
力される。また、バイアス用抵抗RBとしては数
十ｋΩという充分大きな抵抗値を有するものが使
用され、よつてバイアス電流IBの変動によつてVB
の値も変動し、それに応じて出力も変動するとい
う欠点をもつていた。
えられることになり、これはオフセツトとして出
力される。また、バイアス用抵抗RBとしては数
十ｋΩという充分大きな抵抗値を有するものが使
用され、よつてバイアス電流IBの変動によつてVB
の値も変動し、それに応じて出力も変動するとい
う欠点をもつていた。
本発明の目的は、かかる問題点を解決してバイ
アス電流の変動やバイアス抵抗の影響を受けない
増幅回路を提供することにある。
アス電流の変動やバイアス抵抗の影響を受けない
増幅回路を提供することにある。
本発明による増幅回路は、差動型式に接続され
た一導電型の第１および第２のトランジスタと、
これら第１および第２のトランジスタのコレクタ
間に接続された電流ミラー負荷と、前記第１のト
ランジスタのベースに入力信号を供給する手段
と、前記第１のトランジスタのコレクタと前記電
流ミラー負荷との間に接続されたコレクタ−エミ
ツタ路を有する前記一導電型の第３のトランジス
タと、前記第１のトランジスタのベースに接続さ
れたベースを有する逆導電型の第４のトランジス
タと、前記第３のトランジスタのベースに接続さ
れたベースを有する前記逆導電型の第５のトラン
ジスタと、前記第４および第５のトランジスタの
コレクタ−エミツタ路を第１および第２の電位点
間に直列接続する手段とを備えている。
た一導電型の第１および第２のトランジスタと、
これら第１および第２のトランジスタのコレクタ
間に接続された電流ミラー負荷と、前記第１のト
ランジスタのベースに入力信号を供給する手段
と、前記第１のトランジスタのコレクタと前記電
流ミラー負荷との間に接続されたコレクタ−エミ
ツタ路を有する前記一導電型の第３のトランジス
タと、前記第１のトランジスタのベースに接続さ
れたベースを有する逆導電型の第４のトランジス
タと、前記第３のトランジスタのベースに接続さ
れたベースを有する前記逆導電型の第５のトラン
ジスタと、前記第４および第５のトランジスタの
コレクタ−エミツタ路を第１および第２の電位点
間に直列接続する手段とを備えている。
すなわち、入力信号増幅用トランジスタに必要
なベースバイアス電流を第３、第４および第５の
トランジスタによつて自動的に供給している。
なベースバイアス電流を第３、第４および第５の
トランジスタによつて自動的に供給している。
以下、図面を参照して本発明を詳述する。
第２図は本発明の一実施例を示す回路図で、第
１図と同一機能部は同一番号および符号を記して
その説明は省略する。
１図と同一機能部は同一番号および符号を記して
その説明は省略する。
本実施例では、初段差動回路を構成し、入力信
号を受けるトランジスタQ1と能動負荷２のダイ
オードD1との間に同一導電型のトランジスタQ3
が挿入されている。さらにトランジスタQ1とQ3
の夫々のベースには、これらと異種導電型のトラ
ンジスタQ4，Q5のベースが夫々接続されている。
トランジスタQ4，Q5のコレクタ・エミツタ通路
は直列接続されている。これらトランジスタQ4，
Q5に必要なバイアス電圧として、定電流源１０
より供給される一定電流Ｉ−IC2と抵抗Ｒの積で
得られる電圧が与えられている。この電圧（Ｉ−
IC2）・Ｒは増幅器の許容入力レベルを決定するの
に非常に重要である。以上のトランジスタQ3，
Q4，Q5により、初段のトランジスタQ1のベース
バイアス電流を供給するものである。尚、トラン
ジスタQ1のベースと接地間に挿入されたバイア
ス抵抗RB′は、トランジスタQ1，Q4のベースに所
定バイアス電圧を供給するもので、この値は上述
のように充分大きい。
号を受けるトランジスタQ1と能動負荷２のダイ
オードD1との間に同一導電型のトランジスタQ3
が挿入されている。さらにトランジスタQ1とQ3
の夫々のベースには、これらと異種導電型のトラ
ンジスタQ4，Q5のベースが夫々接続されている。
トランジスタQ4，Q5のコレクタ・エミツタ通路
は直列接続されている。これらトランジスタQ4，
Q5に必要なバイアス電圧として、定電流源１０
より供給される一定電流Ｉ−IC2と抵抗Ｒの積で
得られる電圧が与えられている。この電圧（Ｉ−
IC2）・Ｒは増幅器の許容入力レベルを決定するの
に非常に重要である。以上のトランジスタQ3，
Q4，Q5により、初段のトランジスタQ1のベース
バイアス電流を供給するものである。尚、トラン
ジスタQ1のベースと接地間に挿入されたバイア
ス抵抗RB′は、トランジスタQ1，Q4のベースに所
定バイアス電圧を供給するもので、この値は上述
のように充分大きい。
第２図において、トランジスタQ1，Q3，Q4お
よびQ5のエミツタ接地電流増幅率を夫々hFE1，
hFE3，hFE4およびhFE5、トランジスタQ1，Q3に流
れるコレクタ電流をIC1、そしてトランジスタQ5，
Q4に流れるコレクタ電流をIC2とし、さらにトラ
ンジスタQ3とQ5のベース電流をIB3、バイアス抵
抗RB′は充分大きな値であるので、トランジスタ
Q4のベース電流はトランジスタQ1のそれになり、
そのベース電流をIB1とすると、次の式が成り立
つ。
よびQ5のエミツタ接地電流増幅率を夫々hFE1，
hFE3，hFE4およびhFE5、トランジスタQ1，Q3に流
れるコレクタ電流をIC1、そしてトランジスタQ5，
Q4に流れるコレクタ電流をIC2とし、さらにトラ
ンジスタQ3とQ5のベース電流をIB3、バイアス抵
抗RB′は充分大きな値であるので、トランジスタ
Q4のベース電流はトランジスタQ1のそれになり、
そのベース電流をIB1とすると、次の式が成り立
つ。
IB3＝IC1／hFE3 …(2)
IC2＝IC1／hFE3×hFE5 …(3)
次にトランジスタQ1の駆動用として必要なベ
ースバイアス電流IB1は、 IB1＝IC2／hFE4 となり、(3)式を代入して IB1＝IC1／hFE3×hFE5／hFE4 …(4) となる。ここでトランジスタQ1とQ3は同一導電
型トランジスタで、しかも集積回路では両者の整
合は簡単にとれるので、 hFE1＝hFE3＝hFE となり、しかも、トランジスタQ4とQ5は同一導
電型トランジスタであるので、上述のように、 hFE4＝hFE5＝hFE′ となる。したがつて、(4)式は(5)式で表わされる。
ースバイアス電流IB1は、 IB1＝IC2／hFE4 となり、(3)式を代入して IB1＝IC1／hFE3×hFE5／hFE4 …(4) となる。ここでトランジスタQ1とQ3は同一導電
型トランジスタで、しかも集積回路では両者の整
合は簡単にとれるので、 hFE1＝hFE3＝hFE となり、しかも、トランジスタQ4とQ5は同一導
電型トランジスタであるので、上述のように、 hFE4＝hFE5＝hFE′ となる。したがつて、(4)式は(5)式で表わされる。
IB1＝IC1／hFE …(5)
つまり、トランジスタQ1に必要なベースバイ
アス電流IB1は、トランジスタQ3，Q4およびQ5に
より、常に(5)式で与えられる。その結果、バイア
ス抵抗RB′にバイアス電流が流れることがなく、
したがつてバイアス電流の変動が出力に及ぼして
いた従来の欠点を回避できる。
アス電流IB1は、トランジスタQ3，Q4およびQ5に
より、常に(5)式で与えられる。その結果、バイア
ス抵抗RB′にバイアス電流が流れることがなく、
したがつてバイアス電流の変動が出力に及ぼして
いた従来の欠点を回避できる。
さらに、かかる実施例によれば、トランジスタ
Q4，Q5のバイアス電圧は、定電流源１０からの
定電流ＩからトランジスタQ4，Q5に流れる電流
IC2を差引いた定電流（Ｉ−IC2）と抵抗値Ｒの積
で与えられる。よつて、この値を任意に変えるこ
とにより、入力特性を自由に設定することができ
る。すなわち、例えば、トランジスタQ4，Q5の
バイアス電圧が、トランジスタのベース・エミツ
タ間電圧VBEを利用した２・VBE程度の低い電圧
が与えられているとする。すなわち、抵抗Ｒの代
りにダイオード接続された２個のトランジスタが
挿入されているとすると、入力信号源１の振幅が
この電圧値以上では、トランジスタQ3，Q4およ
びQ5がカツトオフ状態となる。つまり、2VBEの
値以上の振幅の入力信号に対して動作不可能にな
り、このために入力信号のダイナミツクレンジに
制限を与える。さらに、大きなダイナミツクレン
ジを要する場合には、前記のVBEを利用して2VBE
以上の値を得ることも可能である。しかし、VBE
の整数倍の電圧しか得ることができない。さら
に、このバイアス電圧は、使用VBEの個数のみに
よつて一義的に決定されてしまう。又、複数個の
VBEを利用すれば、IC化した場合のチツプサイズ
が大きくなり、これらのトランジスタを動作させ
るに必要な最低電圧も使用個数によつて決まるの
で、減電圧特性においても不利であるという欠点
をもつている。ところが、本実施例によれば、ト
ランジスタQ4，Q5のバイアス電圧を抵抗値Ｒと
定電流源１０の値とにより任意の値に設定可能
で、入力信号のダイナミツクレンジの拡大を必要
とする場合に対しても容易に対応させることがで
き、又、抵抗Ｒ設定後も定電流源１０の値を可変
することによつてバイアス電圧を変更することも
可能である。さらに複数のVBEによる場合に対し
て、チツプサイズ、減電圧特性においても有利で
ある。
Q4，Q5のバイアス電圧は、定電流源１０からの
定電流ＩからトランジスタQ4，Q5に流れる電流
IC2を差引いた定電流（Ｉ−IC2）と抵抗値Ｒの積
で与えられる。よつて、この値を任意に変えるこ
とにより、入力特性を自由に設定することができ
る。すなわち、例えば、トランジスタQ4，Q5の
バイアス電圧が、トランジスタのベース・エミツ
タ間電圧VBEを利用した２・VBE程度の低い電圧
が与えられているとする。すなわち、抵抗Ｒの代
りにダイオード接続された２個のトランジスタが
挿入されているとすると、入力信号源１の振幅が
この電圧値以上では、トランジスタQ3，Q4およ
びQ5がカツトオフ状態となる。つまり、2VBEの
値以上の振幅の入力信号に対して動作不可能にな
り、このために入力信号のダイナミツクレンジに
制限を与える。さらに、大きなダイナミツクレン
ジを要する場合には、前記のVBEを利用して2VBE
以上の値を得ることも可能である。しかし、VBE
の整数倍の電圧しか得ることができない。さら
に、このバイアス電圧は、使用VBEの個数のみに
よつて一義的に決定されてしまう。又、複数個の
VBEを利用すれば、IC化した場合のチツプサイズ
が大きくなり、これらのトランジスタを動作させ
るに必要な最低電圧も使用個数によつて決まるの
で、減電圧特性においても不利であるという欠点
をもつている。ところが、本実施例によれば、ト
ランジスタQ4，Q5のバイアス電圧を抵抗値Ｒと
定電流源１０の値とにより任意の値に設定可能
で、入力信号のダイナミツクレンジの拡大を必要
とする場合に対しても容易に対応させることがで
き、又、抵抗Ｒ設定後も定電流源１０の値を可変
することによつてバイアス電圧を変更することも
可能である。さらに複数のVBEによる場合に対し
て、チツプサイズ、減電圧特性においても有利で
ある。
尚、上記実施例では２電源方式の増幅回路につ
いて述べたが、１電源方式でも同様に適用でき、
又、トランジスタの導電型を適宜入れ換えても無
論可能となる。
いて述べたが、１電源方式でも同様に適用でき、
又、トランジスタの導電型を適宜入れ換えても無
論可能となる。
以上述べてきたように、本発明に係る増幅回路
では、従来の初断回路の入力トランジスタのベー
スバイアス電流が出力に与える影響を回避でき、
さらに入力信号のダイナミツクレンジを自由に設
定可能で、従来回路の欠点を大幅に改善できる。
では、従来の初断回路の入力トランジスタのベー
スバイアス電流が出力に与える影響を回避でき、
さらに入力信号のダイナミツクレンジを自由に設
定可能で、従来回路の欠点を大幅に改善できる。
第１図は従来の増幅回路の一例を示す回路図で
ある。第２図は本発明に係る増幅回路の一実施例
を示す回路図である。 １……信号源、２……能動負荷、３，４，１０
……定電流源、５……負帰還回路、Q1，Q2，Q3，
Q4，Q5，Q10，Q11……トランジスタ、C1……コ
ンデンサ、D1……ダイオード、R1，R1……抵抗、
RB，RB′……バイアス抵抗。
ある。第２図は本発明に係る増幅回路の一実施例
を示す回路図である。 １……信号源、２……能動負荷、３，４，１０
……定電流源、５……負帰還回路、Q1，Q2，Q3，
Q4，Q5，Q10，Q11……トランジスタ、C1……コ
ンデンサ、D1……ダイオード、R1，R1……抵抗、
RB，RB′……バイアス抵抗。
Claims (1)
- １ 差動型式に接続された一導電型の第１および
第２のトランジスタと、これら第１および第２の
トランジスタのコレクタ間に接続された電流ミラ
ー負荷と、前記第１のトランジスタのベースに入
力信号を供給する手段と、前記第１のトランジス
タのコレクタと前記電流ミラー負荷との間に接続
されたコレクタ−エミツタ路を有する前記一導電
型の第３のトランジスタと、前記第１のトランジ
スタのベースに接続されたベースを有する逆導電
型の第４のトランジスタと、前記第３のトランジ
スタのベースに接続されたベースを有する前記逆
導電型の第５のトランジスタと、前記第４および
第５のトランジスタのコレクタ−エミツタ路を第
１および第２の電位点間に直列接続する手段とを
備える増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56039202A JPS57152709A (en) | 1981-03-18 | 1981-03-18 | Amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56039202A JPS57152709A (en) | 1981-03-18 | 1981-03-18 | Amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152709A JPS57152709A (en) | 1982-09-21 |
| JPS6358404B2 true JPS6358404B2 (ja) | 1988-11-15 |
Family
ID=12546535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56039202A Granted JPS57152709A (en) | 1981-03-18 | 1981-03-18 | Amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57152709A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185413A (ja) * | 1983-04-05 | 1984-10-22 | Nec Corp | 制御回路 |
| JPS63178607A (ja) * | 1987-01-19 | 1988-07-22 | Mitsubishi Electric Corp | 誤差増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137263A (en) * | 1978-04-18 | 1979-10-24 | Pioneer Electronic Corp | Dc amplifier |
-
1981
- 1981-03-18 JP JP56039202A patent/JPS57152709A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137263A (en) * | 1978-04-18 | 1979-10-24 | Pioneer Electronic Corp | Dc amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57152709A (en) | 1982-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| US3997849A (en) | Push-pull amplifier | |
| CA1220519A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPH0152783B2 (ja) | ||
| US3551832A (en) | Transistor base current compensation system | |
| US3544882A (en) | Electric current range converting amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS604611B2 (ja) | バイアス電流供給回路 | |
| JPS6358404B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
| JPH0115224Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0342725B2 (ja) | ||
| JPS602649Y2 (ja) | バイアス回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPS6325768Y2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPH0345568B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 |