JPS59126308A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　発明の技術分野 本発明はアナログ集積回路に関し、特にオフセット電圧
の電源電圧依存性を小さくしたオフセット電圧差動増幅
回路の構成に関する。

（２）　技術の背景 最近の集積回路技術の発展に伴い、多くの素子を１つの
チップ内に一度に入れることができるようになり、素子
数が多くなっても価格あたりの集積回路全体の性能、精
度を向上させ、高信頼性のあるものが製造できるように
なった。ディジタル分野ではＭＯ３集積回路技術を駆使
して構成されるマイクロプロセッサあるいはランダムア
クセスメモリ等を基本回路としてコンピュータ等のディ
ジタル装置に応用されて来ているが、アナログ分野では
まだバイポーラ集積回路が主流で、差動増幅器から構成
される演算増幅器を基本回路として構成されるアナログ
集積回路は、前記ディジタルマイクロプロセッサやメモ
リそしてＡＤ変換器あるいはＤＡ変換器と組合わせて、
自動制御装置。

計測器、信号処理装置あるいはロボット等に応用され、
ますます重要視されてきた。このようなアナログ集積回
路も、集積化技術の進歩に伴い、素子数が向上しても同
じ価格で高性能、高信頼性なものが製造できるようにな
り、集積化技術の進歩に伴う新しい高性能化技術の開発
が重要視されて来た。アナログ集積回路の基本回路とな
る演算増幅器を構成するために必要となる差動増幅器の
高性能化、高信頼化として高精度化を図るために。

オフセット電圧を内蔵したオフセット電圧付差動増幅器
のオフセット電圧の電源電圧依存性を小さくするオフセ
ント電圧付差動増幅器を開発する必要性が高まって来た
。

（３）　従来技術と問題点 従来、この種のオフセット電圧付差動増幅器はオフセン
ト電圧が電源電圧の変動に伴い変化してしまうオフセッ
ト電圧発生回路を内蔵しており。

第１図に示すような回路構成になっていた。

第１図の回路において、電源電圧Ｖｃｃにエミッタ端子
５０．６０がそれぞれ接続され、ベース端子５１．６１
が共通に接続された２つのＰＮＰ　トランジスタＱ５．
Ｑ６はカレントミラー回路であって、トランジスタＱ５
はマルチコレクク型で３つのコレクタ端子５１１，５１
２．５］３を有し。

トランジスタＱ６のコレクタｈｇ、を子６２はベースｙ
ｇ＋子６１に直結され単なるエミノクベース間のダイオ
ードと等価になっている。このカレントミラー回路は、
Ｑ５のエミソタヘ−スとＱ６のエミソタヘ−スの接合面
積が間しになるよう乙こ造られているので、Ｑ５と０６
のエミッタに流れる電流は同じになる。すなわちマルチ
コレクタトランジスタＱ５の３つのコレクタ５１１，５
１２及び５１３に流れる電流がそれぞれＩＩ、Ｔ３及び
ＩＩとすればＱ６のベースコレクタ間としてのコレクタ
側に流れる電流はそれらの和となり、２ＩＩ＋１３とな
る。この電流２１１＋１３はＱ６のコレクタ端子６２と
グランド間にある定電流源９によってつくられる。前記
マルチコレクタトランジスタＱ５のコレクタ端子５１２
は差動増幅器を構成する２つのＰＮＰ　）ランジスタＱ
３とＱ４の共通化されたエミッタ端子３０．４０に接続
されトランジスタＱ５の他の２つのコレクタ端子５１１
と５１３はそれぞれトランジスタＱ３のベース端子３１
とトランジスタＱ４のベース端子４１に接続されている
。そしてトランジスタＱ３と０４のそれぞれのコレクタ
端子３２と４２はカレントミラー回路を構成している２
つのＮＰＮ）ランジスタＱ７とＱ８のコレクタ端子７２
と８２にそれぞれ接続されている。トランジスタＱ７と
Ｑ８はカレントミラー回路を構成しているのでＱ７のコ
レクタ７２とベース７１が接続され、そのベース７１が
トランジスタＱ８のベース８１と共通に接続され、エミ
ッタ７０と８０が共通にグランド線に接続されている。

従って０１と０８のエミッタ端子７０．８０のそれぞれ
に流れる電流は等しく、結局トランジスタＱ３と０４の
それぞれのエミッタコレクタ間に流れる電流は等しいか
ら、トランジスタＱ５のコレクタ５１２から供給される
電流Ｉ３の半分％　Ｔ　３が理論的にはそれぞれ流れる
ことになるが、　　（Ｑ３．Ｑ４）、　　（Ｑ７．Ｑ８
）或いは（Ｑ５．Ｑ６）のベース・エミッタ間の接合−
５＝ 面積に多少の差があると０３とＱ４に流れる電流値にも
差が出るようになってＱ４のコレクタから出される出力
端子にオフセット電圧を生じる。このオフセット電圧を
零にするように調整するためにはトランジスタＱ３と０
４のそれぞれのベース端子３１．４１に入力電圧Ｖ＋、
Ｖ〜からトランジスタＱｌ、Ｑ２を介して供給される電
圧に差をつければよいことになる。そのためにトランジ
スタＱ３のベース端子はオフセント電圧調整用抵抗Ｒを
介してコレクタ１２が接地されたＰＮＰ　）ランジスタ
Ｑ】のエミッタ端子１０に接続され、そのトランジスタ
Ｑ１のベース端子より入力電圧Ｖ＋が供給され、一方ト
ランジスタＱ４のベース端子４１には接地されたコレク
タ端子２２を持ちベース端子２１がもう一つの入力電圧
■−が供給されるもう１つの、ＰＮＰ）ランジスタＱ２
のエミッタ端子２０に抵抗を介さず直接に接続されてい
る。

このようにすればトランジスタＱ１とＱ２のエミッタ端
子１０．２０にはそれぞれ、トランジス６一 タＱ５のコレクタ５１１，５１３から供給される電流１
１は流れ、トランジスタＱ３と０４のベース端子３１と
４１には、入力電圧■＋とＶ−に同電位の電圧がかけら
れ、ＱｌとＱ２のエミッタベース間の接合面積が等しく
それぞれのエミツタにＱ５のコレクタ５１１と５１３か
ら供給される電ｉ＠Ｉ＋が等しくなってもＲ１１と電圧
降下分だけＱ３のベース電流の方が０４のベース端子よ
りも高くなってオフセットの調整を行うことができる。

このような従来のオフセット電圧付差動増幅器では、入
力のエミッタフォロア段の定電流部に抵抗Ｒを挿入し、
ＲＩ＋の電圧降下の分だけトランジスタＱ３のベース電
圧をトランジスタＱ４のベース電圧より高くすることに
よってオフセント電圧分を持たせていたが、カレントミ
ラーとして定電流源のトランジスタＱ５から供給される
電流■１は電源電圧Ｖｃｃが変動するものであってオフ
セント電圧調整用抵抗Ｒによる電圧降下ＲＴ＋も変化し
、オフセット電圧が電源電圧依存性の高いものとなると
いう欠点があった。例えば、■ｌ−１０μへの場合７　
トランジスタＱ５のコレクタの出力インピーダンスは約
５ＭΩでオフセット電圧１００ｍＶを得るためにはＲ＝
　ＩＯＫΩを使用するが。

Ｖｃｃの１■変化に対し２ｍＶ、つまり２％も変化して
しまうという欠点があった。

（４）　発明の目的 本発明はこのような従来の欠点を除去し、オフセット分
を発生する抵抗Ｒに流れる電流をグランド側に吸い込む
定電流源を別に設けて流し、電源の変動による電流変化
の際にも抵抗Ｒに流れる電流には影響されないようにす
ることによってオフセット電圧の電源電圧依存性の小さ
いオフセント電圧付差動増幅回路を提供することを目的
とする。

（５）　発明の構成 本発明の特徴とするところは、エミッタ端子が共通に接
続された第１のトランジスタと第２のトランジスタを含
む差動増幅回路において、前記第１のトランジスタのベ
ース端子において第１の定電流と第２の定電流を分岐さ
せ、前記第２のトランジスタのベース端子には抵抗の一
端を接続し前記抵抗の他端において前記第１の定電流と
等価な定電流と前記第２の定電流と等価な定電流を分岐
させ、前記第２の定電流と等価な定電流を前記第２のト
ランジスタのベース端子に接続された前記抵抗の一端に
接続された前記第２の定電流と等価な定電流を形成する
定電流源に流れ込むようにして前記第２の定電流と前記
第２の定電流と等価な定電流を電源電圧の変動に依存し
ないように供給する定電流源回路を有することを特徴と
する差動増幅回路を提供することである。

（６）　発明の実施例 次に本発明のオフセット電圧付差動増幅回路の実施例を
図面を参照して説明する。本発明の第１の実施例を第２
図に示す。第２図の回路において。

電源電圧Ｖｃｃにエミッタ端子５０．６０がそれぞれ接
続され、ベース端子５１．６１が共通に接続された２つ
のＰＮＰ　）ランジスタＱ５．Ｑ６はカレントミラー回
路であって、トランジスタＱ５はマルチコレクタ型で３
つのコレクタ端子５１１゜５１２．５１３を有し、トラ
ンジスタＱ６のコレ９− フタ端子６２はベース端子６１に直結され単なるエミッ
タベース間のダイオードと等価になっている。このカレ
ントミラー回路はトランジスタＱ５のエミッタベース間
のダイオードと等価で接合面積が間しように構成されて
いる。従ってこのカレントミラー回路はＱ５のエミッタ
ペース間と０６のエミッタベース間の接合面積が同じで
あるとすれば、エミツタにそれぞれ流れる電流は同じに
なる。すなわち、マルチコレクタトランジスタＱ５の３
つのコレクタ５１１，５１２．および５１３に流れる電
流がそれぞれ１１．７３および１＋とすれば、トランジ
スタＱ６のベースコレクタ間としてのコレクタ側に流れ
る電流はそれぞれの和となり２ＴＩ＋１３となる。この
電流２１１＋１３はトランジスタＱ６のコレクタ端子６
２とグランド間に接続された定電流源９によってつくら
れる。

前記マルチコレクタトランジスタＱ５のまん中のコレク
タ端子５１２は差動増幅回路を構成する２つのＰＮＰ　
）ランジスタＱ３と０４の共通化されたエミッタ端子３
０．４０に接続され、トランジ１０− スタＱ５の他の２つのコレクタ端子５１１はトランジス
タＱ３のベース端子３１に接続されるが。

５１３はトランジスタＱ４のベース端子４１にオフセッ
ト電圧調整用抵抗Ｒを介して接続されている。そしてト
ランジスタＱ３とＱ４のそれぞれのコレクタ端子３２と
４２はカレントミラー回路を構成している２つのＮＰＮ
　）ランジスタＱ７とＱ８のコレクタ端子７２と８２に
それぞれ接続されている。トランジスタＱ７とＱ８はカ
レントミラー回路を構成しているので、Ｑ７のコレクタ
端子７２とベース端子７１が接続され、そのベース端子
７１がトランジスタＱ８のベース端子８１と共通に接続
され、エミッタ端子７０と８０が共通にグランド線に接
続されている。従ってトランジスタＱ７とＱ８のエミッ
タ端子７０．８０のそれぞれに流れる電流は等しく、結
局トランジスタＱ３と０４のそれぞれのエミッタコレク
タ間に流れる電流は等しいから、トランジスタＱ５のコ
レクタ５１２から供給される電流■３の半分％Ｉ３が理
論的にはそれぞれ流れることになる。しかし。

し、実際にはトランジスタ対（Ｑ３．Ｑ４）。

（Ｑ７．ＱＢ）或いは（Ｑ５．Ｑ６）のベースエミッタ
間の）娶合面積がトランジスタ対で多少の差があるとト
ランジスタＱ３とＱ４に流れる電流値も％■１づつでは
なく多少の差が出るようになってトランジスタＱ４のコ
レクタ端子から出される出力端子にオフセット電圧が生
じるようになる。

このオフセット電圧を零にするように調整するためには
トランジスタＱ３とＱ４のそれぞれのベース端子３１，
４．１にトランジスタＱ１．Ｑ２や本発明において新た
に加えられたカレントミラー回路（Ｑ９．ＱＩＯ，Ｑｌ
　１）によって供給される電圧に差をつければよいこと
になる。そのために。

本発明の第１の実施例においては、トランジスタＱ３の
ベース端子３１はコレクタ端子１２が接地されベース端
子１１に入力電圧Ｖ＋が供給されているＰＮＰ　）ラン
ジスタＱ１のエミッタ端子１０に接続するとともに、Ｎ
ＰＮＩ−ランジスタＱ９のベース端子９１とベース端子
１０１が共通化してＱ９とカレントミラー回路を構成し
ているＮＰＮトランジスタＱＩＯのコレクタ端子１０２
にも接続している。また、トランジスタＱ４のベース端
子４１はオフセット電圧調整用抵抗Ｒを介してベース端
子２１に入力電圧Ｖ−が供給されているＰＮＰ　）ラン
ジスタＱ２のエミッタ端子２０に接続されるとともに、
ＮＰＮ）ランジスタＱ１のベース端子９１とベース端子
１１１が共通化してＱ９とカレントミラー回路を構成し
ているＮＰＮトランジスタＱｌｌのコレクタ端子１１２
にも接続されている。カレントミラー回路を構成するト
ランジスタ（Ｑ９．ＱＩＯ，Ｑｌｌ）のそれぞれのエミ
ッタ端子９０，１００，１１０は共通に接地され、トラ
ンジスタＱ９をダイオードと等価にするためにベースコ
レクタ間は短絡され、そしてそのコレクタ端子７２と電
源Ｖｃｅ間に定電流源１０が挿入されている。従って定
電流源１０の値を１２とすればトランジスタＱ９のコレ
クタエミッタ間に流れる電流はＩ２になり、トランジス
タＱ９のベースエミッタ間接合面積と同じペースエミッ
タ間接合面積を有するトランジスタＱＩＯや１３− Ｑｌｌのそれぞれのコレクタに流れる電流もカレントミ
ラー回路の原理に基づいてＩ２が図に示すように流れる
。結果としてトランジスタＱ１やＱ２のエミッタに流れ
る電流は、Ｔ＋−Ｉ２となる。

いま、トランジスタＱ１と０２に印加される入力電圧Ｖ
＋、Ｖ−が同電位である場合を考えると。

その差は零であるから、オフセントは生じないはずであ
るが、トランジスタ対（Ｑ３．Ｑ４）のペースエミッタ
間の接合面積の差、あるいは他のトランジスタ対（Ｑ６
．Ｑ５）、　　（Ｑ７．ＱＢ＞あるいは（Ｑ９．ＱＩＯ
）や（Ｑ９．Ｑｌ　１）のペースエミッタ間の接合面積
の差によってトランジスタＱ３とＱ４のエミッタに流れ
る電流が等しくなくバランスがとれなくなってトランジ
スタＱ４のコレクタ端子である出力端子にオフセット電
圧が生じる。このオフセット電圧を生じないように次に
オフセット電圧を生じさせるためには、前記トランジス
タＱ４のベース側に挿入されたオフセント電圧調整用抵
抗Ｒにおける電圧降下ＲＩ２を１４− 使ってトランジスタＱ３のベース電圧をトランジスタＱ
４のベース電圧より高くしてやればよいわけである。そ
うすることによって０２のベースが０１のベースに比べ
ＲＩ２だけ電圧が低いとき。

トランジスタＱ３とＱ４のエミッタコレクタ間に流れる
電流が等しくなる。すなわちＱ３．Ｑ／１による差動増
幅回路のバランス化を図ることができオフセット電圧の
調整を行うことができる。

本発明のこのようなオフセット電圧付差動増幅回路にお
いて重要な点は、オフセット電圧を調整するためにＲＩ
２の電圧降下を発生させるに必要な抵抗Ｒに流れる電流
はカレントミラーとしての定電流源用トランジスタＱｌ
ｌのエミッタすなわちグランド側に吸い込まれ、電源電
圧Ｖｃｃが変動した場合同様に変動してしまう電流１１
を使わず、電源電圧Ｖｃｃに依存しない電流Ｉ２である
ということである。さらに、もう一つの重要な利点は新
たにＮＰＮ型トランジスタを使用したカレントミラー回
路（Ｑ９．ＱＩＯ）　　（Ｑ９．Ｑｌｌ）を追加し、そ
の回路をＰＮＰの差動入力回路に適用した場合には同相
入力重圧に対するオフセット電圧も小さくすることがで
きる点である。つまり。

通常のモノリシック集積回路ではＮＰＮは縦形トランジ
スタを使うがＰＮＰは横形トランジスタを使うため、Ｐ
ＮＰのコレクタインピーダンスはＮＰＮの値に比べ１１
５以下と低いため、すなわちＴｃ−Ｖｃｅ出力特性にお
いて第３図に示すようにＮＰＨの出力特性曲線の傾きが
１２の変動の方カ月１の変動に比べ約１１５倍しか変動
しない点である。

本発明のオフセント電圧付差動増幅回路の第２の実施例
を第４図に示す。第３図の第１の実施例の回路において
はＱｌやＱ２のトランジスタのエミッタコレクタ間に流
れる電流はＴ＋−１２の差の電流が流れるのでこの差に
よるオフセットが生じ、誤差が出る可能性があるので、
このＴ＋−■２の差の電流を除去するために改良された
のが第４図に示す回路である。第４図の回路において。

電源電圧Ｖｃｃにエミッタ端子が接続され、カレントミ
ラー回路を構成しているトランジスタ（Ｑ５．Ｑ６）、
）ランジスタＱ５のまん巾のコレクタ端子に共通エミッ
タ３０．４０が接続された差動増幅回路（Ｑ３．Ｑ４）
、Ｑ３．Ｑ４に流れる電流を等しくするようにコレクタ
３２．４２に接続されたカレントミラー回路（ＱＴ、Ｑ
Ｂ）。

Ｑ３のベース端子３１にエミッタが接続されベース端子
１１に入力電圧■＋が供給される入力トランジスタＱｌ
、Ｑ４のベース端子４１からオフセット電圧調整用抵抗
Ｒを介して接続され、ベース１７４子２１にもう一つの
入力端子Ｖ−が供給される入力トランジスタＱ２．ある
いは電源電圧Ｖｃｃに依存しない電流■２を設定するカ
レントミラー回路（Ｑ９．ＱＩＯ）、　　（Ｑ９．Ｑｌ
ｌ）或いは電流源９，１０の接続状態は第１の実施例の
第２図と同じである。

本回路ではあらたにＰＮＰ形のマルチコレクタトランジ
スタＱ１３とＮＰＮ）ランジスタＱ１２が加えられてい
る点が異なる。トランジスタＱ１３のエミッタ端子１３
０は電源電圧Ｖｃｃに接続され、第１のコレクタ端子１
３２１はマルチコ１７− レクタトランジスタＱ５の１つのコレクタ端子５１１に
接続され、第２のコレクタ端子１３２２は前記トランジ
スタＱ５のコレクタ端子５１３と共通的に接続され第３
のコレクタ端子１３２４はベース端子１３１に接続して
さらにトランジスタＱ１２のコレクタ端子１２に接続さ
れている。前記トランジスタＱ１２はトランジスタＱ１
０゜Ｑｌｌと同じようにトランジスタＱ９に対してカレ
ントミラー回路を構成するように、ベース端子１２１が
トランジスタＱ９のベース端子９１に接続され、エミッ
タ端子１２０がグランドに接続されている。従って、ト
ランジスタＱ９に流れる電流は電源電圧Ｖｃｃに依存せ
ず、トランジスタＱ９ノヘース・エミッタ接合面積とト
ランジスタＱ１２のベース・エミッタ接合面積が等しい
場合にトランジスタＱ１２のコ・レクタ端子にも流れる
。この電流Ｉ２はマルチコレクタトランジスタＱ１３の
各コレクタ端子に同じ電流Ｉ２が流れるように設定され
る。したがってトランジスタＱ１３の第１のコレクタ端
子１３２１から供給される電流１８− Ｉ２はトランジスタＱ５のコレクタ端子５１１から供給
される電流１１と合流し、差動増幅回路の一方のトラン
ジスタＱ３のベース端子３１において再びトランジスタ
Ｑ１のエミッタに向かって流れる電流１１とトランジス
タＱ７のコレクタに向かって流れる電流Ｉ２にそれぞれ
分流する。一方トランジスタＱ１３のコレクタ端子１３
２２から供給される電流■２はトランジスタＱ５のコレ
クタ端子５１３から供給されるＩ＋と合流し、Ａ点にお
いて再びトランジスタＱ２のエミッタ端子に向かって流
れる電流■１とオフセット電圧用抵抗Ｒを流れ、さらに
Ｉ・ランジスタＱ８のコレクタにむかって流れる電流Ｉ
２に再び分流する。このような回路においては、トラン
ジスタＱ３とＱ４のそれぞれのベース端子３１と４１の
ベース電圧はＱ３のベース電圧の方がＱ４のベース端子
電圧にりもＲ１２の電圧降下分だけ高くすることによっ
て、トランジスタＱ３とＱ４に流れる電流値を等しくシ
、ペースエミソク間の接合面積の製造上の違いによるオ
フセットをこの電圧降下ＲＴ２によってなくシ、差動増
幅回路のバランス化を図るとともに２本実施例の回路で
は入力用トランジスタＱ１やＱ２に流れる電流１＋がＴ
＋−１２の電流ではなく固定化されている。さらにこの
電流値１＋は電流源９の値によってトランジスタＱ５の
コレクタ電流として設定できる。

（７）　発明の詳細 な説明したように本発明のオフセット電圧付差動増幅回
路はオフセットを発生する抵抗Ｒに流れる電流をグラン
ド側に吸い込む定電流■２で発生し、電源電圧Ｖｃｃの
変動による１１の変化に際してもＲで発生する電圧ＲＩ
２が影響されないようにする。また、Ｑ８はＱｌと対で
Ｑｌ、Ｑ２に流れる電流値を同じＮ＋−７２）にし、Ｑ
ｌ。

Ｑ２でのオフセントをなくする。

また、前記定電流Ｉ２をコレクタインピーダンスの大き
なＮＰＮ形トランジスタによるカレントミラー回路でつ
くることによって、定電流Ｉ２の変動を小さくシ、オフ
セット電圧の電源電圧依存性を小さくできるという効果
がある。

【図面の簡単な説明】

第１図は従来のオフセット電圧付差動増幅回路の回路図
、第２図は本発明のオフセット電圧付差動増幅回路を有
する集積回路の一実施例の回路図。 第３図はＰＮＰ　）ランジスタとＮＰＮ）ランジスタの
電圧電流特性図、第４図は本発明の他の実施例の回路図
である。 Ｑｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ５．Ｑ６．Ｑｌ。 Ｑ８．Ｑ９．ＱＩ　Ｏ，Ｑｌ　１・・・トランジスタ、
Ｒ・・・抵抗、　　９．１０・・・定電流源、■１．■
２・・・電流。 ２１− 第　１　図 第　２　図

Claims (1)

【特許請求の範囲】
1. エミッタ端子が共通に接続された第１のトランジスタと
   第２のトランジスタを合む差動増幅回路であって、前記
   第１のトランジスタの°ベース端子において第１の定電
   流と第２の定電流を分岐させ、前記第２のトランジスタ
   のベース端子には前記第２の定電流と等価な定電流を供
   給すると共に抵抗の一端を接続し前記抵抗の（Ｉ！！端
   において前記第１の定電流と等価な定電流を供給し、前
   記第２の定電流と等価な定電流を前記第２のトランジス
   タのベース端子に接続された前記抵抗の一端に接続され
   た前記第２の定電流と等価な定電流を供給する定電流源
   に流れ込むようにして前記第２の定電流と前記第２の定
   電流と等価な定電流を電源電圧の変動に依存しないよう
   に供給する定電流源回路を有することを特徴とする差動
   増幅回路。