JPH0345429B2 - - Google Patents
Info
- Publication number
- JPH0345429B2 JPH0345429B2 JP60246493A JP24649385A JPH0345429B2 JP H0345429 B2 JPH0345429 B2 JP H0345429B2 JP 60246493 A JP60246493 A JP 60246493A JP 24649385 A JP24649385 A JP 24649385A JP H0345429 B2 JPH0345429 B2 JP H0345429B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- output
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000009795 derivation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、与えられた複数の入力信号に対し
て、入力信号のうち最もレベルの低い入力信号と
ほぼ等しいレベルの出力信号を形成する最小値出
力回路に関する。
て、入力信号のうち最もレベルの低い入力信号と
ほぼ等しいレベルの出力信号を形成する最小値出
力回路に関する。
＜従来の技術＞
従来から、複数入力のうちから特に最小値のレ
ベルに等しいレベルをもつた出力信号を形成する
回路としては、第２図に示すような、入力信号数
に等しい個数のオペアンプOP1，OP2…を設け、
各オペアンプの＋側入力に夫々入力信号Ａ，Ｂ…
を与えると共に、一側入力を共通に接続して出力
端子OUTとして導出し、該出力端子OUTと上記
オペアンプOP1，OP2…の出力との間にダイオー
ドD1，D2…を接続して構成されている。
ベルに等しいレベルをもつた出力信号を形成する
回路としては、第２図に示すような、入力信号数
に等しい個数のオペアンプOP1，OP2…を設け、
各オペアンプの＋側入力に夫々入力信号Ａ，Ｂ…
を与えると共に、一側入力を共通に接続して出力
端子OUTとして導出し、該出力端子OUTと上記
オペアンプOP1，OP2…の出力との間にダイオー
ドD1，D2…を接続して構成されている。
上記回路においては、例えば入力信号間のレベ
ルがＡ＜Ｂで入力信号Ａのレベルが最小であると
したとき、入力信号Ａに等しいレベルの出力が出
力端子OUTにオペアンプOP1により発生する。
このときオペアンプOP2をはじめ他のオペアンプ
の出力レベルは入力信号のレベルに対応した入力
信号Ａの出力より高くなるが、出力端子OUTと
の間に挿入されたダイオードD2…により阻止さ
れて導出されず、結局最も低いレベルが出力され
る。
ルがＡ＜Ｂで入力信号Ａのレベルが最小であると
したとき、入力信号Ａに等しいレベルの出力が出
力端子OUTにオペアンプOP1により発生する。
このときオペアンプOP2をはじめ他のオペアンプ
の出力レベルは入力信号のレベルに対応した入力
信号Ａの出力より高くなるが、出力端子OUTと
の間に挿入されたダイオードD2…により阻止さ
れて導出されず、結局最も低いレベルが出力され
る。
＜発明が解決しようとする問題点＞
上記オペアンプを利用した回路は、特性として
すぐれたものを得ることができるが、回路構成が
非常に複雑になるという欠点があつた。
すぐれたものを得ることができるが、回路構成が
非常に複雑になるという欠点があつた。
このような欠点に対して、第３図に示す如く簡
略化を図つた回路も提案されている。
略化を図つた回路も提案されている。
即ちエミツタが共通に定電流源I0に接続され、
ベースに入力信号Ｃ，Ｄが夫々与えられた入力ト
ランジスタT1，T2及びベースが出力端子OUTと
なつている出力トランジスタT3が設けられ、入
力トランジスタT1及びT2のコレクタが共通に接
続されてカレントミラ回路を構成するトランジス
タT4のコレクタ及びベースに接続され、もう一
方のトランジスタT5のコレクタは上記出力トラ
ンジスタT3のコレクタに接続され、該接続点は
トランジスタT6のベースに接続され、該トラン
ジスタT6のエミツタは出力トランジスタT3のベ
ースに接続されている。
ベースに入力信号Ｃ，Ｄが夫々与えられた入力ト
ランジスタT1，T2及びベースが出力端子OUTと
なつている出力トランジスタT3が設けられ、入
力トランジスタT1及びT2のコレクタが共通に接
続されてカレントミラ回路を構成するトランジス
タT4のコレクタ及びベースに接続され、もう一
方のトランジスタT5のコレクタは上記出力トラ
ンジスタT3のコレクタに接続され、該接続点は
トランジスタT6のベースに接続され、該トラン
ジスタT6のエミツタは出力トランジスタT3のベ
ースに接続されている。
上記第３図の回路においては、入力信号Ｃ，Ｄ
の値の間に十分に大きい差がある場合には、高い
レベルの入力信号が与えられている入力PNPト
ランジスタは完全にオフし、出力端子OUTには
低いレベルの入力電圧とほぼ等しい信号が出力さ
れる。しかし、入力信号間のレベル差がほとんど
無いか、等しくなつた場合には、入力トランジス
タT1とT2には等しい電流が流れ、両電流の和と
差動の反転入力となるトランジスタのコレクタ電
流が一致するように帰還がかかることから、結局
差動の反転側と非反転側のトランジスタの夫々の
電流密度には２倍の比が生じ、KT／qln2≒18ｍ
Ｖ（Ｔ＝300〓）から＋18ｍＶのオフセツト電圧を
持つことになり、動作の信頼性が著しく損われる
という問題があつた。
の値の間に十分に大きい差がある場合には、高い
レベルの入力信号が与えられている入力PNPト
ランジスタは完全にオフし、出力端子OUTには
低いレベルの入力電圧とほぼ等しい信号が出力さ
れる。しかし、入力信号間のレベル差がほとんど
無いか、等しくなつた場合には、入力トランジス
タT1とT2には等しい電流が流れ、両電流の和と
差動の反転入力となるトランジスタのコレクタ電
流が一致するように帰還がかかることから、結局
差動の反転側と非反転側のトランジスタの夫々の
電流密度には２倍の比が生じ、KT／qln2≒18ｍ
Ｖ（Ｔ＝300〓）から＋18ｍＶのオフセツト電圧を
持つことになり、動作の信頼性が著しく損われる
という問題があつた。
＜問題点を解決するための手段＞
上記従来回路の欠点を除去した最小値出力回路
を提供するもので、エミツタが共通に定電流源に
接続され、ベースに夫々入力信号が与えられるか
又は出力信号が導出される入・出力トランジスタ
群と、この入力トランジスタ群の各コレクタに接
続されたカレントミラ回路を構成するトランジス
タ群を設け、該カレントミラ回路に含まれたトラ
ンジスタとベースを共通接続したトランジスタの
コレクタを上記出力トランジスタのコレクタに接
続し、該接続点を入力点とし、上記出力トランジ
スタの出力点が接続されたホロワタイプの増幅回
路を設けて最小値出力回路を構成する。
を提供するもので、エミツタが共通に定電流源に
接続され、ベースに夫々入力信号が与えられるか
又は出力信号が導出される入・出力トランジスタ
群と、この入力トランジスタ群の各コレクタに接
続されたカレントミラ回路を構成するトランジス
タ群を設け、該カレントミラ回路に含まれたトラ
ンジスタとベースを共通接続したトランジスタの
コレクタを上記出力トランジスタのコレクタに接
続し、該接続点を入力点とし、上記出力トランジ
スタの出力点が接続されたホロワタイプの増幅回
路を設けて最小値出力回路を構成する。
＜作用＞
入力信号が与えられた複数個の入力トランジス
タの内、最小レベルが入力されたトランジスタを
除いて、他の入力トランジスタは、カレントミラ
回路を構成するトランジスタの飽和によつて実質
的なトランジスタとしての機能を果すことがない
状態になり、従つて、定電流は最小レベル入力信
号が与えられた入力トランジスタと、出力トラン
ジスタとにのみ流れ、各トランジスタに流れる電
流は定電流の1/2にほぼ等しい電流となる。その
結果出力トランジスタのベースには入力トランジ
スタのベースに与えられた最小レベル信号に等し
い信号が導出される。
タの内、最小レベルが入力されたトランジスタを
除いて、他の入力トランジスタは、カレントミラ
回路を構成するトランジスタの飽和によつて実質
的なトランジスタとしての機能を果すことがない
状態になり、従つて、定電流は最小レベル入力信
号が与えられた入力トランジスタと、出力トラン
ジスタとにのみ流れ、各トランジスタに流れる電
流は定電流の1/2にほぼ等しい電流となる。その
結果出力トランジスタのベースには入力トランジ
スタのベースに与えられた最小レベル信号に等し
い信号が導出される。
＜実施例＞
２つの入力信号IN1，IN2を入力とする最小値
検出回路を挙げて説明する。
検出回路を挙げて説明する。
入力信号IN1，IN2は夫々PNP入力トランジス
タQ1，Q2のベースに与えられる。該入力トラン
ジスタQ1，Q2のエミツタは、PNP出力トランジ
スタQ3のエミツタと共通に定電流源I0に接続され
ている。
タQ1，Q2のベースに与えられる。該入力トラン
ジスタQ1，Q2のエミツタは、PNP出力トランジ
スタQ3のエミツタと共通に定電流源I0に接続され
ている。
上記一方の入力トランジスタQ1のコレクタに
はNPNトランジスタQ4のベース及びNPNトラ
ンジスタQ5のコレクタが接続されている。トラ
ンジスタQ4のエミツタとトランジスタQ5のベー
スが接続されている。もう一方の入力トランジス
タQ2のコレクタには、NPNトランジスタQ6のベ
ース及びNPNトランジスタQ7のコレクタが接続
され、該トランジスタQ6のエミツタとトランジ
スタQ7のベース間も接続されている。
はNPNトランジスタQ4のベース及びNPNトラ
ンジスタQ5のコレクタが接続されている。トラ
ンジスタQ4のエミツタとトランジスタQ5のベー
スが接続されている。もう一方の入力トランジス
タQ2のコレクタには、NPNトランジスタQ6のベ
ース及びNPNトランジスタQ7のコレクタが接続
され、該トランジスタQ6のエミツタとトランジ
スタQ7のベース間も接続されている。
上記トランジスタQ4，Q6のコレクタは共通に
正電源＋Ｖに接続されている。
正電源＋Ｖに接続されている。
上記トランジスタQ5，Q7のベースは共通に接
続され、更にNPNトランジスタQ3のベースに接
続され、トランジスタQ4〜Q8でカレントミラ回
路を構成する。上記トランジスタQ8のコレクタ
は上記出力トランジスタQ3のコレクタに接続さ
れ、両コレクタの接続点がPNPトランジスタQ9
のベースに接続されている。該トランジスタQ9
のエミツタは上記出力トランジスタQ3のベース
に接続されてトランジスタQ3の帰還用入力とな
ると共に、バイアス用の定電流源I0′に接続され
ている。
続され、更にNPNトランジスタQ3のベースに接
続され、トランジスタQ4〜Q8でカレントミラ回
路を構成する。上記トランジスタQ8のコレクタ
は上記出力トランジスタQ3のコレクタに接続さ
れ、両コレクタの接続点がPNPトランジスタQ9
のベースに接続されている。該トランジスタQ9
のエミツタは上記出力トランジスタQ3のベース
に接続されてトランジスタQ3の帰還用入力とな
ると共に、バイアス用の定電流源I0′に接続され
ている。
上記トランジスタQ9と定電流源I0′とで、トラ
ンジスタQ9のベースを入力とし、エミツタを出
力とするホロワタイプの増幅回路を構成する。
ンジスタQ9のベースを入力とし、エミツタを出
力とするホロワタイプの増幅回路を構成する。
入力トランジスタQ1，Q2のベースに与えられ
た入力信号IN1，IN2に対していずれか最小レベ
ルの入力信号が出力トランジスタQ3のベースを
出力端子OUTとして導出される。
た入力信号IN1，IN2に対していずれか最小レベ
ルの入力信号が出力トランジスタQ3のベースを
出力端子OUTとして導出される。
上記構成の回路において、入力信号IN1，IN2
間のレベルがIN1＜IN2である場合の動作を説明
する。
間のレベルがIN1＜IN2である場合の動作を説明
する。
相互のレベル間に上記関係のある入力信号
IN1，IN2が与えられると、各入力トランジスタ
Q1，Q2のコレクタ電流Ic(Q1)，Ic(Q2)との間はIc(Q1)
＞Ic(Q2)となる。このようなコレクタ電流Ic(Q1)に
対して、トランジスタQ5のコレクタ電流Ic(Q5)を
上記Ic(Q1)に等しくするようにトランジスタQ4を
介して帰還がかけられる。トランジスタQ5とト
ランジスタQ7はカレントミラ回路を構成するた
め、トランジスタQ7のコレクタ電流Ic(Q7)は上記
コレクタ電流Ic(Q5)、即ちコレクタ電流Ic(Q1)に等
しくなる。従つて入力トランジスタQ2とトラン
ジスタQ7の各コレクタ電流の間はIc(Q2)＜Ic(Q7)と
なり、トランジスタQ7は飽和してトランジスタ
Q6はカツトオフ状態になる。このような状態に
おいては、高レベルの入力信号が与えられた入力
トランジスタQ2はたとえこのような位置に接続
されていても実質的にトランジスタ機能を果さ
ず、定電流源I0からの電流Ｉは入力トランジスタ
Q1と出力トランジスタQ3に分割されて流れる。
IN1，IN2が与えられると、各入力トランジスタ
Q1，Q2のコレクタ電流Ic(Q1)，Ic(Q2)との間はIc(Q1)
＞Ic(Q2)となる。このようなコレクタ電流Ic(Q1)に
対して、トランジスタQ5のコレクタ電流Ic(Q5)を
上記Ic(Q1)に等しくするようにトランジスタQ4を
介して帰還がかけられる。トランジスタQ5とト
ランジスタQ7はカレントミラ回路を構成するた
め、トランジスタQ7のコレクタ電流Ic(Q7)は上記
コレクタ電流Ic(Q5)、即ちコレクタ電流Ic(Q1)に等
しくなる。従つて入力トランジスタQ2とトラン
ジスタQ7の各コレクタ電流の間はIc(Q2)＜Ic(Q7)と
なり、トランジスタQ7は飽和してトランジスタ
Q6はカツトオフ状態になる。このような状態に
おいては、高レベルの入力信号が与えられた入力
トランジスタQ2はたとえこのような位置に接続
されていても実質的にトランジスタ機能を果さ
ず、定電流源I0からの電流Ｉは入力トランジスタ
Q1と出力トランジスタQ3に分割されて流れる。
ここで出力トランジスタQ3に接続されたトラ
ンジスタQ8はトランジスタQ5と共にカレントミ
ラを構成しているため、上記分割されたトランジ
スタQ1，Q3の夫々のコレクタ電流Ic(Q1)，Ic(Q3)は
ほぼ等しくなり、入力トランジスタQ1のベース
に入力されている入力信号IN1のレベルと出力ト
ランジスタQ3のベースに導出されている出力信
号OUTのレベルは等しくなる。
ンジスタQ8はトランジスタQ5と共にカレントミ
ラを構成しているため、上記分割されたトランジ
スタQ1，Q3の夫々のコレクタ電流Ic(Q1)，Ic(Q3)は
ほぼ等しくなり、入力トランジスタQ1のベース
に入力されている入力信号IN1のレベルと出力ト
ランジスタQ3のベースに導出されている出力信
号OUTのレベルは等しくなる。
即ち、入力信号IN1，IN2の内低いレベルの信
号IN1が出力端子OUTに導出される。
号IN1が出力端子OUTに導出される。
尚上記動作において、トランジスタQ5と入力
トランジスタQ1の各コレクタ電流Ic(Q5)，Ic(Q1)の
差をトランジスタQ4で増幅してトランジスタQ5，
Q7，Q8のベース電流としているため、Ic(Q5)＝
Ic(Q8)のIc(Q1)に対する誤差は、トランジスタQ4の
hFEをhFE(Q4)としたとき１／hFE(Q4)程度の寄与で済
み、出力信号の形成にはほとんど支障がない。
トランジスタQ1の各コレクタ電流Ic(Q5)，Ic(Q1)の
差をトランジスタQ4で増幅してトランジスタQ5，
Q7，Q8のベース電流としているため、Ic(Q5)＝
Ic(Q8)のIc(Q1)に対する誤差は、トランジスタQ4の
hFEをhFE(Q4)としたとき１／hFE(Q4)程度の寄与で済
み、出力信号の形成にはほとんど支障がない。
入力信号IN1，IN2のレベルが逆の場合も同様
にIc(Q8)≒Ic(Q2)となり、入力信号IN2にほぼ等しい
レベルの出力信号が形成される。上記出力信号の
導出は、信号レベルの差が大きいときも小さいと
きも同様に実行され、最小レベルの入力信号にほ
ぼ等しい出力信号が形成される。
にIc(Q8)≒Ic(Q2)となり、入力信号IN2にほぼ等しい
レベルの出力信号が形成される。上記出力信号の
導出は、信号レベルの差が大きいときも小さいと
きも同様に実行され、最小レベルの入力信号にほ
ぼ等しい出力信号が形成される。
尚定電流Ｉを分割して供給する入・出力トラン
ジスタQ1，Q2，Q3については、２入力信号間の
差が大きいときはIc(Q1)（IN1＜IN2）＝Ic(Q3)＝１／２
Ｉ となるが、差が小さくなるにつれて除々に小さく
なり、入力信号IN1＝入力信号IN2のときは Ic(Q1)＝Ic(Q2)≒Ic(Q3)≒１／３Ｉ≒Ic(Q8) となる。
ジスタQ1，Q2，Q3については、２入力信号間の
差が大きいときはIc(Q1)（IN1＜IN2）＝Ic(Q3)＝１／２
Ｉ となるが、差が小さくなるにつれて除々に小さく
なり、入力信号IN1＝入力信号IN2のときは Ic(Q1)＝Ic(Q2)≒Ic(Q3)≒１／３Ｉ≒Ic(Q8) となる。
上記実施例は２入力信号の場合を挙げて説明し
たが、トランジスタQ1，Q4，Q5に相当するトラ
ンジスタ群を増設して回路を構成することによ
り、３入力、４入力…に対応することができる。
但し余り多数の入力信号が与えられる場合には、
各入力信号のレベルが等しいときにはトランジス
タQ3，Q8の電流が小さくなり過ぎる惧れがあり、
このときはトランジスタQ9のベース電流の影響
を考慮することが望ましい。
たが、トランジスタQ1，Q4，Q5に相当するトラ
ンジスタ群を増設して回路を構成することによ
り、３入力、４入力…に対応することができる。
但し余り多数の入力信号が与えられる場合には、
各入力信号のレベルが等しいときにはトランジス
タQ3，Q8の電流が小さくなり過ぎる惧れがあり、
このときはトランジスタQ9のベース電流の影響
を考慮することが望ましい。
＜発明の効果＞
以上本発明によれば、複数の入力信号のうちか
ら最も低いレベルをもつ入力信号にほぼ等しいレ
ベルをもつた出力信号を、非常に簡単な回路で構
成することができ、しかも動作特性においても極
めて信頼性の高い回路を得ることができる。
ら最も低いレベルをもつ入力信号にほぼ等しいレ
ベルをもつた出力信号を、非常に簡単な回路で構
成することができ、しかも動作特性においても極
めて信頼性の高い回路を得ることができる。
第１図は本発明による一実施例を示す回路図、
第２図及び第３図は従来の最小値出力回路図であ
る。 IN1，IN2：入力信号、I0，I0′：定電流源、
OUT：出力端子、Q4，Q5，Q6，Q7，Q8：NPN
トランジスタ、Q1，Q2，Q3，Q9：PNPトランジ
スタ。
第２図及び第３図は従来の最小値出力回路図であ
る。 IN1，IN2：入力信号、I0，I0′：定電流源、
OUT：出力端子、Q4，Q5，Q6，Q7，Q8：NPN
トランジスタ、Q1，Q2，Q3，Q9：PNPトランジ
スタ。
Claims (1)
- 【特許請求の範囲】 １ 複数の入力信号間のうち、最小レベルの入力
信号にほぼ等しいレベルの出力信号を形成する回
路において、 エミツタが共通に定電流源に接続され、ベース
に夫々入力信号が与えられるか、又は出力信号が
導出される入・出力トランジスタ群と、 上記入力トランジスタ群の各コレクタに接続さ
れたカレントミラ回路を構成するトランジスタ群
を設け、 該カレントミラ回路に含まれたトランジスタと
ベースを共通接続したトランジスタのコレクタを
上記出力トランジスタのコレクタに接続し、 該接続点を入力点とし、上記出力トランジスタ
のベースに出力点が接続されたホロワタイプの増
幅回路とを備えてなる最小値出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246493A JPS62105281A (ja) | 1985-10-31 | 1985-10-31 | 最小値出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246493A JPS62105281A (ja) | 1985-10-31 | 1985-10-31 | 最小値出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105281A JPS62105281A (ja) | 1987-05-15 |
| JPH0345429B2 true JPH0345429B2 (ja) | 1991-07-11 |
Family
ID=17149217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246493A Granted JPS62105281A (ja) | 1985-10-31 | 1985-10-31 | 最小値出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105281A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244658A (ja) * | 1993-02-12 | 1994-09-02 | Shirinkusu:Kk | エミッタホロワ回路および選択回路 |
| JP5425257B2 (ja) * | 2006-09-25 | 2014-02-26 | スパンション エルエルシー | 温度特性補正回路 |
-
1985
- 1985-10-31 JP JP60246493A patent/JPS62105281A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105281A (ja) | 1987-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1529068A (en) | Differential amplifier circuit | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0476524B2 (ja) | ||
| US5162751A (en) | Amplifier arrangement | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| JPH0345429B2 (ja) | ||
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH0220164B2 (ja) | ||
| EP0384510B1 (en) | Differential amplifier | |
| JPH0362042B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPS6314506A (ja) | 電圧増幅回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH11355066A (ja) | 誤差増幅回路 | |
| JPH0152929B2 (ja) | ||
| JPS6153891B2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |