JP2935781B2 - 等価フローティング抵抗回路 - Google Patents
等価フローティング抵抗回路Info
- Publication number
- JP2935781B2 JP2935781B2 JP34248692A JP34248692A JP2935781B2 JP 2935781 B2 JP2935781 B2 JP 2935781B2 JP 34248692 A JP34248692 A JP 34248692A JP 34248692 A JP34248692 A JP 34248692A JP 2935781 B2 JP2935781 B2 JP 2935781B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路等におい
て形成される等価フローティング抵抗回路に関するもの
である。
て形成される等価フローティング抵抗回路に関するもの
である。
【０００２】
【従来の技術】電子回路において、従来、一般に抵抗は
受動素子を用いているが、用途によっては抵抗値を電気
的に制御する必要がある。その場合、離散的な値で問題
なければＤ／Ａ変換器が用いられることがあり、もっと
簡単にブリーダ回路と電子スイッチで実現させることも
ある。また、直線性が重要でなければ、ＦＥＴのゲート
電圧を制御に用いて等価可変抵抗を実現している。
受動素子を用いているが、用途によっては抵抗値を電気
的に制御する必要がある。その場合、離散的な値で問題
なければＤ／Ａ変換器が用いられることがあり、もっと
簡単にブリーダ回路と電子スイッチで実現させることも
ある。また、直線性が重要でなければ、ＦＥＴのゲート
電圧を制御に用いて等価可変抵抗を実現している。
【０００３】
【発明が解決しようとする課題】しかしながら、Ｄ／Ａ
変換器を用いると、回路規模が大きくなるとともに抵抗
値を連続的に変化させることができないという欠点が生
じる。また、ＦＥＴを用いる方法は集積回路の製造工程
で通常の工程以外の工程が必要になり、コスト的に不利
になる。
変換器を用いると、回路規模が大きくなるとともに抵抗
値を連続的に変化させることができないという欠点が生
じる。また、ＦＥＴを用いる方法は集積回路の製造工程
で通常の工程以外の工程が必要になり、コスト的に不利
になる。
【０００４】本発明はこのような点に鑑みなされたもの
であって、バイポーラ集積回路の標準的な製造方法で実
現でき、且つ連続的に抵抗値を可変可能で、応用範囲の
広い等価フローティング抵抗回路を提供することを目的
とする。
であって、バイポーラ集積回路の標準的な製造方法で実
現でき、且つ連続的に抵抗値を可変可能で、応用範囲の
広い等価フローティング抵抗回路を提供することを目的
とする。
【０００５】
【課題を解決するための手段】上記の目的を達成する本
発明の等価フローティング抵抗回路は、順方向と逆方向
とで同一の特性を示すとともにコレクタとエミッタを入
出力端子とするＰＮＰトランジスタと、前記コレクタと
エミッタの電位差を検出する検出回路と、前記検出回路
による検出電圧の絶対値に比例した信号を発生する信号
発生回路と、前記信号発生回路で発生した信号を増幅或
いは減衰して前記ＰＮＰトランジスタの導通度を制御す
るためのベース電流を発生する利得制御回路とから構成
されている。
発明の等価フローティング抵抗回路は、順方向と逆方向
とで同一の特性を示すとともにコレクタとエミッタを入
出力端子とするＰＮＰトランジスタと、前記コレクタと
エミッタの電位差を検出する検出回路と、前記検出回路
による検出電圧の絶対値に比例した信号を発生する信号
発生回路と、前記信号発生回路で発生した信号を増幅或
いは減衰して前記ＰＮＰトランジスタの導通度を制御す
るためのベース電流を発生する利得制御回路とから構成
されている。
【０００６】
【作用】このような構成によると、ＰＮＰトランジスタ
のコレクタ・エミッタ間の電位差をＶCE、そのコレクタ
とエミッタの電位差ＶCEを検出する検出回路の比例定数
をｇｍ、ＰＮＰトランジスタのコレクタ電流とベース電
流の比をｈｆｅ、利得制御回路の利得をＡとすると、Ｐ
ＮＰトランジスタのベース電流ＩBは、 ＩB＝Ａ・ｇｍ・｜ＶCE｜／ｈｆｅ である。従って、ＰＮＰトランジスタのコレクタ電流Ｉ
CはＡ・ｇｍ・｜ＶCE｜となり、ＶCEの絶対値に比例す
る。そして、Ａを変えることによって等価抵抗値を変え
ることができる。
のコレクタ・エミッタ間の電位差をＶCE、そのコレクタ
とエミッタの電位差ＶCEを検出する検出回路の比例定数
をｇｍ、ＰＮＰトランジスタのコレクタ電流とベース電
流の比をｈｆｅ、利得制御回路の利得をＡとすると、Ｐ
ＮＰトランジスタのベース電流ＩBは、 ＩB＝Ａ・ｇｍ・｜ＶCE｜／ｈｆｅ である。従って、ＰＮＰトランジスタのコレクタ電流Ｉ
CはＡ・ｇｍ・｜ＶCE｜となり、ＶCEの絶対値に比例す
る。そして、Ａを変えることによって等価抵抗値を変え
ることができる。
【０００７】
【実施例】本発明を実施した等価フローティング回路の
構成図を図１に示す。同図において、１は順逆両方向の
特性が同一のＰＮＰトランジスタであって、そのコレク
タは端子１００に接続され、エミッタは端子２００に接
続されている。このＰＮＰトランジスタの半導体集積回
路装置における平面的な構成を図３に示す。同図におい
て、５０は島、５１はコレクタ領域、５２はエミッタ領
域、５３はベース領域である。
構成図を図１に示す。同図において、１は順逆両方向の
特性が同一のＰＮＰトランジスタであって、そのコレク
タは端子１００に接続され、エミッタは端子２００に接
続されている。このＰＮＰトランジスタの半導体集積回
路装置における平面的な構成を図３に示す。同図におい
て、５０は島、５１はコレクタ領域、５２はエミッタ領
域、５３はベース領域である。
【０００８】図１に戻って、２はＰＮＰトランジスタ１
のコレクタとエミッタの電位を比較し、コレクタ側が高
い場合には電位差に比例した電流を出力し、エミッタ側
が高い場合は、電流を出力しない検出回路である。３は
逆にＰＮＰトランジスタ１のエミッタ側の電位が高い場
合のみ同様に電位差に比例した電流を発生する検出回路
である。これらのトランジスタ２と３の出力を加算する
ことによってＰＮＰトランジスタ１のコレクタとエミッ
タの電位差の絶対値に比例した電流を得て、この電流を
ＰＮＰトランジスタ４のエミッタに供給する。
のコレクタとエミッタの電位を比較し、コレクタ側が高
い場合には電位差に比例した電流を出力し、エミッタ側
が高い場合は、電流を出力しない検出回路である。３は
逆にＰＮＰトランジスタ１のエミッタ側の電位が高い場
合のみ同様に電位差に比例した電流を発生する検出回路
である。これらのトランジスタ２と３の出力を加算する
ことによってＰＮＰトランジスタ１のコレクタとエミッ
タの電位差の絶対値に比例した電流を得て、この電流を
ＰＮＰトランジスタ４のエミッタに供給する。
【０００９】トランジスタ４は前記トランジスタ１と同
一形状・同一特性となるように形成されている。そし
て、このＰＮＰトランジスタ４のベース電流は端子１０
０と端子２００の電位差の絶対値に比例した電流のｈfe
分の１となる（ｈfeはエミッタ接地トランジスタの電流
増幅率）。この電流をカレントミラー回路５と電流利得
制御回路６を通してＰＮＰトランジスタ１のベースに接
続して端子１００と端子２００の間で抵抗特性を実現す
る。電流利得制御回路６は電圧制御回路であって、端子
３００を介して印加される制御電圧ＶCを変えることで
等価抵抗を変えることができる。
一形状・同一特性となるように形成されている。そし
て、このＰＮＰトランジスタ４のベース電流は端子１０
０と端子２００の電位差の絶対値に比例した電流のｈfe
分の１となる（ｈfeはエミッタ接地トランジスタの電流
増幅率）。この電流をカレントミラー回路５と電流利得
制御回路６を通してＰＮＰトランジスタ１のベースに接
続して端子１００と端子２００の間で抵抗特性を実現す
る。電流利得制御回路６は電圧制御回路であって、端子
３００を介して印加される制御電圧ＶCを変えることで
等価抵抗を変えることができる。
【００１０】端子１００と２００間の電位差をＶCE、検
出回路２及び３の比例定数をｇｍ、ＰＮＰトランジスタ
１及び４のコレクタ電流とベース電流の比をｈfe、利得
制御部６の利得をＡとすると、ＰＮＰトランジスタ１の
ベース電流ＩBは ＩB＝Ａ・ｇｍ｜ＶCE｜／ｈfe である。従って、ＰＮＰトランジスタ１のコレクタ電流
ＩCは、Ａ・ｇｍ｜ＶCE｜となり、ＶCEの絶対値に比例
する。また、Ａを変えて等価抵抗を変えることができ
る。図４の電圧電流特性図は以上の動作に関連する特性
図である。
出回路２及び３の比例定数をｇｍ、ＰＮＰトランジスタ
１及び４のコレクタ電流とベース電流の比をｈfe、利得
制御部６の利得をＡとすると、ＰＮＰトランジスタ１の
ベース電流ＩBは ＩB＝Ａ・ｇｍ｜ＶCE｜／ｈfe である。従って、ＰＮＰトランジスタ１のコレクタ電流
ＩCは、Ａ・ｇｍ｜ＶCE｜となり、ＶCEの絶対値に比例
する。また、Ａを変えて等価抵抗を変えることができ
る。図４の電圧電流特性図は以上の動作に関連する特性
図である。
【００１１】次に図２は上記図１の構成を具体的に示し
ており、同図において、前記ＰＮＰトランジスタ１はＱ
１で示されている。トタンジスタＱ２〜Ｑ７、抵抗Ｒ１
及び電流源１１、１２で上記図１の検出回路２及び３を
構成している。トランジスタＱ２、Ｑ３はマルチコレク
タ型をなしており、それぞれのエミッタ電流はマルチコ
レクタで等分されるようになっている。検出回路２及び
３の出力はそれぞれＰＮＰトランジスタＱ８、Ｑ１１を
通して第１、第２カレントミラー回路５ａ及び５ｂへ入
力される。第１カレントミラー回路５ａはトランジスタ
Ｑ９とＱ１０で構成され、また第２カレントミラー回路
５ｂはトランジスタＱ１２とＱ１３で構成されている。
ており、同図において、前記ＰＮＰトランジスタ１はＱ
１で示されている。トタンジスタＱ２〜Ｑ７、抵抗Ｒ１
及び電流源１１、１２で上記図１の検出回路２及び３を
構成している。トランジスタＱ２、Ｑ３はマルチコレク
タ型をなしており、それぞれのエミッタ電流はマルチコ
レクタで等分されるようになっている。検出回路２及び
３の出力はそれぞれＰＮＰトランジスタＱ８、Ｑ１１を
通して第１、第２カレントミラー回路５ａ及び５ｂへ入
力される。第１カレントミラー回路５ａはトランジスタ
Ｑ９とＱ１０で構成され、また第２カレントミラー回路
５ｂはトランジスタＱ１２とＱ１３で構成されている。
【００１２】これらのカレントミラー回路５ａ、５ｂの
出力は合成されて、利得制御回路６を成すトランジスタ
Ｑ１４とＱ１５のエミッタに供給される。利得制御回路
６は図示のように接続したトランジスタＱ１４〜Ｑ１９
と抵抗Ｒ２、Ｒ３と定電流源１３とから構成されてお
り、差動対を成すトランジスタＱ１８のベースには端子
４００から基準電圧Ｖrefが与えられ、トランジスタＱ
１９のベースには端子３００から基準電圧Ｖrefと制御
電圧±ＶCが与えられる。
出力は合成されて、利得制御回路６を成すトランジスタ
Ｑ１４とＱ１５のエミッタに供給される。利得制御回路
６は図示のように接続したトランジスタＱ１４〜Ｑ１９
と抵抗Ｒ２、Ｒ３と定電流源１３とから構成されてお
り、差動対を成すトランジスタＱ１８のベースには端子
４００から基準電圧Ｖrefが与えられ、トランジスタＱ
１９のベースには端子３００から基準電圧Ｖrefと制御
電圧±ＶCが与えられる。
【００１３】前記トランジスタＱ８、Ｑ１１のエミッタ
電流の合計は｜Ｖ1−Ｖ2｜／Ｒ1、そのベース電流の合
計は、｜Ｖ1−Ｖ2｜／（ｈfe・Ｒ1）となる。一方、Ｐ
ＮＰトランジスタＱ１のベース電流は、Ｒ２＝Ｒ３＝Ｒ
とすると、 ｛｜Ｖ1−Ｖ2｜／（ｈfe・Ｒ1）｝・｛（１／２）−ＶC／２ＲＩE｝ となり、端子１００から端子２００への電流Ｉ12は、 Ｉ12＝｛（Ｖ1−Ｖ2）／Ｒ1｝・｛（１／２）−ＶC／２ＲＩE｝ となる。従って、等価抵抗は、 ２Ｒ1／｛１−（ＶC／（ＲＩE））｝ となって、端子１００、２００の電圧に依存せずに、制
御電圧ＶCで抵抗値を変化させることができる。
電流の合計は｜Ｖ1−Ｖ2｜／Ｒ1、そのベース電流の合
計は、｜Ｖ1−Ｖ2｜／（ｈfe・Ｒ1）となる。一方、Ｐ
ＮＰトランジスタＱ１のベース電流は、Ｒ２＝Ｒ３＝Ｒ
とすると、 ｛｜Ｖ1−Ｖ2｜／（ｈfe・Ｒ1）｝・｛（１／２）−ＶC／２ＲＩE｝ となり、端子１００から端子２００への電流Ｉ12は、 Ｉ12＝｛（Ｖ1−Ｖ2）／Ｒ1｝・｛（１／２）−ＶC／２ＲＩE｝ となる。従って、等価抵抗は、 ２Ｒ1／｛１−（ＶC／（ＲＩE））｝ となって、端子１００、２００の電圧に依存せずに、制
御電圧ＶCで抵抗値を変化させることができる。
【００１４】次に上記図２の実施例についての原理を図
５を参照してより詳細に説明する。ここで、トランジス
タＱ１、Ｑ８、Ｑ１１の電流増幅率をｈfeとする。他の
トランジスタの電流増幅率は充分大きいので、無視する
ことにする。また、ＰＮＰトランジスタＱ１のコレクタ
側の電圧Ｖ１とエミッタ側の電位Ｖ２が、Ｖ１＞Ｖ２の
ときはトランジスタＱ８、Ｑ９、Ｑ１０は動作しないの
で、説明の便宜上、図５からトランジスタＱ９、Ｑ１０
は削除している。尚、Ｖ１＜Ｖ２のときはトランジスタ
Ｑ１１、Ｑ１２、Ｑ１３がオフとなり、トランジスタＱ
８、Ｑ９、Ｑ１０が動作してトランジスタＱ１４、Ｑ１
５のエミッタ電流はＶ１、Ｖ２の大小関係に拘らず、｜
ΔＩ｜／ｈfeとなる。
５を参照してより詳細に説明する。ここで、トランジス
タＱ１、Ｑ８、Ｑ１１の電流増幅率をｈfeとする。他の
トランジスタの電流増幅率は充分大きいので、無視する
ことにする。また、ＰＮＰトランジスタＱ１のコレクタ
側の電圧Ｖ１とエミッタ側の電位Ｖ２が、Ｖ１＞Ｖ２の
ときはトランジスタＱ８、Ｑ９、Ｑ１０は動作しないの
で、説明の便宜上、図５からトランジスタＱ９、Ｑ１０
は削除している。尚、Ｖ１＜Ｖ２のときはトランジスタ
Ｑ１１、Ｑ１２、Ｑ１３がオフとなり、トランジスタＱ
８、Ｑ９、Ｑ１０が動作してトランジスタＱ１４、Ｑ１
５のエミッタ電流はＶ１、Ｖ２の大小関係に拘らず、｜
ΔＩ｜／ｈfeとなる。
【００１５】以下、Ｖ１＞Ｖ２の場合について説明す
る。まず、トランジスタ１１のエミッタにはトランジス
タＱ３のコレクタ電流からトランジスタＱ５のコレクタ
電流、従ってトランジスタＱ２のコレクタ電流を引いた
電流が流れる。この電流ΔＩは入力電圧Ｖ１とＶ２の差
に比例しており、（Ｖ１−Ｖ２）／Ｒ１となる。更に、
トランジスタＱ１１とカレントミラー回路５ｂを経てト
ランジスタＱ１３のコレクタからΔＩ／ｈfeの電流が出
力され、次の利得制御回路６に入る。
る。まず、トランジスタ１１のエミッタにはトランジス
タＱ３のコレクタ電流からトランジスタＱ５のコレクタ
電流、従ってトランジスタＱ２のコレクタ電流を引いた
電流が流れる。この電流ΔＩは入力電圧Ｖ１とＶ２の差
に比例しており、（Ｖ１−Ｖ２）／Ｒ１となる。更に、
トランジスタＱ１１とカレントミラー回路５ｂを経てト
ランジスタＱ１３のコレクタからΔＩ／ｈfeの電流が出
力され、次の利得制御回路６に入る。
【００１６】次に利得制御回路６の動作を図６を参照し
て詳細に説明する。まず、トランジスタＱ１４、Ｑ１
５、Ｑ１６、Ｑ１７について考察すると、トランジスタ
の基本式から、トランジスタＱ１４及びＱ１５の各コレ
クタ電流Ｉx、Ｉyは、 Ｉx＝Ｉ0ｅ(q/kT)Vbe14 Ｉy＝Ｉ0ｅ(q/kT)Vbe15 となる。ただし、ｑは電子の電荷、ｋはボルツマン定
数、Ｔは絶対温度、Vbe14はトランジスタＱ１４のベー
ス・エミッタ間電圧、Vbe15はトランジスタＱ１５のベ
ース・エミッタ間電圧である。上記式より、 Ｉy／Ｉx＝ｅ(q/kT)(Vbe15-Vbe14)・・・・・・（１） となる。
て詳細に説明する。まず、トランジスタＱ１４、Ｑ１
５、Ｑ１６、Ｑ１７について考察すると、トランジスタ
の基本式から、トランジスタＱ１４及びＱ１５の各コレ
クタ電流Ｉx、Ｉyは、 Ｉx＝Ｉ0ｅ(q/kT)Vbe14 Ｉy＝Ｉ0ｅ(q/kT)Vbe15 となる。ただし、ｑは電子の電荷、ｋはボルツマン定
数、Ｔは絶対温度、Vbe14はトランジスタＱ１４のベー
ス・エミッタ間電圧、Vbe15はトランジスタＱ１５のベ
ース・エミッタ間電圧である。上記式より、 Ｉy／Ｉx＝ｅ(q/kT)(Vbe15-Vbe14)・・・・・・（１） となる。
【００１７】同様にトランジスタＱ１６、Ｑ１７に関し
て、Vbe16、Vbe17をそれらのベース・エミッタ間電圧と
すると、そのエミッタ電流Ｉb、Ｉaは、 Ｉb／Ｉa＝ｅ(q/kT)(Vbe17-Vbe16)・・・・・・（２） となる。トランジスタＱ１４とＱ１５のベース電圧Ｖx
とＶyの電位差についてトランジスタＱ１４、Ｑ１５及
びＱ１６、Ｑ１７について考えると、 Ｖx−Ｖbe14＋Ｖbe15＝Ｖy Ｖx＋Ｖbe16−Ｖbe17＝Ｖy が成り立つ。
て、Vbe16、Vbe17をそれらのベース・エミッタ間電圧と
すると、そのエミッタ電流Ｉb、Ｉaは、 Ｉb／Ｉa＝ｅ(q/kT)(Vbe17-Vbe16)・・・・・・（２） となる。トランジスタＱ１４とＱ１５のベース電圧Ｖx
とＶyの電位差についてトランジスタＱ１４、Ｑ１５及
びＱ１６、Ｑ１７について考えると、 Ｖx−Ｖbe14＋Ｖbe15＝Ｖy Ｖx＋Ｖbe16−Ｖbe17＝Ｖy が成り立つ。
【００１８】従って、 Ｖx−Ｖy＝Ｖbe14−Ｖbe15・・・・・・・・・・（３） Ｖx−Ｖy＝Ｖbe17−Ｖbe16・・・・・・・・・・（４） 得られる。上記（１）〜（４）式より、 Ｉx／Ｉy＝Ｉb／Ｉa・・・・・・・・・・・・・（５） となることが分かる。更に、Ｉx＋Ｉy＝Ｉeを考慮し
て、（５）式について解くと、 Ｉy＝Ｉe／｛１＋（Ｉb／Ｉa）｝・・・・・・・（６） が得られる。
て、（５）式について解くと、 Ｉy＝Ｉe／｛１＋（Ｉb／Ｉa）｝・・・・・・・（６） が得られる。
【００１９】次にトランジスタＱ１８、Ｑ１９について
考える。抵抗ＲがｋＴ／ｑＩEに比べて十分大きく、ト
ランジスタＱ１８、Ｑ１９のベース間電位差とＩa、Ｉb
の関係がリニアとすると、 Ｉa＝（ＩE／２）−（Ｖc／２Ｒ） Ｉb＝（ＩE／２）＋（Ｖc／２Ｒ） となり、これを（６）式に代入すると、 Ｉy＝Ｉe／｛１＋（ＩEＲ＋Ｖc）／（ＩEＲ−Ｖc）｝ となる。
考える。抵抗ＲがｋＴ／ｑＩEに比べて十分大きく、ト
ランジスタＱ１８、Ｑ１９のベース間電位差とＩa、Ｉb
の関係がリニアとすると、 Ｉa＝（ＩE／２）−（Ｖc／２Ｒ） Ｉb＝（ＩE／２）＋（Ｖc／２Ｒ） となり、これを（６）式に代入すると、 Ｉy＝Ｉe／｛１＋（ＩEＲ＋Ｖc）／（ＩEＲ−Ｖc）｝ となる。
【００２０】ここで、図５に戻って、トランジスタＱ１
５のコレクタ電流、従ってトランジスタＱ１のベース電
流がＩyに相当し、またトランジスタＱ１３のコレクタ
電流がＩeに相当するので、トランジスタＱ１のベース
電流ＩB1は、 ＩB1＝Ｉｙ ＝（ΔＩ／ｈｆｅ）・｛１／（１＋（ＩEＲ＋Ｖc）／（ＩEＲ−Ｖ
c））｝ ＝（ΔＩ／ｈfe）・｛（ＩEＲ−Ｖc）／２ＩEＲ｝ ＝｛（Ｖ１−Ｖ２）／（ｈfe・Ｒ1）｝・｛１−（Ｖc／ＩEＲ）｝／２ となる。
５のコレクタ電流、従ってトランジスタＱ１のベース電
流がＩyに相当し、またトランジスタＱ１３のコレクタ
電流がＩeに相当するので、トランジスタＱ１のベース
電流ＩB1は、 ＩB1＝Ｉｙ ＝（ΔＩ／ｈｆｅ）・｛１／（１＋（ＩEＲ＋Ｖc）／（ＩEＲ−Ｖ
c））｝ ＝（ΔＩ／ｈfe）・｛（ＩEＲ−Ｖc）／２ＩEＲ｝ ＝｛（Ｖ１−Ｖ２）／（ｈfe・Ｒ1）｝・｛１−（Ｖc／ＩEＲ）｝／２ となる。
【００２１】尚、Ｖ１、Ｖ２の大小に関係なく、絶対値
でトランジスタＱ１３のコレクタ電流は出力されるの
で、 ＩB1＝（｜Ｖ１−Ｖ２｜／（ｈfeＲ1））・｛１−（Ｖc／ＩEＲ）｝／２ となる。端子１００から端子２００への電流Ｉ12はトラ
ンジスタＱ１が順逆両方向について同じ特性であるの
で、電位の高い方から低い方へ流れ、 ｜Ｉ12｜＝ｈfe｜ＩB1｜ となる。方向を考えると、 Ｉ12＝｛（Ｖ１−Ｖ２）／（２Ｒ1）｝・｛１−（Ｖc／ＩEＲ）｝ となり、等価抵抗値は ２Ｒ1／｛１−（Ｖc／ＩEＲ）｝ となるのである。
でトランジスタＱ１３のコレクタ電流は出力されるの
で、 ＩB1＝（｜Ｖ１−Ｖ２｜／（ｈfeＲ1））・｛１−（Ｖc／ＩEＲ）｝／２ となる。端子１００から端子２００への電流Ｉ12はトラ
ンジスタＱ１が順逆両方向について同じ特性であるの
で、電位の高い方から低い方へ流れ、 ｜Ｉ12｜＝ｈfe｜ＩB1｜ となる。方向を考えると、 Ｉ12＝｛（Ｖ１−Ｖ２）／（２Ｒ1）｝・｛１−（Ｖc／ＩEＲ）｝ となり、等価抵抗値は ２Ｒ1／｛１−（Ｖc／ＩEＲ）｝ となるのである。
【００２２】次に、図７は第２の実施例を示している。
同図において、図２と同一の部分は同一の符号を付して
ある。この第２の実施例では端子１００の電圧と端子２
００の電圧をトランジスタＱ２１、Ｑ２２へ差動的に入
力し、その出力電流をトランジスタＱ４２、Ｑ５２より
成るカレントミラー回路からトランジスタＱ８のエミッ
タへ与えるとともに、前記端子１００の電圧と端子２０
０の電圧をトランジスタＱ３１、Ｑ３２にも差動的に入
力し、その出力電流をトランジスタＱ６２、Ｑ７２のカ
レントミラー回路から前記トランジスタＱ８のエミッタ
に加えており、トランジスタＱ８のベース電流はトラン
ジスタＱ９、Ｑ１０のカレントミラー回路を通して利得
制御回路へ入力される。利得制御回路の構成は図２の第
１実施例と全く同一である。
同図において、図２と同一の部分は同一の符号を付して
ある。この第２の実施例では端子１００の電圧と端子２
００の電圧をトランジスタＱ２１、Ｑ２２へ差動的に入
力し、その出力電流をトランジスタＱ４２、Ｑ５２より
成るカレントミラー回路からトランジスタＱ８のエミッ
タへ与えるとともに、前記端子１００の電圧と端子２０
０の電圧をトランジスタＱ３１、Ｑ３２にも差動的に入
力し、その出力電流をトランジスタＱ６２、Ｑ７２のカ
レントミラー回路から前記トランジスタＱ８のエミッタ
に加えており、トランジスタＱ８のベース電流はトラン
ジスタＱ９、Ｑ１０のカレントミラー回路を通して利得
制御回路へ入力される。利得制御回路の構成は図２の第
１実施例と全く同一である。
【００２３】この第２の実施例における要部の構成（図
２と異なる部分の構成）を図８を参照して説明する。説
明の便宜上、図８には電流や電圧等を付記している。
今、図８において、Ｒ３＝Ｒ４＝Ｒ７＝Ｒ８としてバイ
アス電流をそれぞれＩ／２とする。また、Ｒ１１＝Ｒ１
２＝２Ｒ１とする。
２と異なる部分の構成）を図８を参照して説明する。説
明の便宜上、図８には電流や電圧等を付記している。
今、図８において、Ｒ３＝Ｒ４＝Ｒ７＝Ｒ８としてバイ
アス電流をそれぞれＩ／２とする。また、Ｒ１１＝Ｒ１
２＝２Ｒ１とする。
【００２４】Ｖ１＞Ｖ２の場合は、図８の左側の差動増
幅器が動作し、逆にＶ１＜Ｖ２の場合は、右側の差動増
幅器が動作してトランジスタＱ８のエミッタには｜Ｖ1
−Ｖ2｜に比例した電流が入力されることになる。ここ
では、Ｖ１＞Ｖ２の場合についてのみ説明する。トラン
ジスタＱ８のエミッタへの流入電流は、 ２ΔＩ＝（Ｖ1−Ｖ2）／Ｒ１ となり、抵抗Ｒ５、Ｒ６、及びトランジスタＱ９、Ｑ１
０で構成されるカレントミラー回路によりトランジスタ
Ｑ１０のコレクタ電流は、Ｒ５＝Ｒ６とすると、 ２ΔＩ／ｈfe＝｛（Ｖ1−Ｖ2）／Ｒ１｝・（１／ｈfe） となる。このトランジスタＱ１０のコレクタ電流が与え
られる利得制御回路の動作等は図６に関して行なった説
明に準ずるので、その説明は省略する。
幅器が動作し、逆にＶ１＜Ｖ２の場合は、右側の差動増
幅器が動作してトランジスタＱ８のエミッタには｜Ｖ1
−Ｖ2｜に比例した電流が入力されることになる。ここ
では、Ｖ１＞Ｖ２の場合についてのみ説明する。トラン
ジスタＱ８のエミッタへの流入電流は、 ２ΔＩ＝（Ｖ1−Ｖ2）／Ｒ１ となり、抵抗Ｒ５、Ｒ６、及びトランジスタＱ９、Ｑ１
０で構成されるカレントミラー回路によりトランジスタ
Ｑ１０のコレクタ電流は、Ｒ５＝Ｒ６とすると、 ２ΔＩ／ｈfe＝｛（Ｖ1−Ｖ2）／Ｒ１｝・（１／ｈfe） となる。このトランジスタＱ１０のコレクタ電流が与え
られる利得制御回路の動作等は図６に関して行なった説
明に準ずるので、その説明は省略する。
【００２５】
【発明の効果】以上説明したように本発明によれば、通
常のバイポーラ集積回路によって応用範囲の広いフロー
ティングタイプの可変抵抗回路を実現することができ、
コスト上有利である。
常のバイポーラ集積回路によって応用範囲の広いフロー
ティングタイプの可変抵抗回路を実現することができ、
コスト上有利である。
【図１】本発明を実施した等価フローティング抵抗回路
の構成図。
の構成図。
【図２】その具体的な回路図。
【図３】その一部の素子の平面図。
【図４】その一部の素子の特性図。
【図５】図２の回路の動作を説明するための図。
【図６】その利得制御回路部の説明図。
【図７】第２の具体的回路図。
【図８】その動作説明図。
１、Ｑ１ ＰＮＰトランジスタ ２、３ 検出回路 ４ ＰＮＰトランジスタ（信号発生回路） ６ 利得制御回路
Claims (1)
- 【請求項１】順方向と逆方向とで同一の特性を示すとと
もにコレクタとエミッタを入出力端子とするＰＮＰトラ
ンジスタと、 前記コレクタとエミッタの電位差を検出する検出回路
と、 前記検出回路による検出電圧の絶対値に比例した信号を
発生する信号発生回路と、 前記信号発生回路で発生した信号を増幅或いは減衰して
前記ＰＮＰトランジスタの導通度を制御するためのベー
ス電流を発生する利得制御回路と、 から成る等価フローティング抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34248692A JP2935781B2 (ja) | 1992-12-22 | 1992-12-22 | 等価フローティング抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34248692A JP2935781B2 (ja) | 1992-12-22 | 1992-12-22 | 等価フローティング抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188680A JPH06188680A (ja) | 1994-07-08 |
| JP2935781B2 true JP2935781B2 (ja) | 1999-08-16 |
Family
ID=18354119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34248692A Expired - Fee Related JP2935781B2 (ja) | 1992-12-22 | 1992-12-22 | 等価フローティング抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2935781B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3071116A1 (fr) * | 2017-09-13 | 2019-03-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif modifiant la valeur d'impedance d'une resistance de reference |
-
1992
- 1992-12-22 JP JP34248692A patent/JP2935781B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3071116A1 (fr) * | 2017-09-13 | 2019-03-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif modifiant la valeur d'impedance d'une resistance de reference |
| EP3457566A1 (fr) * | 2017-09-13 | 2019-03-20 | Commissariat à l'énergie atomique et aux énergies alternatives | Dispositif modifiant la valeur d'impedance d'une resistance de reference |
| US10886915B2 (en) | 2017-09-13 | 2021-01-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device modifying the impedance value of a reference resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188680A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3805093A (en) | Transistor circuit | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH0322723B2 (ja) | ||
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US6031414A (en) | Constant current circuit with small output current fluctuation | |
| JP2607729B2 (ja) | ヒステリシスコンパレータ | |
| KR20030057278A (ko) | 이득 제어 회로 | |
| JPH0312721B2 (ja) | ||
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US4260945A (en) | Regulated current source circuits | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| JPH0257372B2 (ja) | ||
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JPH0220164B2 (ja) | ||
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPH0462608B2 (ja) | ||
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH10190453A (ja) | 差動チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |