JP3016317B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP3016317B2 JP3016317B2 JP5018304A JP1830493A JP3016317B2 JP 3016317 B2 JP3016317 B2 JP 3016317B2 JP 5018304 A JP5018304 A JP 5018304A JP 1830493 A JP1830493 A JP 1830493A JP 3016317 B2 JP3016317 B2 JP 3016317B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- current
- collector
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は可変利得増幅器に関し、
特に集積回路で使用する自動利得制御回路の可変利得増
幅器に関する。
特に集積回路で使用する自動利得制御回路の可変利得増
幅器に関する。
【０００２】
【従来の技術】従来の可変利得増幅器の一例は、例えば
図３に示すように、トランジスタＱ２３，Ｑ２４から成
る第１の差動対と、トランジスタＱ２５，Ｑ２６から成
る第２の差動対とで構成される利得制御電圧を入力とす
る双差動対とを設け、トランジスタＱ２１，Ｑ２２とエ
ミッタに挿入された抵抗ＲＥ２１，ＲＥ２２から成り、
極性の異なる信号ｖをそれぞれのベースの入力とする第
３の差動対のコレクタを前記双差動対のそれぞれの共通
エミッタに接続した構成を有している。
図３に示すように、トランジスタＱ２３，Ｑ２４から成
る第１の差動対と、トランジスタＱ２５，Ｑ２６から成
る第２の差動対とで構成される利得制御電圧を入力とす
る双差動対とを設け、トランジスタＱ２１，Ｑ２２とエ
ミッタに挿入された抵抗ＲＥ２１，ＲＥ２２から成り、
極性の異なる信号ｖをそれぞれのベースの入力とする第
３の差動対のコレクタを前記双差動対のそれぞれの共通
エミッタに接続した構成を有している。
【０００３】前記第３の差動対のエミッタに接続された
抵抗ＲＥ２１，ＲＥ２２は互いに接続されると共に、定
電流Ｉ０の電流源Ｊ２１に接続され、出力信号ｖ０は双
差動対のコレクタに挿入された抵抗ＲＬ２１から取り出
す。図３の可変利得増幅器において、バイアスされた状
態ではトランジスタＱ２３，Ｑ２４，Ｑ２５，Ｑ２６か
ら成る双差動対のそれぞれのコレクタに流れる電流は互
いに等しい。
抵抗ＲＥ２１，ＲＥ２２は互いに接続されると共に、定
電流Ｉ０の電流源Ｊ２１に接続され、出力信号ｖ０は双
差動対のコレクタに挿入された抵抗ＲＬ２１から取り出
す。図３の可変利得増幅器において、バイアスされた状
態ではトランジスタＱ２３，Ｑ２４，Ｑ２５，Ｑ２６か
ら成る双差動対のそれぞれのコレクタに流れる電流は互
いに等しい。
【０００４】ここで、入力端子２１，２２に入力される
制御電圧の電圧差がＶＡだけ変化してトランジスタＱ２
３に流れる電流ＩＱ２３とトランジスタＱ２４に流れる
電流ＩＱ２４の比がＡ：１になったとすれば、図３の可
変利得増幅器の電圧利得ＧＶは、電流源Ｊ２１の値をＩ
０として、次式のようになる。
制御電圧の電圧差がＶＡだけ変化してトランジスタＱ２
３に流れる電流ＩＱ２３とトランジスタＱ２４に流れる
電流ＩＱ２４の比がＡ：１になったとすれば、図３の可
変利得増幅器の電圧利得ＧＶは、電流源Ｊ２１の値をＩ
０として、次式のようになる。
【０００５】 ＧＶ＝ＲＬ／（ｒｅ＋ＲＥ）・Ａ／（１＋Ａ） ここで、Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ）），ｒｅ＝
ＫＴ／Ｑ／（Ｉ０／２）であるので、制御電圧を変化さ
せることにより、利得を変化させることができる。ただ
し、Ｋはボルツマンの定数、Ｑは電子の素電荷、Ｔは接
合温度である。また、このときの出力端子２３のバイア
ス電位をＶＢｏｕｔ、電流源Ｊ２１の電流値をＩ０、電
源２４の電圧をＶｃｃとすれば、次式となる。
ＫＴ／Ｑ／（Ｉ０／２）であるので、制御電圧を変化さ
せることにより、利得を変化させることができる。ただ
し、Ｋはボルツマンの定数、Ｑは電子の素電荷、Ｔは接
合温度である。また、このときの出力端子２３のバイア
ス電位をＶＢｏｕｔ、電流源Ｊ２１の電流値をＩ０、電
源２４の電圧をＶｃｃとすれば、次式となる。
【０００６】 ＶＢｏｕｔ＝Ｖｃｃ−ＲＬ・Ｉ０／２・Ａ／（１＋Ａ） 図４は従来の可変利得増幅器の他例を示す回路図であ
る。図４において、従来の可変利得増幅器の他例は、ト
ランジスタＱ３３，Ｑ３４から成る第１の差動対と、ト
ランジスタＱ３５，Ｑ３６から成る第２の差動対とで構
成される第１の双差動対を有し、前記第１の双差動対の
各々の共通エミッタにトランジスタＱ３１，Ｑ３２から
成る第３の差動対の各々のコレクタが接続され、トラン
ジスタＱ３９，Ｑ４０から成る第４の差動対とトランジ
スタＱ４１，Ｑ４２から成る第５の差動対とで構成され
る第２の双差動対を有し、前記第２の双差動対の各々共
通エミッタにトランジスタＱ３７，Ｑ３８から成る第６
の差動対の各々のコレクタが接続されている。
る。図４において、従来の可変利得増幅器の他例は、ト
ランジスタＱ３３，Ｑ３４から成る第１の差動対と、ト
ランジスタＱ３５，Ｑ３６から成る第２の差動対とで構
成される第１の双差動対を有し、前記第１の双差動対の
各々の共通エミッタにトランジスタＱ３１，Ｑ３２から
成る第３の差動対の各々のコレクタが接続され、トラン
ジスタＱ３９，Ｑ４０から成る第４の差動対とトランジ
スタＱ４１，Ｑ４２から成る第５の差動対とで構成され
る第２の双差動対を有し、前記第２の双差動対の各々共
通エミッタにトランジスタＱ３７，Ｑ３８から成る第６
の差動対の各々のコレクタが接続されている。
【０００７】前記第１の差動対の共通エミッタは第１の
電流源Ｊ３１に接続され、前記第６の差動対のエミッタ
は抵抗ＲＥ３１，ＲＥ３２を介して共に第２の電流源Ｊ
３２に接続され、前記第１，第２の双差動対を構成する
トランジスタは、トランジスタＱ３３，Ｑ４１のコレク
タが各々接続され、トランジスタＱ３４，Ｑ４２のコレ
クタが各々接続され、トランジスタＱ３５，Ｑ３９のコ
レクタが各々接続され、トランジスタＱ３６，Ｑ４０の
コレクタが各々接続されている。出力信号は、前記第
１，第２の双差動対のトランジスタＱ３５，Ｑ３９の共
通コレクタに接続された負荷抵抗ＲＬ３３より取り出
す。前記第１，第２の双差動対には、制御電圧が入力さ
れ、前記第６の差動対のベースには互いに極性の異なる
信号ｖがそれぞれ入力され、前記第３の差動対には前記
第６の差動対に印加されるバイアス電圧ＶＢと同一のバ
イアス電圧ＶＢが印加される。図４の回路では、第１，
第２の双差動対の入力端子３１，３２に入力される制御
電圧の電圧差がＶＡだけ変化して、トランジスタえ３９
に流れる電流ＩＱ３９とトランジスタＱ４０に流れる電
流ＩＱ４０の比がＡ：１になったとすれば、図４の可変
利得増幅器の電圧利得ＧＶは電流源Ｊ３２の電流値をＩ
０とすると、次式となる。
電流源Ｊ３１に接続され、前記第６の差動対のエミッタ
は抵抗ＲＥ３１，ＲＥ３２を介して共に第２の電流源Ｊ
３２に接続され、前記第１，第２の双差動対を構成する
トランジスタは、トランジスタＱ３３，Ｑ４１のコレク
タが各々接続され、トランジスタＱ３４，Ｑ４２のコレ
クタが各々接続され、トランジスタＱ３５，Ｑ３９のコ
レクタが各々接続され、トランジスタＱ３６，Ｑ４０の
コレクタが各々接続されている。出力信号は、前記第
１，第２の双差動対のトランジスタＱ３５，Ｑ３９の共
通コレクタに接続された負荷抵抗ＲＬ３３より取り出
す。前記第１，第２の双差動対には、制御電圧が入力さ
れ、前記第６の差動対のベースには互いに極性の異なる
信号ｖがそれぞれ入力され、前記第３の差動対には前記
第６の差動対に印加されるバイアス電圧ＶＢと同一のバ
イアス電圧ＶＢが印加される。図４の回路では、第１，
第２の双差動対の入力端子３１，３２に入力される制御
電圧の電圧差がＶＡだけ変化して、トランジスタえ３９
に流れる電流ＩＱ３９とトランジスタＱ４０に流れる電
流ＩＱ４０の比がＡ：１になったとすれば、図４の可変
利得増幅器の電圧利得ＧＶは電流源Ｊ３２の電流値をＩ
０とすると、次式となる。
【０００８】 ＧＶ＝ＲＬ／（ｒｅ＋ＲＥ）・Ａ／（Ａ＋１） ここで、Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ）），ｒｅ＝
ＫＴ／Ｑ／（Ｉ０／２）であるので、制御電圧を変化さ
せることにより、利得を変化させることができる。ただ
し、Ｋはボルツマンの定数、Ｑは電子の素電荷、Ｔは接
合温度である。出力端子３３のバイアス電位をＶＢｏｕ
ｔ、電流源Ｊ３１，Ｌ３２の電流値をＩ０、電源３４の
電圧をＶｃｃとすれば、次式となる。
ＫＴ／Ｑ／（Ｉ０／２）であるので、制御電圧を変化さ
せることにより、利得を変化させることができる。ただ
し、Ｋはボルツマンの定数、Ｑは電子の素電荷、Ｔは接
合温度である。出力端子３３のバイアス電位をＶＢｏｕ
ｔ、電流源Ｊ３１，Ｌ３２の電流値をＩ０、電源３４の
電圧をＶｃｃとすれば、次式となる。
【０００９】ＶＢｏｕｔ＝Ｖｃｃ−ＲＬ・Ｉ０／２
【発明が解決しようとする課題】図３の従来の可変利得
増幅器では、既に説明したように出力端子のバイアス電
位ＶＢｏｕｔは、次式となる。
増幅器では、既に説明したように出力端子のバイアス電
位ＶＢｏｕｔは、次式となる。
【００１０】 ＶＢｏｕｔ＝Ｖｃｃ−ＲＬ・Ｉ０／２・Ａ／（１＋Ａ） Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ）） 制御電圧が変化すると、出力のバイアス電位が変化する
ため、集積回路に適用した場合では次段への接続は直結
となる場合が多く、次段の入力バイアスの変化に対する
余裕を大きく見込まなければならないため、電源電圧に
余裕がない場合には不都合である。この欠点を改善する
ため、図４のような可変利得増幅器が考案されており、
前述のように制御電圧によらず、出力端子３３のバイア
ス電位を一定にできる。しかし、集積回路で使用される
プレーナー型トランジスタのコレクタには寄生容量が存
在する。図４の可変利得増幅器では図３の可変利得増幅
器に比べて負荷抵抗に接続されるトランジスタのコレク
タの数が２倍あり、寄生容量も２倍となるため、周波数
特性が負荷抵抗と寄生容量に支配的であれば、周波数特
性が二分の一程度に悪くなってしまうという欠点があっ
た。
ため、集積回路に適用した場合では次段への接続は直結
となる場合が多く、次段の入力バイアスの変化に対する
余裕を大きく見込まなければならないため、電源電圧に
余裕がない場合には不都合である。この欠点を改善する
ため、図４のような可変利得増幅器が考案されており、
前述のように制御電圧によらず、出力端子３３のバイア
ス電位を一定にできる。しかし、集積回路で使用される
プレーナー型トランジスタのコレクタには寄生容量が存
在する。図４の可変利得増幅器では図３の可変利得増幅
器に比べて負荷抵抗に接続されるトランジスタのコレク
タの数が２倍あり、寄生容量も２倍となるため、周波数
特性が負荷抵抗と寄生容量に支配的であれば、周波数特
性が二分の一程度に悪くなってしまうという欠点があっ
た。
【００１１】また、図３では、例えばトランジスタＱ２
１とＱ２３、図４では例えばトランジスタＱ３１とＱ３
３のように、従来の可変利得増幅器では差動対が二段接
続されており、それぞれのトランジスタのバイアスは独
立に設定できないため、バイアスの設定が困難であっ
た。
１とＱ２３、図４では例えばトランジスタＱ３１とＱ３
３のように、従来の可変利得増幅器では差動対が二段接
続されており、それぞれのトランジスタのバイアスは独
立に設定できないため、バイアスの設定が困難であっ
た。
【００１２】本発明の目的は、前記欠点を解決し、バイ
アス電圧を一定となし、かつ周波数特性を低下させない
で済むようにした可変利得増幅器を提供することにあ
る。
アス電圧を一定となし、かつ周波数特性を低下させない
で済むようにした可変利得増幅器を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明の可変利得増幅器
はの構成は、入力信号がそれぞれのベースに供給される
第１，第２のトランジスタで構成される第１の差動増幅
回路を設け、前記第１，第２のトランジスタのエミッタ
はそれぞれ第１，第２の抵抗を介して共通に接続され、
前記第１，第２のトランジスタのコレクタはそれぞれ第
３，第４の抵抗を介して共通に接続されると共に第３の
トランジスタのエミッタに接続され、前記第３のトラン
ジスタのコレクタは第１の電源に接続され、前記第３の
トランジスタのベースは第５の抵抗を介して前記第１の
電源に接続され、第１，第２の制御電圧がそれぞれのベ
ースに供給される第４，第５及び第６，第７のトランジ
スタから構成される第２の差動増幅回路を設け、前記第
４，第５，第６，第７のトランジスタのエミッタは共通
に接続されると共に第１の電流源に接続され、前記第
６，第７のトランジスタのコレクタは共通に接続され、
前記第４のトランジスタのコレクタは第２の電源に接続
され、前記第１の差動増幅回路に供給される電流を前記
第６，第７のトランジスタの共通コレクタに流れる電流
で可変し、前記第５の抵抗に供給する電流を前記第５の
トランジスタのコレクタ電流で可変することを特徴とす
る。
はの構成は、入力信号がそれぞれのベースに供給される
第１，第２のトランジスタで構成される第１の差動増幅
回路を設け、前記第１，第２のトランジスタのエミッタ
はそれぞれ第１，第２の抵抗を介して共通に接続され、
前記第１，第２のトランジスタのコレクタはそれぞれ第
３，第４の抵抗を介して共通に接続されると共に第３の
トランジスタのエミッタに接続され、前記第３のトラン
ジスタのコレクタは第１の電源に接続され、前記第３の
トランジスタのベースは第５の抵抗を介して前記第１の
電源に接続され、第１，第２の制御電圧がそれぞれのベ
ースに供給される第４，第５及び第６，第７のトランジ
スタから構成される第２の差動増幅回路を設け、前記第
４，第５，第６，第７のトランジスタのエミッタは共通
に接続されると共に第１の電流源に接続され、前記第
６，第７のトランジスタのコレクタは共通に接続され、
前記第４のトランジスタのコレクタは第２の電源に接続
され、前記第１の差動増幅回路に供給される電流を前記
第６，第７のトランジスタの共通コレクタに流れる電流
で可変し、前記第５の抵抗に供給する電流を前記第５の
トランジスタのコレクタ電流で可変することを特徴とす
る。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の可変利得増幅器を示
す回路図である。図１において、本実施例は、トランジ
スタＱ１，Ｑ２から成る差動対と、エミッタ抵抗ＲＥ
１，ＲＥ２と、負荷抵抗ＲＬ１，ＲＬ２と、第１の電流
源Ｊ１とから構成され、信号ｖを入力とする差動増幅器
と、第２の電流源Ｊ２と抵抗ＲＬ３，ＲＢと、トランジ
スタＱ３とから構成されるバイアス回路と、制御電圧を
入力とし前記電流源Ｊ１，Ｊ２に電流を送出する差動対
を有する。前記差動対は、トランジスタＱ４，Ｑ５，Ｑ
６，Ｑ７から成り、トランジスタＱ６，Ｑ７のコレクタ
を共通に接続した構成を有する。前記バイアス回路は、
前記差動増幅器の負荷抵抗ＲＬ１，ＲＬ２に接続され、
抵抗ＲＬ１，ＲＬ２，ＲＬ３は同じ抵抗値に選ばれる。
る。図１は本発明の第１の実施例の可変利得増幅器を示
す回路図である。図１において、本実施例は、トランジ
スタＱ１，Ｑ２から成る差動対と、エミッタ抵抗ＲＥ
１，ＲＥ２と、負荷抵抗ＲＬ１，ＲＬ２と、第１の電流
源Ｊ１とから構成され、信号ｖを入力とする差動増幅器
と、第２の電流源Ｊ２と抵抗ＲＬ３，ＲＢと、トランジ
スタＱ３とから構成されるバイアス回路と、制御電圧を
入力とし前記電流源Ｊ１，Ｊ２に電流を送出する差動対
を有する。前記差動対は、トランジスタＱ４，Ｑ５，Ｑ
６，Ｑ７から成り、トランジスタＱ６，Ｑ７のコレクタ
を共通に接続した構成を有する。前記バイアス回路は、
前記差動増幅器の負荷抵抗ＲＬ１，ＲＬ２に接続され、
抵抗ＲＬ１，ＲＬ２，ＲＬ３は同じ抵抗値に選ばれる。
【００１５】次に、動作について説明する。バイアスさ
れた状態から入力端子１に入力される制御電圧が入力端
子２に入力されている電圧よりＶＡだけ変化したとする
と、電流源Ｊ１，Ｊ２，Ｊ３の電流値をそれぞれＩ０，
Ｉ１，Ｉ２とすれは、トランジスタＱ６，Ｑ７の共通コ
レクタに流れる電流ＩＡ，トランジスタＱ５のコレクタ
に流れる電流ＩＢは、それぞれ次式となる。
れた状態から入力端子１に入力される制御電圧が入力端
子２に入力されている電圧よりＶＡだけ変化したとする
と、電流源Ｊ１，Ｊ２，Ｊ３の電流値をそれぞれＩ０，
Ｉ１，Ｉ２とすれは、トランジスタＱ６，Ｑ７の共通コ
レクタに流れる電流ＩＡ，トランジスタＱ５のコレクタ
に流れる電流ＩＢは、それぞれ次式となる。
【００１６】 ＩＡ＝Ｉ２・Ａ／（１＋Ａ） ＩＢ＝Ｉ２／２／（１＋Ａ） 但し、Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ））であり、Ｋ
はボルツマンの定数、Ｑは電子の素電荷、Ｔは接合温
度。
はボルツマンの定数、Ｑは電子の素電荷、Ｔは接合温
度。
【００１７】電源４の電圧をＶｃｃ．トランジスタＱ３
のベース・エミッタ間電位をＶＢＥＱ３とすると、出力
端子３のバイアス電位ＶＢｏｕｔは、ＶＢｏｕｔ＝Ｖｃ
ｃ−ＶＢＥＱ３−ＲＬ３Ｉ１−ＲＬ１Ｉ０／２＋Ｉ２／
２／（１＋Ａ）・（ＲＬ３＋ＡＲＬ１）となる。抵抗Ｒ
Ｌ１，ＲＬ２，ＲＬ３の値を等しくＲＬと選べば、ＶＢ
ｏｕｔ＝Ｖｃｃ−ＶＢＥＱ３−ＲＬ（Ｉ１＋Ｉ０／２−
Ｉ２／２）となり、入力端子１，２に制御電圧が入力さ
れても、出力端子３のバイアス電圧は一定とすることが
できる。なお、抵抗ＲＢはトランジスタＱ６，Ｑ７が飽
和にない程度の電圧降下を発生する。また、電圧利得Ｇ
Ｖは、次式となる。
のベース・エミッタ間電位をＶＢＥＱ３とすると、出力
端子３のバイアス電位ＶＢｏｕｔは、ＶＢｏｕｔ＝Ｖｃ
ｃ−ＶＢＥＱ３−ＲＬ３Ｉ１−ＲＬ１Ｉ０／２＋Ｉ２／
２／（１＋Ａ）・（ＲＬ３＋ＡＲＬ１）となる。抵抗Ｒ
Ｌ１，ＲＬ２，ＲＬ３の値を等しくＲＬと選べば、ＶＢ
ｏｕｔ＝Ｖｃｃ−ＶＢＥＱ３−ＲＬ（Ｉ１＋Ｉ０／２−
Ｉ２／２）となり、入力端子１，２に制御電圧が入力さ
れても、出力端子３のバイアス電圧は一定とすることが
できる。なお、抵抗ＲＢはトランジスタＱ６，Ｑ７が飽
和にない程度の電圧降下を発生する。また、電圧利得Ｇ
Ｖは、次式となる。
【００１８】ＧＶ＝ＲＬ／（ｒｅ＋ＲＥ） 但し、ｒｅ＝ＫＴ／Ｑ／（（Ｉ０−Ｉ２・Ａ／（１＋
Ａ））／２），Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ））。
Ａ））／２），Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ））。
【００１９】一方、負荷抵抗ＲＬ１に接続されるトラン
ジスタのコレクタは１つであり、負荷抵抗に入る寄生容
量は、図３の従来例と同様で周波数特性は同程度であ
る。さらに、トランジスタＱ４，Ｑ５，Ｑ６，Ｑ７で構
成され制御電圧を入力とする差動対と、トランジスタＱ
１，Ｑ２で構成され信号ｖを入力とする差動増幅器のバ
イアスは、それぞれ独立に設定できる。
ジスタのコレクタは１つであり、負荷抵抗に入る寄生容
量は、図３の従来例と同様で周波数特性は同程度であ
る。さらに、トランジスタＱ４，Ｑ５，Ｑ６，Ｑ７で構
成され制御電圧を入力とする差動対と、トランジスタＱ
１，Ｑ２で構成され信号ｖを入力とする差動増幅器のバ
イアスは、それぞれ独立に設定できる。
【００２０】図２は、本発明の第２の実施例の回路図で
ある。図２において、第２の実施例は、トランジスタＱ
１１，Ｑ１２から成る差動対と、エミッタ抵抗ＲＥ１
１，ＲＥ１２と、負荷抵抗ＲＬ１１，ＲＬ１２と、トラ
ンジスタＱ１８，Ｑ１９から成る第一のカレントミラー
から構成され、信号ｖを入力とする差動増幅器を設け、
トランジスタＱ１０，Ｑ２０から構成される第二のカレ
ントミラーと、抵抗ＲＬ１３，トランジスタＱ１３から
構成されるバイアス回路と、制御電圧を入力とし前記第
一，第二のカレントミラーの電流を与える差動対とを有
する。
ある。図２において、第２の実施例は、トランジスタＱ
１１，Ｑ１２から成る差動対と、エミッタ抵抗ＲＥ１
１，ＲＥ１２と、負荷抵抗ＲＬ１１，ＲＬ１２と、トラ
ンジスタＱ１８，Ｑ１９から成る第一のカレントミラー
から構成され、信号ｖを入力とする差動増幅器を設け、
トランジスタＱ１０，Ｑ２０から構成される第二のカレ
ントミラーと、抵抗ＲＬ１３，トランジスタＱ１３から
構成されるバイアス回路と、制御電圧を入力とし前記第
一，第二のカレントミラーの電流を与える差動対とを有
する。
【００２１】前記差動対は、トランジスタＱ１４，Ｑ１
５，Ｑ１６，Ｑ１７から成り、トランジスタＱ１６，Ｑ
１７のコレクタを共通に接続し、トランジスタＱ１４，
Ｑ１５，Ｑ１６，Ｑ１７のエミッタは共通に接続される
と共に、電流源Ｊ１１に接続した構成を有する。前記バ
イアス回路は、前記差動増幅器の負荷抵抗ＲＬ１１，Ｒ
Ｌ１２に接続され、抵抗ＲＬ１１，ＲＬ１２，ＲＬ１３
は同じ値に選ばれる。
５，Ｑ１６，Ｑ１７から成り、トランジスタＱ１６，Ｑ
１７のコレクタを共通に接続し、トランジスタＱ１４，
Ｑ１５，Ｑ１６，Ｑ１７のエミッタは共通に接続される
と共に、電流源Ｊ１１に接続した構成を有する。前記バ
イアス回路は、前記差動増幅器の負荷抵抗ＲＬ１１，Ｒ
Ｌ１２に接続され、抵抗ＲＬ１１，ＲＬ１２，ＲＬ１３
は同じ値に選ばれる。
【００２２】次に、動作について説明する。バイアスさ
れた状態から入力端子１１に入力される制御電圧が入力
端子１２に入力されている電圧よりＶＡだけ変化したと
すると、電流源Ｊ１１の電流値をＩ０とすれば、トラン
ジスタＱ１６，Ｑ１７の共通コレクタに流れる電流Ｉ
Ａ，トランジスタＱ１５のコレクタに流れる電流ＩＢ
は、それぞれ次式となる。
れた状態から入力端子１１に入力される制御電圧が入力
端子１２に入力されている電圧よりＶＡだけ変化したと
すると、電流源Ｊ１１の電流値をＩ０とすれば、トラン
ジスタＱ１６，Ｑ１７の共通コレクタに流れる電流Ｉ
Ａ，トランジスタＱ１５のコレクタに流れる電流ＩＢ
は、それぞれ次式となる。
【００２３】 ＩＡ＝Ｉ０・Ａ／（１＋Ａ） ＩＢ＝Ｉ０／２／（１＋Ａ） 但し、Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ）），Ｋはボル
ツマンの定数、Ｑは電子の素電荷、Ｔは接合温度であ
り、電源１４の電圧をＶｃｃ，トランジスタＱ１３のベ
ース・エミッタ間電位をＶＢＥＱ１３とすると、出力端
子１３のバイアス電位ＶＢｏｕｔは、ＶＢｏｕｔ＝Ｖｃ
ｃ−ＶＢＥＱ１３−Ｉ０／２／（１＋Ａ）（ＲＬ３＋Ａ
・ＲＬ１）となる。抵抗ＲＬ１，ＲＬ２，ＲＬ３の値を
等しくＲＬと選べば、ＶＢｏｕｔ＝Ｖｃｃ−ＶＢＥＱ１
３−Ｉ０／２・ＲＬとなり、入力端子１１，１２に制御
電圧が入力されても、出力端子１３のバイアス電圧は一
定とすることができる。また、電圧利得ＧＶは、次式と
なる。
ツマンの定数、Ｑは電子の素電荷、Ｔは接合温度であ
り、電源１４の電圧をＶｃｃ，トランジスタＱ１３のベ
ース・エミッタ間電位をＶＢＥＱ１３とすると、出力端
子１３のバイアス電位ＶＢｏｕｔは、ＶＢｏｕｔ＝Ｖｃ
ｃ−ＶＢＥＱ１３−Ｉ０／２／（１＋Ａ）（ＲＬ３＋Ａ
・ＲＬ１）となる。抵抗ＲＬ１，ＲＬ２，ＲＬ３の値を
等しくＲＬと選べば、ＶＢｏｕｔ＝Ｖｃｃ−ＶＢＥＱ１
３−Ｉ０／２・ＲＬとなり、入力端子１１，１２に制御
電圧が入力されても、出力端子１３のバイアス電圧は一
定とすることができる。また、電圧利得ＧＶは、次式と
なる。
【００２４】ＧＶ＝ＲＬ／（ｒｅ＋ＲＥ） 但し、ｒｅ＝ＫＴ／Ｑ／（Ｉ０・Ａ／（１＋Ａ））／
２），Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ））。
２），Ａ＝ｅｘｐ（Ｑ｜ＶＡ｜／（ＫＴ））。
【００２５】周波数特性，バイアス電圧設定について
は、図１の実施例と同様であるが、図２の実施例は、図
１の実施例よりも少ない素子数で実現できる。
は、図１の実施例と同様であるが、図２の実施例は、図
１の実施例よりも少ない素子数で実現できる。
【００２６】
【発明の効果】以上説明したように、本発明の可変利得
増幅器は、出力バイアス電圧を一定にできると共に周波
数特性を悪化させないという効果を有する。
増幅器は、出力バイアス電圧を一定にできると共に周波
数特性を悪化させないという効果を有する。
【００２７】その一例を示すと、トランジスタを飽和さ
せないために必要なコレクタ・エミッタ間電圧を１Ｖ，
トランジスタのベース・エミッタ間電圧を０．８Ｖと
し、電流源は通常カレントミラーが使用されるため、必
要な電圧は１Ｖ程度であるとする。更に出力振幅を１Ｖ
にとったと仮定すると、図３の従来例では、制御電圧の
バイアス設定範囲は（２．８Ｖ〜Ｖｃｃ−１．２Ｖ）、
入力信号のバイアス設定範囲は（１．８Ｖ〜Ｖｃｃ−
２．２Ｖ）となる。一方、図２の本発明の可変利得増幅
器では、制御電圧のバイアス設定範囲は（０．８Ｖ〜Ｖ
ｃｃ−１．８Ｖ）、入力信号のバイアス設定範囲は
（１．８Ｖ〜Ｖｃｃ−２．２Ｖ）となり、バイアス設定
の幅が広がると共に、制御電圧と入力信号のバイアスを
独立に設定できるという利点がある。制御信号と入力信
号のバイアスは独立に設定できるため、バイアスの設定
が容易になり、設計が容易な可変利得増幅器を提供でき
るという効果も有する。
せないために必要なコレクタ・エミッタ間電圧を１Ｖ，
トランジスタのベース・エミッタ間電圧を０．８Ｖと
し、電流源は通常カレントミラーが使用されるため、必
要な電圧は１Ｖ程度であるとする。更に出力振幅を１Ｖ
にとったと仮定すると、図３の従来例では、制御電圧の
バイアス設定範囲は（２．８Ｖ〜Ｖｃｃ−１．２Ｖ）、
入力信号のバイアス設定範囲は（１．８Ｖ〜Ｖｃｃ−
２．２Ｖ）となる。一方、図２の本発明の可変利得増幅
器では、制御電圧のバイアス設定範囲は（０．８Ｖ〜Ｖ
ｃｃ−１．８Ｖ）、入力信号のバイアス設定範囲は
（１．８Ｖ〜Ｖｃｃ−２．２Ｖ）となり、バイアス設定
の幅が広がると共に、制御電圧と入力信号のバイアスを
独立に設定できるという利点がある。制御信号と入力信
号のバイアスは独立に設定できるため、バイアスの設定
が容易になり、設計が容易な可変利得増幅器を提供でき
るという効果も有する。
【図１】本発明の第１の実施例の可変利得増幅器の回路
図である。
図である。
【図２】本発明の第２の実施例の回路図である。
【図３】従来の可変利得増幅器の一例の回路図である。
【図４】従来の可変利得増幅器の他例の回路図である。
１，２，１１，１２，２１，２２，３１，３２ 入力
端子 ３，１３，２３，３３ 出力端子 ４，１４，２４，３４ 電源 ＲＥ１，ＲＥ２，ＲＥ１１，ＲＥ１２，ＲＥ２２，ＲＥ
３１，ＲＥ３２ エミッタ抵抗 ＲＬ１，ＲＬ２，ＲＬ３，ＲＬ１１，ＲＬ１２，ＲＬ１
３，ＲＬ２１，ＲＬ２２，ＲＬ３１，ＲＬ３２，ＲＬ３
３，ＲＬ３４ 負荷抵抗 Ｑ１〜Ｑ７，Ｑ１０〜Ｑ２６，Ｑ３１〜Ｑ４２ トラ
ンジスタ Ｊ１〜Ｊ３，Ｊ１１，Ｊ２１，Ｊ３１，Ｊ３２ 電流
源 ＶＢ バイアス電圧 ｖ 信号
端子 ３，１３，２３，３３ 出力端子 ４，１４，２４，３４ 電源 ＲＥ１，ＲＥ２，ＲＥ１１，ＲＥ１２，ＲＥ２２，ＲＥ
３１，ＲＥ３２ エミッタ抵抗 ＲＬ１，ＲＬ２，ＲＬ３，ＲＬ１１，ＲＬ１２，ＲＬ１
３，ＲＬ２１，ＲＬ２２，ＲＬ３１，ＲＬ３２，ＲＬ３
３，ＲＬ３４ 負荷抵抗 Ｑ１〜Ｑ７，Ｑ１０〜Ｑ２６，Ｑ３１〜Ｑ４２ トラ
ンジスタ Ｊ１〜Ｊ３，Ｊ１１，Ｊ２１，Ｊ３１，Ｊ３２ 電流
源 ＶＢ バイアス電圧 ｖ 信号
フロントページの続き (56)参考文献 特開 平２−65513（ＪＰ，Ａ) 特開 平２−65512（ＪＰ，Ａ) 特開 平１−317009（ＪＰ，Ａ) 特開 昭62−7210（ＪＰ，Ａ) 特開 昭61−93710（ＪＰ，Ａ) 特開 昭62−173811（ＪＰ，Ａ) 特開 昭61−98422（ＪＰ，Ａ) 実開 平２−819（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/18 H03G 3/45 H03G 3/30
Claims (3)
- 【請求項１】 入力信号がそれぞれのベースに供給され
る第１，第２のトランジスタで構成される第１の差動増
幅回路を設け、前記第１，第２のトランジスタのエミッ
タはそれぞれ第１，第２の抵抗を介して共通に接続さ
れ、前記第１，第２のトランジスタのコレクタはそれぞ
れ第３，第４の抵抗を介して共通に接続されると共に第
３のトランジスタのエミッタに接続され、前記第３のト
ランジスタのコレクタは第１の電源に接続され、前記第
３のトランジスタのベースは第５の抵抗を介して前記第
１の電源に接続され、第１，第２の制御電圧がそれぞれ
のベースに供給される第４，第５及び第６，第７のトラ
ンジスタから構成される第２の差動増幅回路を設け、前
記第４，第５，第６，第７のトランジスタのエミッタは
共通に接続されると共に第１の電流源に接続され、前記
第６，第７のトランジスタのコレクタは共通に接続さ
れ、前記第４のトランジスタのコレクタは第２の電源に
接続され、前記第１の差動増幅回路に供給される電流を
前記第６，第７のトランジスタの共通コレクタに流れる
電流で可変し、前記第５の抵抗に供給する電流を前記第
５のトランジスタのコレクタ電流で可変することを特徴
とする可変利得増幅器。 - 【請求項２】 前記第６，第７のトランジスタのコレク
タと前記第１，第２の抵抗とが、第２の電流源を介し
て、前記第２の電源に接続され、前記第３のトランジス
タのベースは第６の抵抗を介して第３の電流源に接続さ
れ、前記第５のトランジスタのコレクタは前記第３の電
流源に接続され、前記第３の電流源は前記第２の電源に
接続されている請求項１に記載の可変利得増幅器。 - 【請求項３】 前記第６，第７のトランジスタのコレク
タと前記第１，第２の抵抗とが、第１のカレントミラー
に接続され、前記第５のトランジスタのコレクタと前記
第５の抵抗とが、第２のカレントミラーに接続されてい
る請求項１に記載の可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018304A JP3016317B2 (ja) | 1993-02-05 | 1993-02-05 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018304A JP3016317B2 (ja) | 1993-02-05 | 1993-02-05 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232663A JPH06232663A (ja) | 1994-08-19 |
| JP3016317B2 true JP3016317B2 (ja) | 2000-03-06 |
Family
ID=11967879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5018304A Expired - Lifetime JP3016317B2 (ja) | 1993-02-05 | 1993-02-05 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016317B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6038311B2 (ja) * | 2013-06-18 | 2016-12-07 | 久光製薬株式会社 | アプリケータ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031763A (ja) * | 1998-07-14 | 2000-01-28 | Fujitsu Ltd | 可変利得回路 |
| KR100506351B1 (ko) * | 2002-12-10 | 2005-08-05 | 한국전자통신연구원 | 가변 이득 증폭기 |
| US20140253087A1 (en) * | 2013-03-05 | 2014-09-11 | Richwave Technology Corp. | Fixed voltage generating circuit |
| US9088252B2 (en) | 2013-03-05 | 2015-07-21 | Richwave Technology Corp. | Fixed voltage generating circuit |
-
1993
- 1993-02-05 JP JP5018304A patent/JP3016317B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6038311B2 (ja) * | 2013-06-18 | 2016-12-07 | 久光製薬株式会社 | アプリケータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232663A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293136A (en) | Two-stage rail-to-rail operational amplifier | |
| EP0144647B1 (en) | Differential amplifier | |
| US5266852A (en) | Filter circuit for integrated circuit | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| JPH0322723B2 (ja) | ||
| JPH098569A (ja) | 差動増幅回路 | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| US6031414A (en) | Constant current circuit with small output current fluctuation | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| GB2219898A (en) | Automatic gain control circuit | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5467045A (en) | Integrator including an offset eliminating circuit and capable of operating with low voltage | |
| US5307027A (en) | Current mirror with low copying error | |
| US4804927A (en) | Current amplifier circuit | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JP3584900B2 (ja) | バンドギャップ基準電圧回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| US4230980A (en) | Bias circuit | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP2682460B2 (ja) | 演算増幅器 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2604530Y2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |