JP2604530Y2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2604530Y2 JP2604530Y2 JP1993056122U JP5612293U JP2604530Y2 JP 2604530 Y2 JP2604530 Y2 JP 2604530Y2 JP 1993056122 U JP1993056122 U JP 1993056122U JP 5612293 U JP5612293 U JP 5612293U JP 2604530 Y2 JP2604530 Y2 JP 2604530Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、演算増幅器等の出力段
及びその周辺部分の回路として使用される出力回路に係
り、特に低電源電圧で重い負荷を駆動できるようにした
出力回路に関するものである。
及びその周辺部分の回路として使用される出力回路に係
り、特に低電源電圧で重い負荷を駆動できるようにした
出力回路に関するものである。
【０００２】
【従来の技術】図２は従来の低電源電圧、低電力消費の
電力出力回路を示す図で、演算増幅器内に組み込んだ回
路を示す図である。この回路では、入力信号を受けるト
ランジスタＱ１、Ｑ２、そのトランジスタＱ１、Ｑ２の
エミッタ出力を受ける差動接続のトランジスタＱ３、Ｑ
４、そのトランジスタＱ３、Ｑ４の能動負荷としてのカ
レントミラー接続のトランジスタＱ５、Ｑ６、各部への
電流供給用のトランジスタＱ７、Ｑ８、抵抗Ｒ１〜Ｒ９
から入力段１が構成される。
電力出力回路を示す図で、演算増幅器内に組み込んだ回
路を示す図である。この回路では、入力信号を受けるト
ランジスタＱ１、Ｑ２、そのトランジスタＱ１、Ｑ２の
エミッタ出力を受ける差動接続のトランジスタＱ３、Ｑ
４、そのトランジスタＱ３、Ｑ４の能動負荷としてのカ
レントミラー接続のトランジスタＱ５、Ｑ６、各部への
電流供給用のトランジスタＱ７、Ｑ８、抵抗Ｒ１〜Ｒ９
から入力段１が構成される。
【０００３】また、トランジスタＱ５のコレクタ電圧を
入力するトランジスタＱ９、そのトランジスタＱ９のエ
ミッタ電圧を入力するトランジスタＱ１０、そのトラン
ジスタＱ１０のコレクタ電流を基準電流の一部とするよ
うカレントミラー接続されたトランジスタＱ１１、Ｑ１
２、その基準電流の一部を決める抵抗Ｒ１０により、バ
イアス設定回路２が構成される。
入力するトランジスタＱ９、そのトランジスタＱ９のエ
ミッタ電圧を入力するトランジスタＱ１０、そのトラン
ジスタＱ１０のコレクタ電流を基準電流の一部とするよ
うカレントミラー接続されたトランジスタＱ１１、Ｑ１
２、その基準電流の一部を決める抵抗Ｒ１０により、バ
イアス設定回路２が構成される。
【０００４】更に、トランジスタＱ６のコレクタ電圧を
入力するトランジスタＱ１３、そのトランジスタＱ１３
のエミッタ電圧を入力するトランジスタＱ１４、そのト
ランジスタＱ１４のエミッタ出力を受けるトランジスタ
Ｑ１５により、増幅段１３が構成される。
入力するトランジスタＱ１３、そのトランジスタＱ１３
のエミッタ電圧を入力するトランジスタＱ１４、そのト
ランジスタＱ１４のエミッタ出力を受けるトランジスタ
Ｑ１５により、増幅段１３が構成される。
【０００５】更に、トランジスタＱ１５のコレクタ出力
を受けるトランジスタＱ１６、Ｑ１７、カレントミラー
のトランジスタＱ１２の出力を受けるトランジスタＱ１
８〜Ｑ２０、抵抗Ｒ１１より出力段１４が構成される。
を受けるトランジスタＱ１６、Ｑ１７、カレントミラー
のトランジスタＱ１２の出力を受けるトランジスタＱ１
８〜Ｑ２０、抵抗Ｒ１１より出力段１４が構成される。
【０００６】この回路では、低電圧動作を可能にするた
めに、電流をソースするためのトランジスタをダーリン
トン接続ではなくトランジスタＱ２０の１個で行ってい
る。また、低消費電流を達成するためにカレントミラー
を構成するトランジスタＱ１１、Ｑ１２の電流を少なく
設定し、更に出力段の出力電流を大きくするためにトラ
ンジスタＱ２０のｈfeを大きくしている。
めに、電流をソースするためのトランジスタをダーリン
トン接続ではなくトランジスタＱ２０の１個で行ってい
る。また、低消費電流を達成するためにカレントミラー
を構成するトランジスタＱ１１、Ｑ１２の電流を少なく
設定し、更に出力段の出力電流を大きくするためにトラ
ンジスタＱ２０のｈfeを大きくしている。
【０００７】この回路の動作は次ように行われる。入力
段１の反転入力端子１ａに一定の電圧を印加した状態
で、非反転入力端子１ｂに印加している入力信号電圧が
低くなると、トランジスタＱ４のコレクタ電圧が高くな
ってトランジスタＱ１３のエミッタ電圧が高くなり、ト
ランジスタＱ１４、Ｑ１５のコレタク電圧が低下して、
出力トランジスタＱ１６、Ｑ１７のコレクタ電流が増大
する。
段１の反転入力端子１ａに一定の電圧を印加した状態
で、非反転入力端子１ｂに印加している入力信号電圧が
低くなると、トランジスタＱ４のコレクタ電圧が高くな
ってトランジスタＱ１３のエミッタ電圧が高くなり、ト
ランジスタＱ１４、Ｑ１５のコレタク電圧が低下して、
出力トランジスタＱ１６、Ｑ１７のコレクタ電流が増大
する。
【０００８】このときの出力端子４ａに現れる出力電圧
ＶOUT の最低値ＶO(L)は、接地電位を基準にして、 ＶO(L)＝ＶBEQ17 ＋ＶsatQ16 ・・・（１） になる。ＶBEQ17 はトランジスタＱ１７のベース・エミ
ッタ間電圧、ＶsatQ16はトランジスタＱ１６のコレクタ
・エミッタ間飽和電圧である。
ＶOUT の最低値ＶO(L)は、接地電位を基準にして、 ＶO(L)＝ＶBEQ17 ＋ＶsatQ16 ・・・（１） になる。ＶBEQ17 はトランジスタＱ１７のベース・エミ
ッタ間電圧、ＶsatQ16はトランジスタＱ１６のコレクタ
・エミッタ間飽和電圧である。
【０００９】一方、非反転入力端子１ｂに印加している
入力信号電圧が高くなると、上記と逆にトランジスタＱ
１５のコレクタ電圧が高くなってトランジスタＱ１６、
Ｑ１７はオフ、トランジスタＱ２０がオンしてそのコレ
クタ電流が増大する。
入力信号電圧が高くなると、上記と逆にトランジスタＱ
１５のコレクタ電圧が高くなってトランジスタＱ１６、
Ｑ１７はオフ、トランジスタＱ２０がオンしてそのコレ
クタ電流が増大する。
【００１０】このときの出力端子４ａに現れる出力電圧
ＶOUT の最高値ＶO(H)は、 ＶO(H)＝Ｖ+ −ＶsatQ12−ＶBEQ20 ・・・（２） となる。Ｖ+ は電源電圧、ＶsatQ12トランジスタＱ１２
のコレクタ・エミッタ間飽和電圧、ＶBEQ20 はトランジ
スタＱ２０のベース・エミッタ間電圧である。
ＶOUT の最高値ＶO(H)は、 ＶO(H)＝Ｖ+ −ＶsatQ12−ＶBEQ20 ・・・（２） となる。Ｖ+ は電源電圧、ＶsatQ12トランジスタＱ１２
のコレクタ・エミッタ間飽和電圧、ＶBEQ20 はトランジ
スタＱ２０のベース・エミッタ間電圧である。
【００１１】このとき出力段４には、抵抗Ｒ１０で設定
した電流がカレントミラー回路（Ｑ１１、Ｑ１２）を介
してバイアス電流Ｉｂとして供給される。そして、出力
端子４ａに流出する出力電流Ｉｏは、トランジスタＱ２
０の電流増幅率をｈfeQ20 とすると、 Ｉｏ＝Ｉｂ・ｈfeQ20 ・・・（３） となる。
した電流がカレントミラー回路（Ｑ１１、Ｑ１２）を介
してバイアス電流Ｉｂとして供給される。そして、出力
端子４ａに流出する出力電流Ｉｏは、トランジスタＱ２
０の電流増幅率をｈfeQ20 とすると、 Ｉｏ＝Ｉｂ・ｈfeQ20 ・・・（３） となる。
【００１２】
【考案が解決しようとする課題】ところが、上記回路の
構成では、最大出力振幅Ｖが、 Ｖ＝ＶO(H)−ＶO(L) ＝Ｖ+ −２ＶBE−２Ｖsat ・・・（４） に制限される。なお、ＶBE＝ＶBEQ17 ＝ＶBEQ20 、Ｖ
sat ＝ＶsatQ16＝ＶsatQ12である。
構成では、最大出力振幅Ｖが、 Ｖ＝ＶO(H)−ＶO(L) ＝Ｖ+ −２ＶBE−２Ｖsat ・・・（４） に制限される。なお、ＶBE＝ＶBEQ17 ＝ＶBEQ20 、Ｖ
sat ＝ＶsatQ16＝ＶsatQ12である。
【００１３】また、低消費電流を実現するためにバイア
ス電流Ｉｂを減らし、しかも同時に高出力電流を得るた
めには、トランジスタＱ２０の電流増幅率ｈfeを高くす
る必要があるが、製造工程において高ｈfeの制御は難し
く、耐圧が小さい等の問題が発生し易くなり生産性が良
くない。
ス電流Ｉｂを減らし、しかも同時に高出力電流を得るた
めには、トランジスタＱ２０の電流増幅率ｈfeを高くす
る必要があるが、製造工程において高ｈfeの制御は難し
く、耐圧が小さい等の問題が発生し易くなり生産性が良
くない。
【００１４】本考案の目的は、大きな出力振幅を得るこ
とができ、低電力消費を実現でき、更に出力段素子に高
ｈfeが要求されないようにした出力回路を提供すること
である。
とができ、低電力消費を実現でき、更に出力段素子に高
ｈfeが要求されないようにした出力回路を提供すること
である。
【００１５】
【課題を解決するための手段】本発明の目的は、第１の
電源（Ｖ+ ）にコレクタが接続され出力端子にエミッタ
が各々接続され、ベースに入力電圧がダイオードを介し
て印加する第１のトランジスタ（Ｑ４１）と、第２の電
源（ＧＮＤ）にエミッタが接続され上記出力端子にコレ
クタが接続された第２のトランジスタ（Ｑ４３）と、第
１の電流源（１４）の電流が基準電流の一部として供給
される第１のカレントミラー回路（Ｑ３２、Ｑ３３）
と、第２のカレントミラー回路（Ｑ３４、Ｑ３５）と、
該第２のカレントミラー回路の出力電流と第２の電流源
（１５）の電流との差分に対応する電流をベース電流と
して供給されて出力エミッタ電圧により上記第２のトラ
ンジスタを駆動し上記第２のトランジスタと同一極性の
第３のトランジスタ（Ｑ４２）と、上記第１のカレント
ミラー回路の出力電流を基準電流とし、出力側トランジ
スタのエミッタが上記第１の電源に接続され、コレクタ
が上記第１のトランジスタのベースに接続された第３の
カレントミラー回路（Ｑ３６、Ｑ３８）と、上記第１の
カレントミラー回路の出力電流を基準電流としてベース
に入力電圧が印加する第４のトランジスタ（Ｑ２９）、
上記出力端子の電圧に応じて上記第１のカレントミラー
回路の基準電流を制御する第５のトランジスタ（Ｑ３
０）、及び上記出力端子の電圧に応じて上記第２のカレ
ントミラー回路の基準電流を制御する第６のトランジス
タ（Ｑ３１）の各々にエミッタ電流を供給する第４のカ
レントミラー回路（Ｑ３６、Ｑ３７）とからなり、上記
入力電圧の上昇により、上記第１のカレントミラー回路
の出力電流を増大させて上記第３のカレントミラー回路
の出力電流を正帰還動作的に増大させ上記第１のトラン
ジスタのコレタク電流を増大させると共に、上記第２の
カレントミラーの出力電流を増大させて上記第２のトラ
ンジスタのコレクタ電流を減少させ、且つ上記入力電圧
の低下により、上記と逆の動作を行わせるようにしたこ
とを特徴とする出力回路によって達成される。
電源（Ｖ+ ）にコレクタが接続され出力端子にエミッタ
が各々接続され、ベースに入力電圧がダイオードを介し
て印加する第１のトランジスタ（Ｑ４１）と、第２の電
源（ＧＮＤ）にエミッタが接続され上記出力端子にコレ
クタが接続された第２のトランジスタ（Ｑ４３）と、第
１の電流源（１４）の電流が基準電流の一部として供給
される第１のカレントミラー回路（Ｑ３２、Ｑ３３）
と、第２のカレントミラー回路（Ｑ３４、Ｑ３５）と、
該第２のカレントミラー回路の出力電流と第２の電流源
（１５）の電流との差分に対応する電流をベース電流と
して供給されて出力エミッタ電圧により上記第２のトラ
ンジスタを駆動し上記第２のトランジスタと同一極性の
第３のトランジスタ（Ｑ４２）と、上記第１のカレント
ミラー回路の出力電流を基準電流とし、出力側トランジ
スタのエミッタが上記第１の電源に接続され、コレクタ
が上記第１のトランジスタのベースに接続された第３の
カレントミラー回路（Ｑ３６、Ｑ３８）と、上記第１の
カレントミラー回路の出力電流を基準電流としてベース
に入力電圧が印加する第４のトランジスタ（Ｑ２９）、
上記出力端子の電圧に応じて上記第１のカレントミラー
回路の基準電流を制御する第５のトランジスタ（Ｑ３
０）、及び上記出力端子の電圧に応じて上記第２のカレ
ントミラー回路の基準電流を制御する第６のトランジス
タ（Ｑ３１）の各々にエミッタ電流を供給する第４のカ
レントミラー回路（Ｑ３６、Ｑ３７）とからなり、上記
入力電圧の上昇により、上記第１のカレントミラー回路
の出力電流を増大させて上記第３のカレントミラー回路
の出力電流を正帰還動作的に増大させ上記第１のトラン
ジスタのコレタク電流を増大させると共に、上記第２の
カレントミラーの出力電流を増大させて上記第２のトラ
ンジスタのコレクタ電流を減少させ、且つ上記入力電圧
の低下により、上記と逆の動作を行わせるようにしたこ
とを特徴とする出力回路によって達成される。
【００１６】
【実施例】以下、本考案の実施例について説明する。図
１はその一実施例の演算増幅器の回路図である。差動接
続されるトランジスタＱ２１、Ｑ２２、そのトランジス
タＱ２１、Ｑ２２の能動負荷としてのカレントミラー接
続トランジスタＱ２３、Ｑ２４、ベース電流補償用トラ
ンジスタＱ２５、差動出力取出用トランジスタＱ２６〜
Ｑ２８、抵抗Ｒ２１〜Ｒ２３、定電流源１１〜１３が入
力段５を構成している。５ａは反転入力端子、５ｂは非
反転入力端子である。
１はその一実施例の演算増幅器の回路図である。差動接
続されるトランジスタＱ２１、Ｑ２２、そのトランジス
タＱ２１、Ｑ２２の能動負荷としてのカレントミラー接
続トランジスタＱ２３、Ｑ２４、ベース電流補償用トラ
ンジスタＱ２５、差動出力取出用トランジスタＱ２６〜
Ｑ２８、抵抗Ｒ２１〜Ｒ２３、定電流源１１〜１３が入
力段５を構成している。５ａは反転入力端子、５ｂは非
反転入力端子である。
【００１７】また、この入力段５の出力端であるＡ点に
ベースが接続されるトランジスタＱ２９、このトランジ
スタＱ２９のコレクタに抵抗Ｒ２４を介してエミッタが
共通接続されるトランジスタＱ３０、Ｑ３１、そのトラ
ンジスタＱ３０のコレクタ負荷としてカレントミラー接
続されるトランジスタＱ３２、Ｑ３３、トランジスタＱ
３１のコレクタ負荷としてカレントミラー接続されるト
ランジスタＱ３４、Ｑ３５、トランジスタＱ３３のコレ
クタ電流を基準電流とするようカレントミラー接続され
たトランジスタＱ３６〜Ｑ３９、トランジスタＱ３２の
コレクタに接続される電流Ｉｙの定電流源１４、トラン
ジスタＱ３５のコレクタに接続される電流Ｉｘの定電流
源１５、上記点Ａに接続されたダイオード接続トランジ
スタＱ４０、このトランジスタＱ４０とトランジスタＱ
３８のコレクタ共通接続点の電圧を入力する出力トラン
ジスタＱ４１、トランジスタＱ３５のコレクタ電圧を入
力する出力トランジスタＱ４２、Ｑ４３、抵抗Ｒ２５〜
Ｒ３３により出力回路６が構成される。６ａは出力端子
である。
ベースが接続されるトランジスタＱ２９、このトランジ
スタＱ２９のコレクタに抵抗Ｒ２４を介してエミッタが
共通接続されるトランジスタＱ３０、Ｑ３１、そのトラ
ンジスタＱ３０のコレクタ負荷としてカレントミラー接
続されるトランジスタＱ３２、Ｑ３３、トランジスタＱ
３１のコレクタ負荷としてカレントミラー接続されるト
ランジスタＱ３４、Ｑ３５、トランジスタＱ３３のコレ
クタ電流を基準電流とするようカレントミラー接続され
たトランジスタＱ３６〜Ｑ３９、トランジスタＱ３２の
コレクタに接続される電流Ｉｙの定電流源１４、トラン
ジスタＱ３５のコレクタに接続される電流Ｉｘの定電流
源１５、上記点Ａに接続されたダイオード接続トランジ
スタＱ４０、このトランジスタＱ４０とトランジスタＱ
３８のコレクタ共通接続点の電圧を入力する出力トラン
ジスタＱ４１、トランジスタＱ３５のコレクタ電圧を入
力する出力トランジスタＱ４２、Ｑ４３、抵抗Ｒ２５〜
Ｒ３３により出力回路６が構成される。６ａは出力端子
である。
【００１８】さて、無信号状態では、電源投入後に定電
流源１４から電流ＩｙがトランジスタＱ３２のコレクタ
に流れ、そのトランジスタ３２とカレントミラー接続さ
れたトランジスタＱ３３のコレクタにその電流Ｉｙが転
移される。このトランジスタ３３のコレクタ電流は更に
カレントミラー接続トランジスタＱ３６、Ｑ３７によっ
て転移されて、トランジスタＱ３７のコレクタ電流とな
る。そして、このトランジスタＱ３７のコレクタ電流
は、トランジスタＱ２９〜Ｑ３１のエミッタ電流として
分岐する。
流源１４から電流ＩｙがトランジスタＱ３２のコレクタ
に流れ、そのトランジスタ３２とカレントミラー接続さ
れたトランジスタＱ３３のコレクタにその電流Ｉｙが転
移される。このトランジスタ３３のコレクタ電流は更に
カレントミラー接続トランジスタＱ３６、Ｑ３７によっ
て転移されて、トランジスタＱ３７のコレクタ電流とな
る。そして、このトランジスタＱ３７のコレクタ電流
は、トランジスタＱ２９〜Ｑ３１のエミッタ電流として
分岐する。
【００１９】このとき、トランジスタＱ３１のコレクタ
電流は、カレントミラー接続トランジスタＱ３４、Ｑ３
５によりトランジスタＱ３５のコレクタ側に転移され
る。このトランジスタＱ３５のコレクタ電流ＩCQ35が、
定電流源１５の電流Ｉｘに対して、 ＩCQ35＜Ｉｘ ・・・（５） を満足していれば、電流Ｉｘのうちの余分な電流がトラ
ンジスタＱ４２のベース電流ＩbQ42となり、トランジス
タＱ４２、Ｑ４３を駆動してそのトランジスタＱ４３の
コレクタ電圧を低下させる。
電流は、カレントミラー接続トランジスタＱ３４、Ｑ３
５によりトランジスタＱ３５のコレクタ側に転移され
る。このトランジスタＱ３５のコレクタ電流ＩCQ35が、
定電流源１５の電流Ｉｘに対して、 ＩCQ35＜Ｉｘ ・・・（５） を満足していれば、電流Ｉｘのうちの余分な電流がトラ
ンジスタＱ４２のベース電流ＩbQ42となり、トランジス
タＱ４２、Ｑ４３を駆動してそのトランジスタＱ４３の
コレクタ電圧を低下させる。
【００２０】このコレクタ電圧の低下により、トランジ
スタＱ３１はコレクタ電流を増加させ、その結果トラン
ジスタＱ３５のコレクタ電流ＩCQ35が、 ＩCQ35＝Ｉｘ−ＩbQ42 ・・・（６） になるところで平衡が保たれる。
スタＱ３１はコレクタ電流を増加させ、その結果トラン
ジスタＱ３５のコレクタ電流ＩCQ35が、 ＩCQ35＝Ｉｘ−ＩbQ42 ・・・（６） になるところで平衡が保たれる。
【００２１】このような平衡状態において、各部の電流
は、トランジスタＱ３２とＱ３３、トランジスタＱ３４
とＱ３５のカレントミラー比が各々「１：１」であると
すると、トランジスタＱ３０、Ｑ３１のコレクタ電流Ｉ
CQ30、ＩCQ31は、 ＩCQ30＝ＩCQ31＝Ｉｘ ・・・（７） となる。従って、トランジスタＱ３６のコレクタ電流Ｉ
CQ36は、 ＩCQ36＝Ｉｘ＋Ｉｙ ・・・（８） となる。
は、トランジスタＱ３２とＱ３３、トランジスタＱ３４
とＱ３５のカレントミラー比が各々「１：１」であると
すると、トランジスタＱ３０、Ｑ３１のコレクタ電流Ｉ
CQ30、ＩCQ31は、 ＩCQ30＝ＩCQ31＝Ｉｘ ・・・（７） となる。従って、トランジスタＱ３６のコレクタ電流Ｉ
CQ36は、 ＩCQ36＝Ｉｘ＋Ｉｙ ・・・（８） となる。
【００２２】また、トランジスタＱ３８、Ｑ３７、Ｑ３
６のカレントミラー比を、 Ｑ３６：Ｑ３７：Ｑ３８＝１：Ｍ：Ｎ ・・・（９） とすると、トランジスタＱ３７のコレクタ電流Ｉ
CQ37は、 ＩCQ37＝（Ｉｘ＋Ｉｙ）Ｍ ・・（１０） となる。またトランジスタＱ３８のコレクタ電流ＩCQ38
は、 ＩCQ38＝（Ｉｘ＋Ｉｙ）Ｎ ・・（１１） となる。
６のカレントミラー比を、 Ｑ３６：Ｑ３７：Ｑ３８＝１：Ｍ：Ｎ ・・・（９） とすると、トランジスタＱ３７のコレクタ電流Ｉ
CQ37は、 ＩCQ37＝（Ｉｘ＋Ｉｙ）Ｍ ・・（１０） となる。またトランジスタＱ３８のコレクタ電流ＩCQ38
は、 ＩCQ38＝（Ｉｘ＋Ｉｙ）Ｎ ・・（１１） となる。
【００２３】従って、トランジスタＱ２９のコレクタ電
流ＩCQ29は、 ＩCQ29＝ＩCQ37−（ＩCQ30＋ＩCQ31） ＝（Ｉｘ＋Ｉｙ）Ｍ−２Ｉｘ ＝（Ｍ−２）・Ｉｘ＋Ｍ・Ｉｙ ・・（１２） となる。
流ＩCQ29は、 ＩCQ29＝ＩCQ37−（ＩCQ30＋ＩCQ31） ＝（Ｉｘ＋Ｉｙ）Ｍ−２Ｉｘ ＝（Ｍ−２）・Ｉｘ＋Ｍ・Ｉｙ ・・（１２） となる。
【００２４】このように、平衡時の各部のコレクタ電流
が、定電流源１４の電流Ｉｙ、定電流源１５の電流Ｉ
ｘ、トランジスタＱ３６〜Ｑ３８のカレントミラー比
Ｍ、Ｎ等で定まる。
が、定電流源１４の電流Ｉｙ、定電流源１５の電流Ｉ
ｘ、トランジスタＱ３６〜Ｑ３８のカレントミラー比
Ｍ、Ｎ等で定まる。
【００２５】次に、出力トランジスタＱ４１のアイドリ
ング電流Ｉidleについて説明する。トランジスタＱ４１
のベース・エミッタ間電圧をＶBEQ41 、トランジスタＱ
３１のベース・エミッタ間電圧をＶBEQ31 、トランジス
タＱ２９のベース・エミッタ間電圧をＶBEQ29 、トラン
ジスタＱ４０のベース・エミッタ間電圧をＶBEQ40 とす
ると、 ＶBEQ41 ＝ＶBEQ31 −Ｒ２４・ＩCQ29−ＶBEQ29 ＋ＶBEQ40 ・・（１３） となる。
ング電流Ｉidleについて説明する。トランジスタＱ４１
のベース・エミッタ間電圧をＶBEQ41 、トランジスタＱ
３１のベース・エミッタ間電圧をＶBEQ31 、トランジス
タＱ２９のベース・エミッタ間電圧をＶBEQ29 、トラン
ジスタＱ４０のベース・エミッタ間電圧をＶBEQ40 とす
ると、 ＶBEQ41 ＝ＶBEQ31 −Ｒ２４・ＩCQ29−ＶBEQ29 ＋ＶBEQ40 ・・（１３） となる。
【００２６】これは次のように書き換えることができ
る。ただし、ＶT はトランジスタのサーマル電圧、ＩSP
はＰＮＰトランジスタの飽和電流、ＩSNはＮＰＮトラン
ジスタの飽和電流、ｌn は自然対数、Ｂはトランジスタ
Ｑ２９、Ｑ３１、Ｑ３８のエミッタ面積に対するトラン
ジスタＱ４１のエミッタ面積の比率、Ｒ２４は抵抗Ｒ２
４の抵抗値である。 ＶT ・ｌn （Ｉidle／Ｂ・ＩSN）＝ＶT ・ｌn （ＩCQ31／ＩSP） −Ｒ２４・ＩCQ29 −ＶT ・ｌn （ＩCQ29／ＩSP） ＋ＶT ・ｌn （ＩCQ38／ＩSN） ・・（１４） ＶT ・ｌn （Ｉidle／Ｂ・ＩCQ38）＝ＶT ・ｌn （ＩCQ31／ＩCQ29） −Ｒ２４・ＩCQ29 ・・（１５） ＶT ・ｌn ［（Ｉidle・ＩCQ29）／（Ｂ・ＩCQ38・ＩCQ31）］ ＝−Ｒ２４・ＩCQ29 ・・（１６） Ｉidle＝ ［（Ｂ・ＩCQ38・ＩCQ31）／ＩCQ29］ｅｘｐ（−Ｒ２４・ＩCQ29／ＶT ） ・・（１７） となる。
る。ただし、ＶT はトランジスタのサーマル電圧、ＩSP
はＰＮＰトランジスタの飽和電流、ＩSNはＮＰＮトラン
ジスタの飽和電流、ｌn は自然対数、Ｂはトランジスタ
Ｑ２９、Ｑ３１、Ｑ３８のエミッタ面積に対するトラン
ジスタＱ４１のエミッタ面積の比率、Ｒ２４は抵抗Ｒ２
４の抵抗値である。 ＶT ・ｌn （Ｉidle／Ｂ・ＩSN）＝ＶT ・ｌn （ＩCQ31／ＩSP） −Ｒ２４・ＩCQ29 −ＶT ・ｌn （ＩCQ29／ＩSP） ＋ＶT ・ｌn （ＩCQ38／ＩSN） ・・（１４） ＶT ・ｌn （Ｉidle／Ｂ・ＩCQ38）＝ＶT ・ｌn （ＩCQ31／ＩCQ29） −Ｒ２４・ＩCQ29 ・・（１５） ＶT ・ｌn ［（Ｉidle・ＩCQ29）／（Ｂ・ＩCQ38・ＩCQ31）］ ＝−Ｒ２４・ＩCQ29 ・・（１６） Ｉidle＝ ［（Ｂ・ＩCQ38・ＩCQ31）／ＩCQ29］ｅｘｐ（−Ｒ２４・ＩCQ29／ＶT ） ・・（１７） となる。
【００２７】この式１７のコレタク電流ＩCQ31、
ＩCQ38、ＩCQ29は上記した式７、式１１、式１２によっ
て電流Ｉｘ、Ｉｙ、カレントミラー比Ｍ、Ｎで表される
ので、結局、アイドリング電流Ｉidleは、電流Ｉｘ、Ｉ
ｙ、カレントミラー比Ｍ、Ｎ、抵抗値Ｒ２４を適当な値
に設定することによって、希望の値に設定できる。
ＩCQ38、ＩCQ29は上記した式７、式１１、式１２によっ
て電流Ｉｘ、Ｉｙ、カレントミラー比Ｍ、Ｎで表される
ので、結局、アイドリング電流Ｉidleは、電流Ｉｘ、Ｉ
ｙ、カレントミラー比Ｍ、Ｎ、抵抗値Ｒ２４を適当な値
に設定することによって、希望の値に設定できる。
【００２８】次にこの回路の動作を説明する。まず、入
力段５においては、反転入力端子５ａに固定電圧を印加
して非反転入力端子５ｂの電圧を低下させると、トラン
ジスタＱ２６のエミッタ電圧が上昇してトランジスタＱ
２８のコレクタ電圧が低下しＡ点の電位が低下する。逆
に、非反転入力端子５ｂの電圧を上昇させると、上記と
逆にＡ点の電位が上昇する。このようにして、Ａ点には
入力端子５ｂへの入力信号に対応した電圧が現れる。
力段５においては、反転入力端子５ａに固定電圧を印加
して非反転入力端子５ｂの電圧を低下させると、トラン
ジスタＱ２６のエミッタ電圧が上昇してトランジスタＱ
２８のコレクタ電圧が低下しＡ点の電位が低下する。逆
に、非反転入力端子５ｂの電圧を上昇させると、上記と
逆にＡ点の電位が上昇する。このようにして、Ａ点には
入力端子５ｂへの入力信号に対応した電圧が現れる。
【００２９】次に、出力回路６においては、Ａ点の電圧
が上昇すると、トランジスタＱ２９のコレクタ電流が減
少し、その分だけトランジスタＱ３０、Ｑ３１のコレタ
ク電流が増加する。
が上昇すると、トランジスタＱ２９のコレクタ電流が減
少し、その分だけトランジスタＱ３０、Ｑ３１のコレタ
ク電流が増加する。
【００３０】トランジスタＱ３１のコレクタ電流の増加
分は、カレントミラー接続トランジスタＱ３４、Ｑ３５
で転移されて、トランジスタＱ４２のベース電流を減少
させるので、出力トランジスタＱ４３のコレクタ電圧が
高くなる。
分は、カレントミラー接続トランジスタＱ３４、Ｑ３５
で転移されて、トランジスタＱ４２のベース電流を減少
させるので、出力トランジスタＱ４３のコレクタ電圧が
高くなる。
【００３１】一方、トランジスタＱ３０のコレクタ電流
の増加分は、カレントミラー接続トランジスタＱ３２、
Ｑ３３で転移されてカレントミラー接続トランジスタＱ
３６〜Ｑ３８のコレクタ電流を増加させる。よって、ト
ランジスタＱ３７のコレクタ電流増加によって、トラン
ジスタＱ３０のコレクタ電流が増加する正帰還がかか
り、トランジスタＱ３８のコレクタ電流（バイアス電
流）が増加して、トランジスタＱ４１のベース電流が増
加して、そのトランジスタＱ４１のエミッタ電圧が高く
なる。
の増加分は、カレントミラー接続トランジスタＱ３２、
Ｑ３３で転移されてカレントミラー接続トランジスタＱ
３６〜Ｑ３８のコレクタ電流を増加させる。よって、ト
ランジスタＱ３７のコレクタ電流増加によって、トラン
ジスタＱ３０のコレクタ電流が増加する正帰還がかか
り、トランジスタＱ３８のコレクタ電流（バイアス電
流）が増加して、トランジスタＱ４１のベース電流が増
加して、そのトランジスタＱ４１のエミッタ電圧が高く
なる。
【００３２】以上から出力電圧ＶOUT が高くなる方向に
変化する。このときの正帰還動作は、出力電圧ＶOUT の
増大がトランジスタＱ３０のコレクタ電流を減少させる
ように働くことにより、ある時点で停止する。
変化する。このときの正帰還動作は、出力電圧ＶOUT の
増大がトランジスタＱ３０のコレクタ電流を減少させる
ように働くことにより、ある時点で停止する。
【００３３】このようにＡ点の電圧が上昇したときの出
力電圧ＶOUT の最高値ＶO(H)は、 ＶO(H)＝Ｖ+ −Ｒ２５・ＩCQ38−ＶsatQ38−ＶBEQ41 ・・（１８） となる。ここで、ＶsatQ38はトランジスタＱ３８のコレ
クタ・エミッタ間飽和電圧である。
力電圧ＶOUT の最高値ＶO(H)は、 ＶO(H)＝Ｖ+ −Ｒ２５・ＩCQ38−ＶsatQ38−ＶBEQ41 ・・（１８） となる。ここで、ＶsatQ38はトランジスタＱ３８のコレ
クタ・エミッタ間飽和電圧である。
【００３４】逆に、Ａ点の電圧が低くなったときは、ト
ランジスタＱ２９のコレクタ電流が増加し、このためト
ランジスタＱ３０、Ｑ３１のコレクタ電流がその分だけ
減少する。この結果、上記した動作と逆の動作によって
出力トランジスタＱ４１のベース電流が減少してそのコ
レクタ電流が減少する。またトランジスタＱ３５のコレ
クタ電流が減少することによって、電流源１５からトラ
ンジスタＱ４２のベースに流れる電流が増加してトラン
ジスタＱ４２のコレクタ電流が増加する。以上の結果、
出力電圧ＶOUT が低下する。このときの出力電圧の最低
値ＶO(L)は、 ＶO(L)＝ＶsatQ43 ・・（１９） である。
ランジスタＱ２９のコレクタ電流が増加し、このためト
ランジスタＱ３０、Ｑ３１のコレクタ電流がその分だけ
減少する。この結果、上記した動作と逆の動作によって
出力トランジスタＱ４１のベース電流が減少してそのコ
レクタ電流が減少する。またトランジスタＱ３５のコレ
クタ電流が減少することによって、電流源１５からトラ
ンジスタＱ４２のベースに流れる電流が増加してトラン
ジスタＱ４２のコレクタ電流が増加する。以上の結果、
出力電圧ＶOUT が低下する。このときの出力電圧の最低
値ＶO(L)は、 ＶO(L)＝ＶsatQ43 ・・（１９） である。
【００３５】以上から、最大振幅電圧Ｖは、 Ｖ＝ＶO(H)−ＶO(L) ＝Ｖ+ −Ｒ２５・ＩCQ38−２Ｖsat −ＶBE ・・（２０） となる。ただし、Ｖsat ＝ＶsatQ38＝ＶsatQ43、ＶBE＝
ＶBEQ41 である。
ＶBEQ41 である。
【００３６】図２に示した従来の回路の比較してみる
と、抵抗Ｒ２５の値を小さくすることによって、ＶBE分
だけ出力振幅が大きくなる。つまり、図２の従来回路と
同一の最大出力振幅を得るための必要な電源電圧がＶBE
分だけ少なくて済む。これはトランジスタＱ４２、Ｑ４
３に共通のＮＰＮ型を使用し、ＶO(L)＝ＶsatQ43 にし
たためである。
と、抵抗Ｒ２５の値を小さくすることによって、ＶBE分
だけ出力振幅が大きくなる。つまり、図２の従来回路と
同一の最大出力振幅を得るための必要な電源電圧がＶBE
分だけ少なくて済む。これはトランジスタＱ４２、Ｑ４
３に共通のＮＰＮ型を使用し、ＶO(L)＝ＶsatQ43 にし
たためである。
【００３７】
【考案の効果】以上から本考案によれば、負側出力トラ
ンジスタとそれを駆動するトランジスタに同じ極性のも
のを使用しているので、最大出力振幅を小さくさせるこ
となく電源電圧を低下させることができる。
ンジスタとそれを駆動するトランジスタに同じ極性のも
のを使用しているので、最大出力振幅を小さくさせるこ
となく電源電圧を低下させることができる。
【００３８】また正側出力トランジスタのバイアス電流
を正帰還動作により変化させているために、その電流の
初期設定を小さくすることができ、低消費電流化を図る
ことができると共に出力トランジスタに特に高ｈfeの素
子が要求されることもないという利点がある。
を正帰還動作により変化させているために、その電流の
初期設定を小さくすることができ、低消費電流化を図る
ことができると共に出力トランジスタに特に高ｈfeの素
子が要求されることもないという利点がある。
【図１】 本考案の一実施例の演算増幅器の回路図であ
る。
る。
【図２】 従来の演算増幅器の回路図である。
Claims (1)
- 【請求項１】 第１の電源（Ｖ+ ）にコレクタが接続さ
れ出力端子にエミッタが各々接続され、ベースに入力電
圧がダイオードを介して印加する第１のトランジスタ
（Ｑ４１）と、 第２の電源（ＧＮＤ）にエミッタが接続され上記出力端
子にコレクタが接続された第２のトランジスタ（Ｑ４
３）と、 第１の電流源（１４）の電流が基準電流の一部として供
給される第１のカレントミラー回路（Ｑ３２、Ｑ３３）
と、 第２のカレントミラー回路（Ｑ３４、Ｑ３５）と、 該第２のカレントミラー回路の出力電流と第２の電流源
（１５）の電流との差分に対応する電流をベース電流と
して供給されて出力エミッタ電圧により上記第２のトラ
ンジスタを駆動し上記第２のトランジスタと同一極性の
第３のトランジスタ（Ｑ４２）と、 上記第１のカレントミラー回路の出力電流を基準電流と
し、出力側トランジスタのエミッタが上記第１の電源に
接続され、コレクタが上記第１のトランジスタのベース
に接続された第３のカレントミラー回路（Ｑ３６、Ｑ３
８）と、 上記第１のカレントミラー回路の出力電流を基準電流と
してベースに入力電圧が印加する第４のトランジスタ
（Ｑ２９）、上記出力端子の電圧に応じて上記第１のカ
レントミラー回路の基準電流を制御する第５のトランジ
スタ（Ｑ３０）、及び上記出力端子の電圧に応じて上記
第２のカレントミラー回路の基準電流を制御する第６の
トランジスタ（Ｑ３１）の各々にエミッタ電流を供給す
る第４のカレントミラー回路（Ｑ３６、Ｑ３７）とから
なり、 上記入力電圧の上昇により、上記第１のカレントミラー
回路の出力電流を増大させて上記第３のカレントミラー
回路の出力電流を正帰還動作的に増大させ上記第１のト
ランジスタのコレタク電流を増大させると共に、上記第
２のカレントミラーの出力電流を増大させて上記第２の
トランジスタのコレクタ電流を減少させ、且つ上記入力
電圧の低下により、上記と逆の動作を行わせるようにし
たことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993056122U JP2604530Y2 (ja) | 1993-09-22 | 1993-09-22 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993056122U JP2604530Y2 (ja) | 1993-09-22 | 1993-09-22 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0720719U JPH0720719U (ja) | 1995-04-11 |
| JP2604530Y2 true JP2604530Y2 (ja) | 2000-05-22 |
Family
ID=13018277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993056122U Expired - Fee Related JP2604530Y2 (ja) | 1993-09-22 | 1993-09-22 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604530Y2 (ja) |
-
1993
- 1993-09-22 JP JP1993056122U patent/JP2604530Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720719U (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774551A (ja) | 増幅回路 | |
| US4654602A (en) | Current mirror circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4827158A (en) | Output circuit used in an output stage where large current and large output amplitude are required | |
| JP2604530Y2 (ja) | 出力回路 | |
| US5157347A (en) | Switching bridge amplifier | |
| US5461343A (en) | Current mirror circuit | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| US5907260A (en) | Differential amplifying circuit | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH05102755A (ja) | 差動増幅器 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3906711B2 (ja) | プッシュプル出力回路およびオペアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| EP0384510A1 (en) | Differential amplifier | |
| JPH04334106A (ja) | 集積回路化された差動信号回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH07321570A (ja) | 演算増幅器 | |
| JPH11317630A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000208 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |