JPH0720719U

JPH0720719U - 出力回路

Info

Publication number: JPH0720719U
Application number: JP5612293U
Authority: JP
Inventors: 壽伊藤
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1993-09-22
Filing date: 1993-09-22
Publication date: 1995-04-11
Anticipated expiration: 2008-09-22
Also published as: JP2604530Y2

Abstract

(57)【要約】【目的】出力振幅を大きくし、必要電源電圧を低下
し、消費電流を少なくし、高ｈ_feの出力トランジスタを
不要にする。【構成】出力トランジスタＱ４１のバイアス電流を入
力電圧の変化に対して正帰還動作的に変化させてそのバ
イアス電流の初期設定値を少なくする。出力トランジス
タＱ４３とそれを駆動するトランジスタＱ４２を同じＮ
ＰＮにする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、演算増幅器等の出力段及びその周辺部分の回路として使用される出力回路に係り、特に低電源電圧で重い負荷を駆動できるようにした出力回路に関するものである。

【０００２】

【従来の技術】

図２は従来の低電源電圧、低電力消費の電力出力回路を示す図で、演算増幅器内に組み込んだ回路を示す図である。この回路では、入力信号を受けるトランジスタＱ１、Ｑ２、そのトランジスタＱ１、Ｑ２のエミッタ出力を受ける差動接続のトランジスタＱ３、Ｑ４、そのトランジスタＱ３、Ｑ４の能動負荷としてのカレントミラー接続のトランジスタＱ５、Ｑ６、各部への電流供給用のトランジスタＱ７、Ｑ８、抵抗Ｒ１〜Ｒ９から入力段１が構成される。

【０００３】また、トランジスタＱ５のコレクタ電圧を入力するトランジスタＱ９、そのトランジスタＱ９のエミッタ電圧を入力するトランジスタＱ１０、そのトランジスタＱ１０のコレクタ電流を基準電流の一部とするようカレントミラー接続されたトランジスタＱ１１、Ｑ１２、その基準電流の一部を決める抵抗Ｒ１０により、バイアス設定回路２が構成される。

【０００４】更に、トランジスタＱ６のコレクタ電圧を入力するトランジスタＱ１３、そのトランジスタＱ１３のエミッタ電圧を入力するトランジスタＱ１４、そのトランジスタＱ１４のエミッタ出力を受けるトランジスタＱ１５により、増幅段１３が構成される。

【０００５】更に、トランジスタＱ１５のコレクタ出力を受けるトランジスタＱ１６、Ｑ１７、カレントミラーのトランジスタＱ１２の出力を受けるトランジスタＱ１８〜Ｑ２０、抵抗Ｒ１１より出力段１４が構成される。

【０００６】この回路では、低電圧動作を可能にするために、電流をソースするためのトランジスタをダーリントン接続ではなくトランジスタＱ２０の１個で行っている。また、低消費電流を達成するためにカレントミラーを構成するトランジスタＱ１１、Ｑ１２の電流を少なく設定し、更に出力段の出力電流を大きくするためにトランジスタＱ２０のｈ_feを大きくしている。

【０００７】この回路の動作は次ように行われる。入力段１の反転入力端子１ａに一定の電圧を印加した状態で、非反転入力端子１ｂに印加している入力信号電圧が低くなると、トランジスタＱ４のコレクタ電圧が高くなってトランジスタＱ１３のエミッタ電圧が高くなり、トランジスタＱ１４、Ｑ１５のコレタク電圧が低下して、出力トランジスタＱ１６、Ｑ１７のコレクタ電流が増大する。

【０００８】このときの出力端子４ａに現れる出力電圧Ｖ_OUTの最低値Ｖ_O(L)は、接地電位を基準にして、Ｖ_O(L)＝Ｖ_BEQ1 ₇ ＋Ｖ_satQ ₁ ₆ ・・・（１）になる。Ｖ_BEQ1 ₇ はトランジスタＱ１７のベース・エミッタ間電圧、Ｖ_satQ ₁ ₆はトランジスタＱ１６のコレクタ・エミッタ間飽和電圧である。

【０００９】一方、非反転入力端子１ｂに印加している入力信号電圧が高くなると、上記と逆にトランジスタＱ１５のコレクタ電圧が高くなってトランジスタＱ１６、Ｑ１７はオフ、トランジスタＱ２０がオンしてそのコレクタ電流が増大する。

【００１０】このときの出力端子４ａに現れる出力電圧Ｖ_OUTの最高値Ｖ_O(H)は、Ｖ_O(H)＝Ｖ⁺−Ｖ_satQ ₁ ₂−Ｖ_BEQ2 ₀ ・・・（２）となる。Ｖ⁺は電源電圧、Ｖ_satQ ₁ ₂トランジスタＱ１２のコレクタ・エミッタ間飽和電圧、Ｖ_BEQ2 ₀ はトランジスタＱ２０のベース・エミッタ間電圧である。

【００１１】このとき出力段４には、抵抗Ｒ１０で設定した電流がカレントミラー回路（Ｑ１１、Ｑ１２）を介してバイアス電流Ｉｂとして供給される。そして、出力端子４ａに流出する出力電流Ｉｏは、トランジスタＱ２０の電流増幅率をｈ_feQ2 ₀ とすると、Ｉｏ＝Ｉｂ・ｈ_feQ2 ₀ ・・・（３）となる。

【００１２】

【考案が解決しようとする課題】

ところが、上記回路の構成では、最大出力振幅Ｖが、Ｖ＝Ｖ_O(H)−Ｖ_O(L) ＝Ｖ⁺−２Ｖ_BE−２Ｖ_sat ・・・（４）に制限される。なお、Ｖ_BE＝Ｖ_BEQ1 ₇ ＝Ｖ_BEQ2 ₀ 、Ｖ_sat＝Ｖ_satQ ₁ ₆＝Ｖ_satQ ₁ ₂ である。

【００１３】また、低消費電流を実現するためにバイアス電流Ｉｂを減らし、しかも同時に高出力電流を得るためには、トランジスタＱ２０の電流増幅率ｈ_feを高くする必要があるが、製造工程において高ｈ_feの制御は難しく、耐圧が小さい等の問題が発生し易くなり生産性が良くない。

【００１４】本考案の目的は、大きな出力振幅を得ることができ、低電力消費を実現でき、更に出力段素子に高ｈ_feが要求されないようにした出力回路を提供することである。

【００１５】

【課題を解決するための手段】

本発明の目的は、第１の電源（Ｖ⁺）にコレクタが接続され出力端子にエミッタが各々接続され、ベースに入力電圧がダイオードを介して印加する第１のトランジスタ（Ｑ４１）と、第２の電源（ＧＮＤ）にエミッタが接続され上記出力端子にコレクタが接続された第２のトランジスタ（Ｑ４３）と、第１の電流源（１４）の電流が基準電流の一部として供給される第１のカレントミラー回路（Ｑ３２、Ｑ３３）と、第２のカレントミラー回路（Ｑ３４、Ｑ３５）と、該第２のカレントミラー回路の出力電流と第２の電流源（１５）の電流との差分に対応する電流をベース電流として供給されて出力エミッタ電圧により上記第２のトランジスタを駆動し上記第２のトランジスタと同一極性の第３のトランジスタ（Ｑ４２）と、上記第１のカレントミラー回路の出力電流を基準電流とし、出力側トランジスタのエミッタが上記第１の電源に接続され、コレクタが上記第１のトランジスタのベースに接続された第３のカレントミラー回路（Ｑ３６、Ｑ３８）と、上記第１のカレントミラー回路の出力電流を基準電流としてベースに入力電圧が印加する第４のトランジスタ（Ｑ２９）、上記出力端子の電圧に応じて上記第１のカレントミラー回路の基準電流を制御する第５のトランジスタ（Ｑ３０）、及び上記出力端子の電圧に応じて上記第２のカレントミラー回路の基準電流を制御する第６のトランジスタ（Ｑ３１）の各々にエミッタ電流を供給する第４のカレントミラー回路（Ｑ３６、Ｑ３７）とからなり、上記入力電圧の上昇により、上記第１のカレントミラー回路の出力電流を増大させて上記第３のカレントミラー回路の出力電流を正帰還動作的に増大させ上記第１のトランジスタのコレタク電流を増大させると共に、上記第２のカレントミラーの出力電流を増大させて上記第２のトランジスタのコレクタ電流を減少させ、且つ上記入力電圧の低下により、上記と逆の動作を行わせるようにしたことを特徴とする出力回路によって達成される。

【００１６】

【実施例】

以下、本考案の実施例について説明する。図１はその一実施例の演算増幅器の回路図である。差動接続されるトランジスタＱ２１、Ｑ２２、そのトランジスタＱ２１、Ｑ２２の能動負荷としてのカレントミラー接続トランジスタＱ２３、Ｑ２４、ベース電流補償用トランジスタＱ２５、差動出力取出用トランジスタＱ２６〜Ｑ２８、抵抗Ｒ２１〜Ｒ２３、定電流源１１〜１３が入力段５を構成している。５ａは反転入力端子、５ｂは非反転入力端子である。

【００１７】また、この入力段５の出力端であるＡ点にベースが接続されるトランジスタＱ２９、このトランジスタＱ２９のコレクタに抵抗Ｒ２４を介してエミッタが共通接続されるトランジスタＱ３０、Ｑ３１、そのトランジスタＱ３０のコレクタ負荷としてカレントミラー接続されるトランジスタＱ３２、Ｑ３３、トランジスタＱ３１のコレクタ負荷としてカレントミラー接続されるトランジスタＱ３４、Ｑ３５、トランジスタＱ３３のコレクタ電流を基準電流とするようカレントミラー接続されたトランジスタＱ３６〜Ｑ３９、トランジスタＱ３２のコレクタに接続される電流Ｉｙの定電流源１４、トランジスタＱ３５のコレクタに接続される電流Ｉｘの定電流源１５、上記点Ａに接続されたダイオード接続トランジスタＱ４０、このトランジスタＱ４０とトランジスタＱ３８のコレクタ共通接続点の電圧を入力する出力トランジスタＱ４１、トランジスタＱ３５のコレクタ電圧を入力する出力トランジスタＱ４２、Ｑ４３、抵抗Ｒ２５〜Ｒ３３により出力回路６が構成される。６ａは出力端子である。

【００１８】さて、無信号状態では、電源投入後に定電流源１４から電流ＩｙがトランジスタＱ３２のコレクタに流れ、そのトランジスタ３２とカレントミラー接続されたトランジスタＱ３３のコレクタにその電流Ｉｙが転移される。このトランジスタ３３のコレクタ電流は更にカレントミラー接続トランジスタＱ３６、Ｑ３７によって転移されて、トランジスタＱ３７のコレクタ電流となる。そして、このトランジスタＱ３７のコレクタ電流は、トランジスタＱ２９〜Ｑ３１のエミッタ電流として分岐する。

【００１９】このとき、トランジスタＱ３１のコレクタ電流は、カレントミラー接続トランジスタＱ３４、Ｑ３５によりトランジスタＱ３５のコレクタ側に転移される。このトランジスタＱ３５のコレクタ電流Ｉ_CQ ₃ ₅が、定電流源１５の電流Ｉｘに対して、Ｉ_CQ ₃ ₅＜Ｉｘ・・・（５）を満足していれば、電流Ｉｘのうちの余分な電流がトランジスタＱ４２のベース電流Ｉ_bQ ₄ ₂となり、トランジスタＱ４２、Ｑ４３を駆動してそのトランジスタＱ４３のコレクタ電圧を低下させる。

【００２０】このコレクタ電圧の低下により、トランジスタＱ３１はコレクタ電流を増加させ、その結果トランジスタＱ３５のコレクタ電流Ｉ_CQ ₃ ₅が、Ｉ_CQ ₃ ₅＝Ｉｘ−Ｉ_bQ ₄ ₂ ・・・（６）になるところで平衡が保たれる。

【００２１】このような平衡状態において、各部の電流は、トランジスタＱ３２とＱ３３、トランジスタＱ３４とＱ３５のカレントミラー比が各々「１：１」であるとすると、トランジスタＱ３０、Ｑ３１のコレクタ電流Ｉ_CQ ₃ ₀、Ｉ_CQ ₃ ₁は、Ｉ_CQ ₃ ₀＝Ｉ_CQ ₃ ₁＝Ｉｘ・・・（７）となる。従って、トランジスタＱ３６のコレクタ電流Ｉ_CQ ₃ ₆は、Ｉ_CQ ₃ ₆＝Ｉｘ＋Ｉｙ・・・（８）となる。

【００２２】また、トランジスタＱ３８、Ｑ３７、Ｑ３６のカレントミラー比を、Ｑ３６：Ｑ３７：Ｑ３８＝１：Ｍ：Ｎ・・・（９）とすると、トランジスタＱ３７のコレクタ電流Ｉ_CQ ₃ ₇は、Ｉ_CQ ₃ ₇＝（Ｉｘ＋Ｉｙ）Ｍ・・（１０）となる。またトランジスタＱ３８のコレクタ電流Ｉ_CQ ₃ ₈は、Ｉ_CQ ₃ ₈＝（Ｉｘ＋Ｉｙ）Ｎ・・（１１）となる。

【００２３】従って、トランジスタＱ２９のコレクタ電流Ｉ_CQ ₂ ₉は、Ｉ_CQ ₂ ₉＝Ｉ_CQ ₃ ₇−（Ｉ_CQ ₃ ₀＋Ｉ_CQ ₃ ₁）＝（Ｉｘ＋Ｉｙ）Ｍ−２Ｉｘ＝（Ｍ−２）・Ｉｘ＋Ｍ・Ｉｙ・・（１２）となる。

【００２４】このように、平衡時の各部のコレクタ電流が、定電流源１４の電流Ｉｙ、定電流源１５の電流Ｉｘ、トランジスタＱ３６〜Ｑ３８のカレントミラー比Ｍ、Ｎ等で定まる。

【００２５】次に、出力トランジスタＱ４１のアイドリング電流Ｉ_idleについて説明する。トランジスタＱ４１のベース・エミッタ間電圧をＶ_BEQ4 ₁ 、トランジスタＱ３１のベース・エミッタ間電圧をＶ_BEQ3 ₁ 、トランジスタＱ２９のベース・エミッタ間電圧をＶ_BEQ2 ₉ 、トランジスタＱ４０のベース・エミッタ間電圧をＶ_BEQ4 ₀ とすると、Ｖ_BEQ4 ₁ ＝Ｖ_BEQ3 ₁ −Ｒ２４・Ｉ_CQ ₂ ₉−Ｖ_BEQ2 ₉ ＋Ｖ_BEQ4 ₀ ・・（１３）となる。

【００２６】これは次のように書き換えることができる。ただし、Ｖ_Tはトランジスタのサーマル電圧、Ｉ_SPはＰＮＰトランジスタの飽和電流、Ｉ_SNはＮＰＮトランジスタの飽和電流、ｌ_nは自然対数、ＢはトランジスタＱ２９、Ｑ３１、Ｑ３８のエミッタ面積に対するトランジスタＱ４１のエミッタ面積の比率、Ｒ２４は抵抗Ｒ２４の抵抗値である。Ｖ_T・ｌ_n（Ｉ_idle／Ｂ・Ｉ_SN）＝Ｖ_T・ｌ_n（Ｉ_CQ ₃ ₁／Ｉ_SP） −Ｒ２４・Ｉ_CQ ₂ ₉ −Ｖ_T・ｌ_n（Ｉ_CQ ₂ ₉／Ｉ_SP）＋Ｖ_T・ｌ_n（Ｉ_CQ ₃ ₈／Ｉ_SN）・・（１４）Ｖ_T・ｌ_n（Ｉ_idle／Ｂ・Ｉ_CQ ₃ ₈）＝Ｖ_T・ｌ_n（Ｉ_CQ ₃ ₁／Ｉ_CQ ₂ ₉） −Ｒ２４・Ｉ_CQ ₂ ₉ ・・（１５）Ｖ_T・ｌ_n［（Ｉ_idle・Ｉ_CQ ₂ ₉）／（Ｂ・Ｉ_CQ ₃ ₈・Ｉ_CQ ₃ ₁）］＝−Ｒ２４・Ｉ_CQ ₂ ₉ ・・（１６）Ｉ_idle＝［（Ｂ・Ｉ_CQ ₃ ₈・Ｉ_CQ ₃ ₁）／Ｉ_CQ ₂ ₉］ｅｘｐ（−Ｒ２４・Ｉ_CQ ₂ ₉／Ｖ_T）・・（１７）となる。

【００２７】この式１７のコレタク電流Ｉ_CQ ₃ ₁、Ｉ_CQ ₃ ₈、Ｉ_CQ ₂ ₉は上記した式７、式１１、式１２によって電流Ｉｘ、Ｉｙ、カレントミラー比Ｍ、Ｎで表されるので、結局、アイドリング電流Ｉ_idleは、電流Ｉｘ、Ｉｙ、カレントミラー比Ｍ、Ｎ、抵抗値Ｒ２４を適当な値に設定することによって、希望の値に設定できる。

【００２８】次にこの回路の動作を説明する。まず、入力段５においては、反転入力端子５ａに固定電圧を印加して非反転入力端子５ｂの電圧を低下させると、トランジスタＱ２６のエミッタ電圧が上昇してトランジスタＱ２８のコレクタ電圧が低下しＡ点の電位が低下する。逆に、非反転入力端子５ｂの電圧を上昇させると、上記と逆にＡ点の電位が上昇する。このようにして、Ａ点には入力端子５ｂへの入力信号に対応した電圧が現れる。

【００２９】次に、出力回路６においては、Ａ点の電圧が上昇すると、トランジスタＱ２９のコレクタ電流が減少し、その分だけトランジスタＱ３０、Ｑ３１のコレタク電流が増加する。

【００３０】トランジスタＱ３１のコレクタ電流の増加分は、カレントミラー接続トランジスタＱ３４、Ｑ３５で転移されて、トランジスタＱ４２のベース電流を減少させるので、出力トランジスタＱ４３のコレクタ電圧が高くなる。

【００３１】一方、トランジスタＱ３０のコレクタ電流の増加分は、カレントミラー接続トランジスタＱ３２、Ｑ３３で転移されてカレントミラー接続トランジスタＱ３６〜Ｑ３８のコレクタ電流を増加させる。よって、トランジスタＱ３７のコレクタ電流増加によって、トランジスタＱ３０のコレクタ電流が増加する正帰還がかかり、トランジスタＱ３８のコレクタ電流（バイアス電流）が増加して、トランジスタＱ４１のベース電流が増加して、そのトランジスタＱ４１のエミッタ電圧が高くなる。

【００３２】以上から出力電圧Ｖ_OUTが高くなる方向に変化する。このときの正帰還動作は、出力電圧Ｖ_OUTの増大がトランジスタＱ３０のコレクタ電流を減少させるように働くことにより、ある時点で停止する。

【００３３】このようにＡ点の電圧が上昇したときの出力電圧Ｖ_OUTの最高値Ｖ_O(H)は、Ｖ_O(H)＝Ｖ⁺−Ｒ２５・Ｉ_CQ ₃ ₈−Ｖ_satQ ₃ ₈−Ｖ_BEQ4 ₁ ・・（１８）となる。ここで、Ｖ_satQ ₃ ₈はトランジスタＱ３８のコレクタ・エミッタ間飽和電圧である。

【００３４】逆に、Ａ点の電圧が低くなったときは、トランジスタＱ２９のコレクタ電流が増加し、このためトランジスタＱ３０、Ｑ３１のコレクタ電流がその分だけ減少する。この結果、上記した動作と逆の動作によって出力トランジスタＱ４１のベース電流が減少してそのコレクタ電流が減少する。またトランジスタＱ３５のコレクタ電流が減少することによって、電流源１５からトランジスタＱ４２のベースに流れる電流が増加してトランジスタＱ４２のコレクタ電流が増加する。以上の結果、出力電圧Ｖ_OUTが低下する。このときの出力電圧の最低値Ｖ_O(L)は、Ｖ_O(L)＝Ｖ_satQ ₄ ₃ ・・（１９）である。

【００３５】以上から、最大振幅電圧Ｖは、Ｖ＝Ｖ_O(H)−Ｖ_O(L) ＝Ｖ⁺−Ｒ２５・Ｉ_CQ ₃ ₈−２Ｖ_sat−Ｖ_BE ・・（２０）となる。ただし、Ｖ_sat＝Ｖ_satQ ₃ ₈＝Ｖ_satQ ₄ ₃、Ｖ_BE＝Ｖ_BEQ4 ₁ である。

【００３６】図２に示した従来の回路の比較してみると、抵抗Ｒ２５の値を小さくすることによって、Ｖ_BE分だけ出力振幅が大きくなる。つまり、図２の従来回路と同一の最大出力振幅を得るための必要な電源電圧がＶ_BE分だけ少なくて済む。これはトランジスタＱ４２、Ｑ４３に共通のＮＰＮ型を使用し、Ｖ_O(L)＝Ｖ_satQ ₄ ₃ にしたためである。

【００３７】

【考案の効果】

以上から本考案によれば、負側出力トランジスタとそれを駆動するトランジスタに同じ極性のものを使用しているので、最大出力振幅を小さくさせることなく電源電圧を低下させることができる。

【００３８】また正側出力トランジスタのバイアス電流を正帰還動作により変化させているために、その電流の初期設定を小さくすることができ、低消費電流化を図ることができると共に出力トランジスタに特に高ｈ_feの素子が要求されることもないという利点がある。

【図面の簡単な説明】

【図１】本考案の一実施例の演算増幅器の回路図であ
る。

【図２】従来の演算増幅器の回路図である。

Claims

【実用新案登録請求の範囲】

【請求項１】第１の電源（Ｖ⁺）にコレクタが接続さ
れ出力端子にエミッタが各々接続され、ベースに入力電
圧がダイオードを介して印加する第１のトランジスタ
（Ｑ４１）と、第２の電源（ＧＮＤ）にエミッタが接続され上記出力端
子にコレクタが接続された第２のトランジスタ（Ｑ４
３）と、第１の電流源（１４）の電流が基準電流の一部として供
給される第１のカレントミラー回路（Ｑ３２、Ｑ３３）
と、第２のカレントミラー回路（Ｑ３４、Ｑ３５）と、該第２のカレントミラー回路の出力電流と第２の電流源
（１５）の電流との差分に対応する電流をベース電流と
して供給されて出力エミッタ電圧により上記第２のトラ
ンジスタを駆動し上記第２のトランジスタと同一極性の
第３のトランジスタ（Ｑ４２）と、上記第１のカレントミラー回路の出力電流を基準電流と
し、出力側トランジスタのエミッタが上記第１の電源に
接続され、コレクタが上記第１のトランジスタのベース
に接続された第３のカレントミラー回路（Ｑ３６、Ｑ３
８）と、上記第１のカレントミラー回路の出力電流を基準電流と
してベースに入力電圧が印加する第４のトランジスタ
（Ｑ２９）、上記出力端子の電圧に応じて上記第１のカ
レントミラー回路の基準電流を制御する第５のトランジ
スタ（Ｑ３０）、及び上記出力端子の電圧に応じて上記
第２のカレントミラー回路の基準電流を制御する第６の
トランジスタ（Ｑ３１）の各々にエミッタ電流を供給す
る第４のカレントミラー回路（Ｑ３６、Ｑ３７）とから
なり、上記入力電圧の上昇により、上記第１のカレントミラー
回路の出力電流を増大させて上記第３のカレントミラー
回路の出力電流を正帰還動作的に増大させ上記第１のト
ランジスタのコレタク電流を増大させると共に、上記第
２のカレントミラーの出力電流を増大させて上記第２の
トランジスタのコレクタ電流を減少させ、且つ上記入力
電圧の低下により、上記と逆の動作を行わせるようにし
たことを特徴とする出力回路。