JP3906711B2 - プッシュプル出力回路およびオペアンプ - Google Patents
プッシュプル出力回路およびオペアンプ Download PDFInfo
- Publication number
- JP3906711B2 JP3906711B2 JP2002050009A JP2002050009A JP3906711B2 JP 3906711 B2 JP3906711 B2 JP 3906711B2 JP 2002050009 A JP2002050009 A JP 2002050009A JP 2002050009 A JP2002050009 A JP 2002050009A JP 3906711 B2 JP3906711 B2 JP 3906711B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、相補形のプッシュプル出力回路およびそれを用いて構成されるオペアンプに関する。
【0002】
【従来の技術】
図5は、オペアンプにおいて従来から用いられている相補形のプッシュプル出力回路1の電気的構成を示している。電源線2と3との間には、PNP形のトランジスタQ1、抵抗R1およびNPN形のトランジスタQ2が接続され、抵抗R1とトランジスタQ2のエミッタとの共通接続点は、プッシュプル出力回路1の出力ノードn2とされている。抵抗R1は、トランジスタQ1、Q2を通して流れる貫通電流(アイドリング電流)を抑制するとともに、過電流保護回路4における電流検出回路として機能するものである。
【0003】
電源線2に接続されたトランジスタQ3、Q4、Q5は、それぞれ共通ベース線5を通してバイアス電圧VBIASが与えられ、定電流回路として動作するようになっている。また、電源線3に接続されたトランジスタQ6、Q7は、共通のベース線6を有する定電流回路として動作するようになっている。
【0004】
PNP形のトランジスタQ8およびNPN形のトランジスタQ9は、それぞれ上記トランジスタQ1およびQ2の駆動用トランジスタで、そのベースはともにプッシュプル出力回路1の入力ノードn1に接続されている。
【0005】
過電流保護回路4は、トランジスタQ4、Q10、Q11、Q12、およびトランジスタQ12のベース・エミッタ間に接続された上記抵抗R1から構成されている。抵抗R1に出力電流Ioが流れて抵抗R1の両端電圧がVf(約0.7V)を超えるとトランジスタQ12がオンとなり、トランジスタQ1のベース電位を下げるようになっている。
【0006】
【発明が解決しようとする課題】
上記構成を持つ相補形のプッシュプル出力回路1は、いわゆるB級の出力回路であって、入力電圧Viに対する出力電圧Voの不感帯を縮小し、クロスオーバー歪みの低減が図られている。この場合、トランジスタQ1、Q2、Q8、Q9の各ベース・エミッタ間電圧の絶対値をVBE(Q1)、VBE(Q2)、VBE(Q8)、VBE(Q9)とし、抵抗R1の両端電圧をV(R1)とすれば、電圧V(R1)は次の(1)式で示す値となる。
V(R1)=−VBE(Q2)+VBE(Q9)+VBE(Q8)−VBE(Q1) …(1)
【0007】
理想的には(1)式に示す電圧V(R1)が常に0Vとなることが望ましいが、各トランジスタのベース・エミッタ間電圧VBEは一定ではなく、コレクタ電流が増加するに従って(その絶対値が)上昇する特性を有している。このため、入力電圧Viや負荷変動により出力電流Ioが変化すると、トランジスタQ1、Q2のコレクタ電流および駆動用のトランジスタQ8、Q9のコレクタ電流が変化して、電圧V(R1)は0Vから正または負の電圧に変化する。
【0008】
その結果、電圧V(R1)が正の電圧となる場合には、入力電圧Viが入力信号0の状態に対応した電圧値においてトランジスタQ1、Q2にアイドリング電流が流れ、プッシュプル出力回路1ひいてはオペアンプの消費電流が増大してしまう。また、電圧V(R1)が負の電圧となる場合には、入力電圧Viが入力信号0の状態に対応した電圧値付近において不感帯が発生し、クロスオーバー歪みが発生してしまう。
【0009】
本発明は上記事情に鑑みてなされたもので、その目的は、動作状態が変化しても消費電流の増加とクロスオーバー歪みの増大とを極力抑えることができる相補形のプッシュプル出力回路およびそれを用いて構成されるオペアンプを提供することにある。
【0010】
【課題を解決するための手段】
請求項1に記載した手段によれば、信号入力端子に印加された入力電圧は、第3および第4のトランジスタのベースに与えられ、それぞれ第3および第4のトランジスタのベース・エミッタ間電圧だけシフトされた上で、相補形プッシュプル構成をなす第1および第2のトランジスタのベースに与えられる。第3および第4のトランジスタは、それぞれ入力電圧に応じて第1および第2の定電流回路の出力電流のうち自己に流す電流を制御することにより、第1および第2のトランジスタのベース電流を制御する。これにより、本プッシュプル出力回路はB級の出力回路として動作する。
【0011】
第1の電流供給回路は、第1の定電流回路の出力電流のうち第3のトランジスタが流すべき電流の一部を当該第3のトランジスタに代わって流し、入力電圧が変化したり負荷が変動したりして動作状態に変動が生じても第3のトランジスタに流れるコレクタ電流がほぼ一定となる。その結果、動作状態の変動による第3のトランジスタのベース・エミッタ間電圧の変化が小さくなって、第1ないし第4のトランジスタのベース・エミッタ間電圧のアンバランスに基づく消費電流の増加およびクロスオーバー歪みの増大を極力抑えることができる。
【0012】
第2の電流供給回路を設けた場合も、同様にして動作状態の変動による第4のトランジスタのベース・エミッタ間電圧の変化が小さくなり、上述同様の効果を得ることができる。さらに、第1および第2の電流供給回路をともに設ければ、第3および第4のトランジスタのベース・エミッタ間電圧の変化がともに小さくなるので、消費電流の増加およびクロスオーバー歪みの増大をより一層抑えることができる。
【0013】
請求項2に記載した手段によれば、第1、第2の電流供給回路は、それぞれ第3、第4のトランジスタに流すべき電流のうち所定の電流値を超える分の電流を流すので、第3、第4のトランジスタには一定(またはほぼ一定)の電流しか流れず、第3、第4のトランジスタのベース・エミッタ間電圧の変化が一層小さくなる。これにより、消費電流の増加およびクロスオーバー歪みの増大をより一層抑えることができる。
【0014】
請求項3に記載した手段によれば、第1、第2の電流供給回路はそれぞれ第3、第4のトランジスタに流れる電流に応じた電流(例えば比例する電流)を流すので、動作状態の変動による第3、第4のトランジスタの電流変化量は小さくなる。これにより、消費電流の増加およびクロスオーバー歪みの増大を一層抑えることができる。
【0015】
請求項4に記載した手段によれば、第1の電流供給回路について、第1の定電流回路の出力電流を流す第5のトランジスタを設け、制御回路は、電流検出回路により検出された第3のトランジスタに流れる電流が所定の電流値を超えている場合に第5のトランジスタをオン動作させる。第2の電流供給回路も同様に動作する。
【0016】
これにより、第3、第4のトランジスタに流れる電流に基づいた2値化制御が行われ、従来構成のものに対し、動作状態の変動による第3、第4のトランジスタの電流変化量ひいてはベース・エミッタ間電圧の変化量が小さくなって、上述した効果と同様の効果が得られる。また、上記請求項2、3に記載した手段との組み合わせにより、一層の効果が得られる。
【0017】
請求項5に記載した手段によれば、オペアンプは、入力電圧が変化したり負荷が変動したりして動作状態が変動した場合でも、歪みの小さい電圧を出力し続けることができる。また、負荷変動などによりオペアンプの動作状態が変動しても第1および第2のトランジスタを通して流れるアイドリング電流を低減でき、その分オペアンプの消費電流を下げることができる。
【0018】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図3を参照しながら説明する。
図1は、車両のECU(Electronic Control Unit) などで用いられる集積回路装置(IC)に内蔵されたオペアンプの電気的構成を示している。この図1に示すオペアンプ21は、高入力インピーダンス、高スルーレート、低消費電流を特徴としており、差動増幅回路22と相補形B級のプッシュプル出力回路23(以下、出力回路23と称す)とから構成されている。
【0019】
まず、オペアンプ21の電源系統およびバイアス系統に関する構成について説明する。
電源線24は、ICの正側電源端子から図示しないイグニッションスイッチを介してバッテリの正極端子に接続され、電源線25は、ICのグランド側電源端子からバッテリの負極端子に接続されるようになっている。この接続状態においてイグニッションスイッチがオンされると、電源線24と25との間にバッテリ電圧VB(例えば14V)が供給される。
【0020】
PNP形トランジスタQ21〜Q29は定電流回路として動作するもので、それぞれのベースはバイアス電圧VBIASを有する共通ベース線26に接続されている。トランジスタQ21とQ22のエミッタは抵抗R21を介して電源線に24に接続されており、トランジスタQ23〜Q29のエミッタは直接電源線24に接続されている。同様に、NPN形トランジスタQ30〜Q34も定電流回路として動作し、それぞれのベースは共通ベース線27に接続されている。トランジスタQ30とQ31のエミッタは直接電源線25に接続され、トランジスタQ32、Q33、Q34のエミッタはそれぞれ抵抗R22、R23、R24を介して電源線25に接続されている。
【0021】
ここで、トランジスタQ26とQ27、トランジスタQ28とQ29およびトランジスタQ33とQ34はそれぞれ並列接続されており、トランジスタQ28、Q29のコレクタとダイオード接続されたトランジスタQ30のコレクタとが接続されている。
【0022】
続いて、差動増幅回路22の構成について説明する。
NPN形トランジスタQ35、Q36およびこれらを駆動するPNP形トランジスタQ37、Q38は差動入力トランジスタである。トランジスタQ37、Q38を付加することにより入力バイアス電流を低減することができる。トランジスタQ35、Q36のコレクタはそれぞれトランジスタQ23、Q24のコレクタに接続されており、エミッタはそれぞれ抵抗R25、R26を介してトランジスタQ34とQ35との共通のコレクタに接続されている。
【0023】
トランジスタQ35、36のベースは、それぞれトランジスタQ37、Q38のエミッタに接続されており、さらに抵抗R27、R28を介してマルチコレクタタイプのトランジスタQ22の相異なるコレクタに接続されている。また、コレクタ接地されたトランジスタQ37、Q38の各ベースには、それぞれ抵抗R29、R30を介して反転入力電圧Vinm 、非反転入力電圧Vinp が入力されるようになっている。
【0024】
さらに、トランジスタQ37、Q38のベースには、ベース電流補償回路28が接続されている。このベース電流補償回路28は、トランジスタQ37、Q38のベース電流を自らに流すことにより、オペアンプ21の入力バイアス電流を一層小さい値にまで低減するものである。これにより、オペアンプ21の入力段は、高入力インピーダンスとなっている。
【0025】
このベース電流補償回路28において、コレクタ接地されたトランジスタQ39およびそのエミッタとトランジスタQ21のコレクタとの間に接続された抵抗R31は、それぞれトランジスタQ37、Q38および抵抗R27、R28と同一特性(同一値)とされており、トランジスタQ37、Q38、Q39には等しい電流が流れるようになっている。トランジスタQ39のベースと電源線25との間にはトランジスタQ40が接続され、このトランジスタQ40とともにカレントミラー回路を構成するとランジスタQ41、Q42のコレクタは、それぞれトランジスタQ37、Q38のベースに接続されている。
【0026】
さて、トランジスタQ35、Q36のコレクタには、それぞれPNP形トランジスタQ43、Q44のエミッタが接続されており、これらトランジスタQ43、Q44のコレクタは、それぞれトランジスタQ45と抵抗Rta、トランジスタQ46と抵抗Rtbを介して電源線25に接続されている。抵抗RtaとRtbはレーザトリミング用の抵抗であり、このトリミングによってオペアンプ21のオフセット電圧を極めて小さくできる。また、トランジスタQ43、Q44は、トランジスタQ35、Q36に流れる差動電流に基づいて動作し、オペアンプ21の高スルーレート化に寄与している。
【0027】
トランジスタQ43とQ44のベースは、共通に接続された上でトランジスタQ32のコレクタに接続されており、さらにダイオード接続されたトランジスタQ47とQ48を介して電源線24に接続されている。トランジスタQ43とQ44のベースも共通に接続されており、全体として能動負荷を構成している。トランジスタQ45のコレクタは差動増幅回路22の出力ノードn1(従って出力回路23の入力ノード)であって、その出力ノードn1と電源線25との間には位相補償用のコンデンサC21が接続されている。
【0028】
本発明の特徴部分である出力回路23は以下のように構成されている。
相補形の関係を有するPNP形のトランジスタQ49(第1のトランジスタに相当)およびNPN形のトランジスタQ50(第2のトランジスタに相当)の各コレクタはそれぞれ電源線24および25に接続され、各エミッタは抵抗R32を介して接続されている。抵抗R32とトランジスタQ50のエミッタとの共通接続点は、出力回路23の出力ノードn2とされている。抵抗R32は、トランジスタQ49、Q50を通して流れる貫通電流(アイドリング電流)を抑制するとともに、後述する過電流保護回路29における電流検出回路として機能するものである。
【0029】
PNP形のトランジスタQ51(第3のトランジスタに相当)およびNPN形のトランジスタQ52(第4のトランジスタに相当)は、それぞれ上記トランジスタQ49およびQ50の駆動用トランジスタで、そのベースはともに出力回路23の入力ノードn1(信号入力端子に相当)に接続されている。トランジスタQ51のエミッタは、トランジスタQ49のベースとトランジスタQ25のコレクタに接続され、トランジスタQ51のコレクタは電源線25に接続されている。また、トランジスタQ52のエミッタは、トランジスタQ50のベースとトランジスタQ31のコレクタに接続され、トランジスタQ52のコレクタは抵抗R33を介して電源線24に接続されている。ここで、定電流回路として動作するトランジスタQ25、Q31は、それぞれ本発明でいう第1の定電流回路、第2の定電流回路に相当する。
【0030】
電源線24とトランジスタQ31のコレクタとの間には、電流供給回路30(第2の電流供給回路に相当)が接続されている。並列接続されたNPN形のトランジスタQ53、Q54(第6のトランジスタに相当)のコレクタおよびエミッタは、それぞれ電源線24およびトランジスタQ31のコレクタに接続されており、ベースはPNP形トランジスタQ55のコレクタ・エミッタ間を介して電源線24に接続されている。トランジスタQ55のベースは、トランジスタQ52のコレクタに接続されている。ここで、抵抗R33は、トランジスタQ52に流れるコレクタ電流を検出する電流検出回路に相当し、トランジスタQ55は、その検出された電流が所定の電流値を超えている時にトランジスタQ53、Q54にベース電流を供給する制御回路に相当する。
【0031】
過電流保護回路29は、並列接続されたトランジスタQ26、Q27、このトランジスタQ26、Q27と電源線25との間に接続されたトランジスタQ56、このトランジスタQ56とともにカレントミラー回路を構成するトランジスタQ57、トランジスタQ49のベースとトランジスタQ57のコレクタとの間に接続されたトランジスタQ58、およびトランジスタQ58のベース・エミッタ間に接続された上記抵抗R32から構成されている。抵抗R32に出力電流Ioが流れて抵抗R32の両端電圧がVf(約0.7V)を超えるとトランジスタQ58がオンとなり、トランジスタQ49のベース電位が下がってトランジスタQ49がオフするようになっている。
【0032】
次に、オペアンプ21の動作、特に出力回路23の動作について図2および図3も参照しながら説明する。
オペアンプ21の差動増幅回路22は、例えば車両の各部に配設されたセンサなどから入力される非反転入力電圧Vinp と反転入力電圧Vinm とを差動増幅し、その増幅した電圧をノードn1から出力する。上述したように、差動増幅回路22は高入力インピーダンスであって且つオフセット電圧に対するトリミングがなされているため、センサからの入力電圧を誤差なく高精度に増幅することができる。また、高スルーレートを有しているため、高い周波数成分を含んでいる信号も精度良く増幅することができる。
【0033】
出力回路23は、差動増幅回路22から入力した電圧Viを電流増幅する。オペアンプ21は通常フィードバックをかけた状態で用いられ、この状態では出力電圧Voひいては入力電圧Viに所定のバイアス電圧が与えられる。出力回路23は、このバイアス電圧よりも高い電圧を出力する場合には、トランジスタQ49を通して電流Ioを出力し(ソース動作)、上記バイアス電圧よりも低い電圧を出力する場合には、トランジスタQ50を通して電流Ioを出力する(シンク動作)。そして、トランジスタQ49とQ50の動作切り替わり時に発生するクロスオーバー歪みを低減するため、トランジスタQ51とQ52が接続されており、入力電圧Viに対する出力電圧Voの不感帯を縮小している。
【0034】
「発明が解決しようとする課題」でも説明したが、トランジスタQ49、Q50、Q51、Q52の各ベース・エミッタ間電圧の絶対値をVBE(Q49) 、VBE(Q50) 、VBE(Q51) 、VBE(Q52) とし、抵抗R32の両端電圧をV(R32) とすれば、電圧V(R32) は次の(2)式で示す値となる。
V(R32) =−VBE(Q50) +VBE(Q52) +VBE(Q51) −VBE(Q49) …(2)
【0035】
本実施形態では、以下に説明するように出力電流Ioの変化に対してトランジスタQ52のベース・エミッタ間電圧VBE(Q52) が一定になるように制御することにより、電圧V(R32) の変動を抑え、電圧V(R32) が極力0Vに近い電圧を維持できるようになっている。
【0036】
トランジスタQ31が出力する定電流I(Q31)は、トランジスタQ50に最大出力電流が流れている時の当該トランジスタQ50のベース電流IB(Q50)よりも大きい値に設定されている。定電流I(Q31)とベース電流IB(Q50)との差分電流はトランジスタQ52に流れる。そして、抵抗R33の両端電圧がVf(約0.7V)を超える場合にトランジスタQ55がオンとなり、トランジスタQ53、Q54にベース電流が供給されて当該トランジスタQ53、Q54がオン状態となる。
【0037】
その結果、定電流I(Q31)とベース電流IB(Q50)との差分電流は、トランジスタQ52とトランジスタQ53、Q54の並列回路との2系統を通して流れ、しかも差分電流の大部分は、トランジスタQ52ではなくトランジスタQ53、Q54の並列回路に流れることになる。
【0038】
図2および図3は、それぞれトランジスタQ50に流れる出力電流Ioに対するトランジスタQ53、Q54の並列回路に流れる電流I1およびトランジスタQ52に流れる電流I2の特性を示すシミュレーション結果である。このシミュレーションでは、定電流I(Q31)の値は約600μAに設定されている。
【0039】
出力電流Ioが0mAから10mAまで増加するのに伴ってベース電流IB(Q50)が増加する場合、トランジスタQ53、Q54に流れる電流I1は数十μA減少する一方、トランジスタQ52に流れる電流I2は12.8μAのままほとんど変化していないことが分かる。一般にトランジスタのベース・エミッタ間電圧はコレクタ電流に依存して変化するので、トランジスタQ52に流れる電流I2が一定化されれば、そのベース・エミッタ間電圧VBE(Q52) も一定化される。その結果、所定条件の下で電圧V(R32) が0Vとなるように設定されていれば、出力電流Ioが変化しても電圧V(R32) を極力0Vに近い電圧を維持できる。
【0040】
出力電流Ioが10mA以上に増加すると、電流I1が急激に減少し、やがてトランジスタQ53、Q54がオフ状態に移行する。この場合、電流I2も4μA以下にまで減少しているが、これは出力電流IoがトランジスタQ50の電流出力能力の限界に近くなり、トランジスタQ50の電流増幅率hFEが急減してベース電流IB(Q50)が急増したことによる。
【0041】
以上説明したように、オペアンプ21に用いた相補形のプッシュプル出力回路23は、トランジスタQ49、Q50を駆動するトランジスタQ51、Q52を設けてB級動作とされているので、クロスオーバー歪みの低減が図られている。そして、トランジスタQ52に対しエミッタが共通となるようにトランジスタQ53、Q54の並列回路を設け、トランジスタQ31が出力する一定電流(約600μA)とトランジスタQ50のベース電流IB(Q50)との差分電流のうち一定電流(12.8μA)を超える大部分の電流を、トランジスタQ52に代わりトランジスタQ53、Q54の並列回路が流すように構成した。
【0042】
これにより、出力電流Ioが変動してもトランジスタQ52のコレクタ電流ひいてはベース・エミッタ間電圧VBE(Q52) が一定となるように制御され、電圧V(R32) の変動が抑えられて電圧V(R32) が極力0Vに近い電圧を維持できる。一般に、電圧V(R32) が正の電圧となる場合には、トランジスタQ49、Q50に電圧V(R32) に応じたアイドリング電流が流れ、電圧V(R32) が負の電圧となる場合には、不感帯が発生しクロスオーバー歪みが発生する。従って、出力電流Ioにかかわらず電圧V(R32) を極力0Vに近い電圧に維持できる本出力回路23を用いれば、負荷変動や出力電圧Voなどの動作状態の変動にかかわらず不感帯を縮小でき、オペアンプ21の消費電流およびクロスオーバー歪みを極力抑制することが可能となる。
【0043】
また、出力電流Ioの増大によりベース電流IB(Q50)が増加すると、トランジスタQ53、Q54の並列回路に流れる電流が減少しやがて0となり、トランジスタQ31が出力する電流は全てトランジスタQ50のベース電流IB(Q50)となる。従って、トランジスタQ53、Q54の付加に起因してトランジスタQ50の駆動能力が低下することもない。
【0044】
さらに、トランジスタQ52に流れる電流を抵抗R33で検出し、その電流がトランジスタQ55のVfを超えている場合にトランジスタQ53、Q54の並列回路がオンとなる2値化制御(オンオフ制御)としたので、回路構成が簡単となる。また、抵抗R33の抵抗値を調整することにより、そのしきい値の調整が容易となる。
【0045】
(第2の実施形態)
次に、本発明の第2の実施形態についてプッシュプル出力回路の電気的構成を示す図4を参照しながら説明する。
図4に示す出力回路31は、図1に示した出力回路23と比較して、トランジスタQ31に対する電流供給回路30に替えてトランジスタQ25に対する電流供給回路32を備えた点が異なっている。その他の同一構成部分には同一符号を付して示している。
【0046】
電流供給回路32(第1の電流供給回路に相当)は、トランジスタQ25のコレクタと電源線25との間に接続されている。並列接続されたPNP形のトランジスタQ59、Q60(第5のトランジスタに相当)のコレクタおよびエミッタは、それぞれ電源線25およびトランジスタQ25のコレクタに接続されており、ベースはNPN形トランジスタQ61のコレクタ・エミッタ間を介して電源線25に接続されている。トランジスタQ61のベースは、トランジスタQ51のコレクタに接続されているとともに、抵抗R34を介して電源線25に接続されている。
【0047】
ここで、抵抗R34は、トランジスタQ51に流れるコレクタ電流を検出する電流検出回路に相当し、トランジスタQ61は、その検出された電流が所定の電流値を超えている時にトランジスタQ59、Q60にベース電流を供給する制御回路に相当する。この電流供給回路32は上述した電流供給回路30と同様に動作するので、本実施形態によっても第1の実施形態と同様の効果を得ることができる。
【0048】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1の実施形態に示した電流供給回路30と第2の実施形態に示した電流供給回路32との両者を備えた構成としても良い。この構成によれば、出力電流Ioが変動してもトランジスタQ51のベース・エミッタ間電圧VBE(Q51) とトランジスタQ52のベース・エミッタ間電圧VBE(Q52) とがともに一定となるように制御されるので、電圧V(R32) の変動が一層抑えられて電圧V(R32) はより0Vに近い電圧を維持できる。その結果、トランジスタQ49〜Q52のベース・エミッタ間電圧のアンバランスに基づく消費電流の増加およびクロスオーバー歪みの増大をより一層抑えることができる。
【0049】
トランジスタQ51、Q52に流れる電流に応じた電流例えば比例した電流を流すように電流供給回路を構成しても良い。この構成によっても、出力電流Ioの変動に対しトランジスタQ51、Q52に流れる電流の変化幅が小さくなるので、電圧V(R32) の変動を抑える効果が得られる。
【0050】
相補形B級のプッシュプル出力回路には、トランジスタQ49のベースとトランジスタQ50のベースとの間にトランジスタQ51、Q52に替えて2つのダイオードを直列に接続した構成としたものがある。この場合には、ダイオードの直列回路に電流供給回路を並列に接続し、ダイオードに流れる電流を一定化する構成とすれば良い。
【0051】
素子温度を検出する温度検出手段を設け、それにより検出された温度に基づいてトランジスタQ53、Q54の並列回路、トランジスタQ59、Q60の並列回路に流す電流を制御する温度補償回路を付加しても良い。
出力回路23、31は、差動増幅回路22と組み合わせてオペアンプとして用いる他、単独でまたは他の回路と組み合わせて種々のアンプとして用いることができる。
過電流保護回路29は必要に応じて設ければ良い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すオペアンプの電気的構成図
【図2】トランジスタQ50に流れる出力電流Ioに対するトランジスタQ53、Q54の並列回路に流れる電流I1のシミュレーションによる特性図
【図3】トランジスタQ50に流れる出力電流Ioに対するトランジスタQ52に流れる電流I2のシミュレーションによる特性図
【図4】本発明の第2の実施形態を示すプッシュプル出力回路の電気的構成図
【図5】従来技術を示す図4相当図
【符号の説明】
21はオペアンプ、22は差動増幅回路、23、31はプッシュプル出力回路、30は電流供給回路(第2の電流供給回路)、32は電流供給回路(第1の電流供給回路)、Q25はトランジスタ(第1の定電流回路)、Q31はトランジスタ(第2の定電流回路)、Q49はトランジスタ(第1のトランジスタ)、Q50はトランジスタ(第2のトランジスタ)、Q51はトランジスタ(第3のトランジスタ)、Q52はトランジスタ(第4のトランジスタ)、Q53、Q54はトランジスタ(第6のトランジスタ)、Q55、Q61はトランジスタ(制御回路)、Q59、Q60はトランジスタ(第5のトランジスタ)、R33、R34は抵抗(電流検出回路)、n1は入力ノード(信号入力端子)である。
Claims (5)
- 相補形プッシュプル構成をなす第1および第2のトランジスタと、
前記第1のトランジスタに対しベース電流を供給する第1の定電流回路と、
前記第2のトランジスタに対しベース電流を供給する第2の定電流回路と、
信号入力端子および前記第1のトランジスタのベースにそれぞれベースおよびエミッタが接続され、前記第1の定電流回路の出力電流のうち前記信号入力端子に印加される入力電圧に応じた電流を流す第3のトランジスタと、
前記信号入力端子および前記第2のトランジスタのベースにそれぞれベースおよびエミッタが接続され、前記第2の定電流回路の出力電流のうち前記信号入力端子に印加される入力電圧に応じた電流を流す第4のトランジスタと、
前記第1の定電流回路の出力電流のうち前記第3のトランジスタが流すべき電流の一部を当該第3のトランジスタに代わって流すことにより当該第3のトランジスタに流れる電流をほぼ一定にする第1の電流供給回路および前記第2の定電流回路の出力電流のうち前記第4のトランジスタが流すべき電流の一部を当該第4のトランジスタに代わって流すことにより当該第4のトランジスタに流れる電流をほぼ一定にする第2の電流供給回路のうち少なくとも一方の電流供給回路を備えていることを特徴とするプッシュプル出力回路。 - 前記第1の電流供給回路は、前記第3のトランジスタに流すべき電流のうち所定の電流値を超える分の電流を流すように構成され、
前記第2の電流供給回路は、前記第4のトランジスタに流すべき電流のうち所定の電流値を超える分の電流を流すように構成されていることを特徴とする請求項1記載のプッシュプル出力回路。 - 前記第1の電流供給回路は、前記第3のトランジスタに流れる電流に応じた電流を流すように構成され、
前記第2の電流供給回路は、前記第4のトランジスタに流れる電流に応じた電流を流すように構成されていることを特徴とする請求項1記載のプッシュプル出力回路。 - 前記第1の電流供給回路は、
前記第1の定電流回路の出力電流を流す第5のトランジスタと、
前記第3のトランジスタに流れる電流を検出する電流検出回路と、
この電流検出回路により検出された電流が所定の電流値を超えている場合に前記第5のトランジスタにベース電流を供給する制御回路とから構成され、
前記第2の電流供給回路は、
前記第2の定電流回路の出力電流を流す第6のトランジスタと、
前記第4のトランジスタに流れる電流を検出する電流検出回路と、
この電流検出回路により検出された電流が所定の電流値を超えている場合に前記第6のトランジスタにベース電流を供給する制御回路とから構成されていることを特徴とする請求項1ないし3の何れかに記載のプッシュプル出力回路。 - 差動増幅回路と、この差動増幅回路の出力電圧を入力とする請求項1ないし4の何れかに記載したプッシュプル出力回路とを備えたことを特徴とするオペアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050009A JP3906711B2 (ja) | 2002-02-26 | 2002-02-26 | プッシュプル出力回路およびオペアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050009A JP3906711B2 (ja) | 2002-02-26 | 2002-02-26 | プッシュプル出力回路およびオペアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258569A JP2003258569A (ja) | 2003-09-12 |
JP3906711B2 true JP3906711B2 (ja) | 2007-04-18 |
Family
ID=28662375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050009A Expired - Fee Related JP3906711B2 (ja) | 2002-02-26 | 2002-02-26 | プッシュプル出力回路およびオペアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3906711B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4375025B2 (ja) | 2004-01-13 | 2009-12-02 | 株式会社デンソー | 出力回路およびオペアンプ |
JP5042500B2 (ja) * | 2006-01-18 | 2012-10-03 | 新日本無線株式会社 | 演算増幅器 |
-
2002
- 2002-02-26 JP JP2002050009A patent/JP3906711B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258569A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666383B2 (ja) | 電圧レギュレータ | |
US4600893A (en) | Differential amplifier with improved dynamic range | |
CN102386860B (zh) | 放大电路和电流-电压转换电路 | |
JP5046144B2 (ja) | 増幅回路 | |
US6486724B2 (en) | FET bias circuit | |
JP5447548B2 (ja) | 増幅回路 | |
JP3906711B2 (ja) | プッシュプル出力回路およびオペアンプ | |
US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
US6903609B2 (en) | Operational amplifier | |
US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
JP2004362335A (ja) | 基準電圧発生回路 | |
JP2582442B2 (ja) | レシーバ回路 | |
JP2003015749A (ja) | 電圧レギュレータ | |
KR20040063982A (ko) | 온도보상기능 부착 차동증폭기 | |
JP3317256B2 (ja) | コンパレータ回路 | |
US20030201828A1 (en) | Operational amplifier | |
JP3584900B2 (ja) | バンドギャップ基準電圧回路 | |
JP3098451B2 (ja) | 増幅回路 | |
JP2930024B2 (ja) | 電圧比較回路 | |
JPH10242783A (ja) | 電圧制限回路 | |
KR100689256B1 (ko) | 안정화 전원회로 | |
JPH0212049B2 (ja) | ||
JP2604530Y2 (ja) | 出力回路 | |
EP2424107B1 (en) | Current-voltage conversion circuit | |
KR100225488B1 (ko) | 넓은 입력 전압 범위를 갖는 차동 증폭기 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |