JPH05102755A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH05102755A JPH05102755A JP3259966A JP25996691A JPH05102755A JP H05102755 A JPH05102755 A JP H05102755A JP 3259966 A JP3259966 A JP 3259966A JP 25996691 A JP25996691 A JP 25996691A JP H05102755 A JPH05102755 A JP H05102755A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- type
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】出力信号の電圧（振幅）が大きく取れるように
する。 【構成】第８のトランジスタＱ８のベースの接続点を第
５のトランジスタＱ５のエミッタに変える。 【効果】第５のトランジスタのベース・エミッタ間電圧
の分だけ出力信号の電圧（振幅）を大きくすることがで
きる。
する。 【構成】第８のトランジスタＱ８のベースの接続点を第
５のトランジスタＱ５のエミッタに変える。 【効果】第５のトランジスタのベース・エミッタ間電圧
の分だけ出力信号の電圧（振幅）を大きくすることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅器に関し、特に
差動対回路の出力をエミッタホロワ回路で受けて出力す
る構成の差動増幅器に関する。
差動対回路の出力をエミッタホロワ回路で受けて出力す
る構成の差動増幅器に関する。
【０００２】
【従来の技術】従来の差動増幅器は、一例として図３に
示すように、ベースに第１及び第２の入力信号ＩＮ１，
ＩＮ２をそれぞれ対応して入力しエミッタを共通接続す
るＮＰＮ型の第１及び第２のトランジスタＱ１，Ｑ２、
並びに第１及び第２のトランジスタのＱ１，Ｑ２のエミ
ッタと第１の電源電位点（低電位側電源電位点（ＶＰ
Ｌ））との間に接続された第１の電流源回路ＩＳ１を備
えた差動対回路１と、エミッタを第１及び第２のトラン
ジスタＱ１，Ｑ２のコレクタとそれぞれ対応して接続し
ベースに共にバイアス電圧ＶＢを入力するＮＰＮ型の第
３及び第４のトランジスタＱ３，Ｑ４と、ベース及びコ
レクタを第３のトランジスタＱ３のコレクタと接続する
ＰＮＰ型の第５のトランジスタＱ５、ベースを第５のト
ランジスタＱ５のベースと接続しコレクタを第４のトラ
ンジスタＱ４のコレクタと接続するＰＮＰ型の第６のト
ランジスタＱ６、並びに第５及び第６とトランジスタＱ
５，Ｑ６のエミッタと第２の電源電位点（高電位側電源
電位点（ＶＰＨ））との間にそれぞれ対応して接続され
た第１及び第２の抵抗Ｒ１，Ｒ２を備えたカレントミラ
ー回路型の能動負荷回路２ｂと、ベースを第６のトラン
ジスタＱ６のコレクタと接続しエミッタを出力端子Ｔｏ
を接続するＮＰＮ型の第７のトランジスタＱ７、及び出
力端子Ｔｏと低電位側電源電位点（ＶＰＬ）との間に接
続された第２の電流源回路ＩＳ２を備えたエミッタホロ
ワ３と、ベースを第３のトランジスタＱ３のコレクタと
接続しエミッタを第７のトランジスタＱ７のコレクタと
接続しコレクタを高電位側電源電位点（ＶＰＨ）と接続
するオフセット補償用のＮＰＮ型の第８のトランジスタ
Ｑ８とを有する構成となっている。
示すように、ベースに第１及び第２の入力信号ＩＮ１，
ＩＮ２をそれぞれ対応して入力しエミッタを共通接続す
るＮＰＮ型の第１及び第２のトランジスタＱ１，Ｑ２、
並びに第１及び第２のトランジスタのＱ１，Ｑ２のエミ
ッタと第１の電源電位点（低電位側電源電位点（ＶＰ
Ｌ））との間に接続された第１の電流源回路ＩＳ１を備
えた差動対回路１と、エミッタを第１及び第２のトラン
ジスタＱ１，Ｑ２のコレクタとそれぞれ対応して接続し
ベースに共にバイアス電圧ＶＢを入力するＮＰＮ型の第
３及び第４のトランジスタＱ３，Ｑ４と、ベース及びコ
レクタを第３のトランジスタＱ３のコレクタと接続する
ＰＮＰ型の第５のトランジスタＱ５、ベースを第５のト
ランジスタＱ５のベースと接続しコレクタを第４のトラ
ンジスタＱ４のコレクタと接続するＰＮＰ型の第６のト
ランジスタＱ６、並びに第５及び第６とトランジスタＱ
５，Ｑ６のエミッタと第２の電源電位点（高電位側電源
電位点（ＶＰＨ））との間にそれぞれ対応して接続され
た第１及び第２の抵抗Ｒ１，Ｒ２を備えたカレントミラ
ー回路型の能動負荷回路２ｂと、ベースを第６のトラン
ジスタＱ６のコレクタと接続しエミッタを出力端子Ｔｏ
を接続するＮＰＮ型の第７のトランジスタＱ７、及び出
力端子Ｔｏと低電位側電源電位点（ＶＰＬ）との間に接
続された第２の電流源回路ＩＳ２を備えたエミッタホロ
ワ３と、ベースを第３のトランジスタＱ３のコレクタと
接続しエミッタを第７のトランジスタＱ７のコレクタと
接続しコレクタを高電位側電源電位点（ＶＰＨ）と接続
するオフセット補償用のＮＰＮ型の第８のトランジスタ
Ｑ８とを有する構成となっている。
【０００３】次にこの差動増幅器の動作について説明す
る。
る。
【０００４】この差動増幅器は、差動対回路１とベース
接地型のトランジスタＱ３，Ｑ４と、カレントミラー回
路型の能動負荷回路２ｂとでカスコード増幅回路を形成
しており、入力信号ＩＮ１，ＩＮ２を差動増幅してその
出力をトランジスタＱ４，Ｑ６のコレクタから取出して
エミッタホロワ回路３を介して出力する。
接地型のトランジスタＱ３，Ｑ４と、カレントミラー回
路型の能動負荷回路２ｂとでカスコード増幅回路を形成
しており、入力信号ＩＮ１，ＩＮ２を差動増幅してその
出力をトランジスタＱ４，Ｑ６のコレクタから取出して
エミッタホロワ回路３を介して出力する。
【０００５】トランジスタＱ７のベース電流により、ト
ランジスタＱ１，Ｑ２のコレクタ電流に差を生じると、
ベース・エミッタ間電圧に差ができ、入力信号ＩＮ１，
ＩＮ２に対するオフセット電圧となる。これを補償する
ためにトランジスタＱ８が付加されている。トランジス
タＱ８のベース電流とトランジスタＱ７のベース電流と
はほぼ等しいため、トランジスタＱ１，Ｑ２のコレクタ
電流はほぼ等しくなり、入力オフセット電圧が補償され
る。
ランジスタＱ１，Ｑ２のコレクタ電流に差を生じると、
ベース・エミッタ間電圧に差ができ、入力信号ＩＮ１，
ＩＮ２に対するオフセット電圧となる。これを補償する
ためにトランジスタＱ８が付加されている。トランジス
タＱ８のベース電流とトランジスタＱ７のベース電流と
はほぼ等しいため、トランジスタＱ１，Ｑ２のコレクタ
電流はほぼ等しくなり、入力オフセット電圧が補償され
る。
【０００６】
【発明が解決しようとする課題】上述した従来の差動増
幅器は、トランジスタＱ７のベースをトランジスタＱ４
のコレクタと接続し、トランジスタＱ８のベースをトラ
ンジスタＱ３のコレクタと接続する構成となっているの
で、出力信号Ｖｏｕｔの振幅を大きくとるためには電源
電圧を大きくしなければならず、電源電圧を下げようと
すると出力信号Ｖｏｕｔの振幅が小さくなってしまうと
いう問題点があった。
幅器は、トランジスタＱ７のベースをトランジスタＱ４
のコレクタと接続し、トランジスタＱ８のベースをトラ
ンジスタＱ３のコレクタと接続する構成となっているの
で、出力信号Ｖｏｕｔの振幅を大きくとるためには電源
電圧を大きくしなければならず、電源電圧を下げようと
すると出力信号Ｖｏｕｔの振幅が小さくなってしまうと
いう問題点があった。
【０００７】この問題点について以下に説明する。
【０００８】図３において、出力信号Ｖｏｕｔの電圧を
記号と同じくＶｏｕｔ、電流源回路ＩＳ２を動作させる
のに必要な電圧をＶｃｓ、トランジスタＱ７のコレクタ
・エミッタ間電圧をＶｃｅ７、トランジスタＱ８のベー
ス・エミッタ間電圧をＶｂｅ８、トランジスタＱ５のベ
ース・エミッタ間電圧をＶｂｅ５、抵抗Ｒ１の電圧降下
をＶＲ１、高電位側電源電位ＶＰＨと低電位側電源電位
ＶＰＬとの電位差をＶｃｃとすると、 Ｖｃｃ≧ＶＲ１＋Ｖｂｅ５＋Ｖｂｅ８＋Ｖｃｃ７＋Ｖｃｓ＋Ｖｏｕｔ…（１） 例えば、Ｖｃｅ７＝１．４Ｖ，Ｖｂｅ＝８＝０．８Ｖ，
Ｖｃｓ＝１．６Ｖ，ＶＲ１＝０．１Ｖとし、出力信号の
電圧Ｖｏｕｔを１．０Ｖとすると（１）式より電源電圧
Ｖｃｃは５．７Ｖ以上必要となる。
記号と同じくＶｏｕｔ、電流源回路ＩＳ２を動作させる
のに必要な電圧をＶｃｓ、トランジスタＱ７のコレクタ
・エミッタ間電圧をＶｃｅ７、トランジスタＱ８のベー
ス・エミッタ間電圧をＶｂｅ８、トランジスタＱ５のベ
ース・エミッタ間電圧をＶｂｅ５、抵抗Ｒ１の電圧降下
をＶＲ１、高電位側電源電位ＶＰＨと低電位側電源電位
ＶＰＬとの電位差をＶｃｃとすると、 Ｖｃｃ≧ＶＲ１＋Ｖｂｅ５＋Ｖｂｅ８＋Ｖｃｃ７＋Ｖｃｓ＋Ｖｏｕｔ…（１） 例えば、Ｖｃｅ７＝１．４Ｖ，Ｖｂｅ＝８＝０．８Ｖ，
Ｖｃｓ＝１．６Ｖ，ＶＲ１＝０．１Ｖとし、出力信号の
電圧Ｖｏｕｔを１．０Ｖとすると（１）式より電源電圧
Ｖｃｃは５．７Ｖ以上必要となる。
【０００９】また出力信号の電圧Ｖｏｕｔを０．５Ｖと
すると電源電圧Ｖｃｃは５．２Ｖ以上必要となる。
すると電源電圧Ｖｃｃは５．２Ｖ以上必要となる。
【００１０】このように、電源電圧Ｖｃｃが大きく取れ
ない場合には、出力信号の電圧Ｖｏｕｔを大きくするこ
とができない。
ない場合には、出力信号の電圧Ｖｏｕｔを大きくするこ
とができない。
【００１１】本発明の目的は、出力信号の電圧（振幅）
を大きくすることができる差動増幅器を提供することに
ある。
を大きくすることができる差動増幅器を提供することに
ある。
【００１２】
【課題を解決するための手段】本発明の差動増幅器は、
ベースに第１及び第２の入力信号をそれぞれ対応して入
力しエミッタを共通接続する第１の接合型の第１及び第
２のトランジスタ、並びに前記第１及び第２のトランジ
スタのエミッタと第１の電源電位点との間に接続された
第の電流源回路を備えた差動対回路と、エミッタを前記
第１及び第２のトランジスタのコレクタとそれぞれ対応
して接続しベースに共にバイアス電圧を入力する第１の
接合型の第３及び第４のトランジスタと、ベース及びコ
レクタを前記第３のトランジスタのコレクタと接続する
第２の接合型の第５のトランジスタ、ベースを前記第５
のトランジスタのベースと接続しコレクタを前記第４の
トランジスタのコレクタと接続する第２の接合型の第６
トランジスタ、並びに前記第５及び第６のトランジスタ
のエミッタと第２の電源電位点との間にそれぞれ対応し
て接続された第１及び第２の抵抗を備えたカレントミラ
ー回路型の能動負荷回路と、ベースを前記第６のトラン
ジスタのコレクタと接続しエミッタを出力端子を接続す
る第１の接合型の第７のトランジスタ、及び前記出力端
子を前記第１の電源電位点との間に接続された第２の電
流源回路を備えたエミッタホロワ回路と、ベースを前記
第５のトランジスタのエミッタと接続しエミッタを前記
第７のトランジスタのコレクタと接続しコレクタを前記
第２の電源電位点と接続するオフセット補償用の第１の
接合型の第８のトランジスタとを有している。
ベースに第１及び第２の入力信号をそれぞれ対応して入
力しエミッタを共通接続する第１の接合型の第１及び第
２のトランジスタ、並びに前記第１及び第２のトランジ
スタのエミッタと第１の電源電位点との間に接続された
第の電流源回路を備えた差動対回路と、エミッタを前記
第１及び第２のトランジスタのコレクタとそれぞれ対応
して接続しベースに共にバイアス電圧を入力する第１の
接合型の第３及び第４のトランジスタと、ベース及びコ
レクタを前記第３のトランジスタのコレクタと接続する
第２の接合型の第５のトランジスタ、ベースを前記第５
のトランジスタのベースと接続しコレクタを前記第４の
トランジスタのコレクタと接続する第２の接合型の第６
トランジスタ、並びに前記第５及び第６のトランジスタ
のエミッタと第２の電源電位点との間にそれぞれ対応し
て接続された第１及び第２の抵抗を備えたカレントミラ
ー回路型の能動負荷回路と、ベースを前記第６のトラン
ジスタのコレクタと接続しエミッタを出力端子を接続す
る第１の接合型の第７のトランジスタ、及び前記出力端
子を前記第１の電源電位点との間に接続された第２の電
流源回路を備えたエミッタホロワ回路と、ベースを前記
第５のトランジスタのエミッタと接続しエミッタを前記
第７のトランジスタのコレクタと接続しコレクタを前記
第２の電源電位点と接続するオフセット補償用の第１の
接合型の第８のトランジスタとを有している。
【００１３】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１４】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１５】この実施例が図３に示された従来の差動増
幅器と相違する点は、オフセット補償用の第８のトラン
ジスタＱ８のベースの接続点を、従来例のトランジスタ
Ｑ３，Ｑ５のコレクタから、トランジスタＱ５のエミッ
タに変えた点にある。
幅器と相違する点は、オフセット補償用の第８のトラン
ジスタＱ８のベースの接続点を、従来例のトランジスタ
Ｑ３，Ｑ５のコレクタから、トランジスタＱ５のエミッ
タに変えた点にある。
【００１６】このような構成とすることにより、出力信
号Ｖｏｕｔの電圧（振幅）をトランジスタＱ５のベース
・エミッタ間電圧分だけ大きくすることができる。
号Ｖｏｕｔの電圧（振幅）をトランジスタＱ５のベース
・エミッタ間電圧分だけ大きくすることができる。
【００１７】次に、この理由について説明する。
【００１８】（１）式と同様に、この実施例の電源電圧
Ｖｃｃと各部の電圧との関係を求めると次式のようにな
る。
Ｖｃｃと各部の電圧との関係を求めると次式のようにな
る。
【００１９】 Ｖｃｃ≧ＶＲ１＋Ｖｂｅ８＋Ｖｃｅ７＋Ｖｃｓ＋Ｖｏｕｔ…（２） ここで従来例と同様に、Ｖｃｓ＝１．６Ｖ，ＶＲ１＝
０．１Ｖ，Ｖｂｅ８＝０．８Ｖ，Ｖｃｅ７＝１．４Ｖと
し、出力信号の電圧Ｖｏｕｔを１．０Ｖとすると、
（２）式より電源電圧Ｖｃｃは４．９Ｖ以上必要とな
る。すなわち、従来例の５．７Ｖより０．８Ｖ低い電源
電圧Ｖｃｃで同一の出力電圧が得られる。
０．１Ｖ，Ｖｂｅ８＝０．８Ｖ，Ｖｃｅ７＝１．４Ｖと
し、出力信号の電圧Ｖｏｕｔを１．０Ｖとすると、
（２）式より電源電圧Ｖｃｃは４．９Ｖ以上必要とな
る。すなわち、従来例の５．７Ｖより０．８Ｖ低い電源
電圧Ｖｃｃで同一の出力電圧が得られる。
【００２０】次に、トランジスタＱ８のベースの接続点
を変えたことにより、入力オフセット電圧の補償に対す
る影響があるかどうかについて考察する。
を変えたことにより、入力オフセット電圧の補償に対す
る影響があるかどうかについて考察する。
【００２１】トランジスタＱ７，Ｑ８のベース電流をそ
れぞれＩｂ７，Ｉｂ８、トランジスタＱ５，Ｑ６のコレ
クタ電流をそれぞれＩｃ５，Ｉｃ６，抵抗Ｒ１，Ｒ２に
流れる電流をＩｒとすると、 Ｉｃ５＝Ｉｒ−Ｉｂ８…（３） Ｉｃ６＝Ｉｒ …（４） となる。ただしトランジスタＱ５，Ｑ６のベース電流は
無視している。
れぞれＩｂ７，Ｉｂ８、トランジスタＱ５，Ｑ６のコレ
クタ電流をそれぞれＩｃ５，Ｉｃ６，抵抗Ｒ１，Ｒ２に
流れる電流をＩｒとすると、 Ｉｃ５＝Ｉｒ−Ｉｂ８…（３） Ｉｃ６＝Ｉｒ …（４） となる。ただしトランジスタＱ５，Ｑ６のベース電流は
無視している。
【００２２】トランジスタＱ１，Ｑ２のコレクタ電流を
Ｉｃ１，Ｉｃ２とすると、上記の（３）式，（４）式よ
り Ｉｃ１＝Ｉｃ５＝Ｉｒ−Ｉｂ８ …（５） Ｉｃ２＝Ｉｃ６−Ｉｂ７＝Ｉｒ−Ｉｂ７…（６） となる。トランジスタＱ７，Ｑ８のベース電流Ｉｂ７，
Ｉｂ８はほぼ等しいため、上記の（５）式，（６）式よ
り Ｉｃ１＝Ｉｃ２…（７） となる。
Ｉｃ１，Ｉｃ２とすると、上記の（３）式，（４）式よ
り Ｉｃ１＝Ｉｃ５＝Ｉｒ−Ｉｂ８ …（５） Ｉｃ２＝Ｉｃ６−Ｉｂ７＝Ｉｒ−Ｉｂ７…（６） となる。トランジスタＱ７，Ｑ８のベース電流Ｉｂ７，
Ｉｂ８はほぼ等しいため、上記の（５）式，（６）式よ
り Ｉｃ１＝Ｉｃ２…（７） となる。
【００２３】このように、トランジスタＱ８のベースの
接続点を変えても、トランジスタＱ１，Ｑ２のコレクタ
電流Ｉｃ１，Ｉｃ２は等しくなり、従来例と同様に入力
オフセット電圧の補償が行なわれる。
接続点を変えても、トランジスタＱ１，Ｑ２のコレクタ
電流Ｉｃ１，Ｉｃ２は等しくなり、従来例と同様に入力
オフセット電圧の補償が行なわれる。
【００２４】図２は本発明の第２の実施例を示す回路図
である。
である。
【００２５】この実施例は、第１〜第４，第７，第８の
トランジスタＱ１１〜Ｑ１４，Ｑ１７，Ｑ１８をＰＮＰ
型に、第５，第６のトランジスタＱ１５，Ｑ１６をＮＰ
Ｎ型にしたものである。これに伴い、第１の電源電位点
が高電位側に、第２の電源電位点が低電位側になる。
トランジスタＱ１１〜Ｑ１４，Ｑ１７，Ｑ１８をＰＮＰ
型に、第５，第６のトランジスタＱ１５，Ｑ１６をＮＰ
Ｎ型にしたものである。これに伴い、第１の電源電位点
が高電位側に、第２の電源電位点が低電位側になる。
【００２６】この実施例ではエミッタホロワ回路３ａを
ＰＮＰ型のトランジスタＱ１７により構成しているため
出力信号Ｖｏｕｔの直流レベルを高位側電源電位付近に
設定可能である。
ＰＮＰ型のトランジスタＱ１７により構成しているため
出力信号Ｖｏｕｔの直流レベルを高位側電源電位付近に
設定可能である。
【００２７】
【発明の効果】以上説明したように本発明は、入力オフ
セット電圧補償用の第８のトランジスタのベースの接続
点を、第５のトランジスタのエミッタに変えることによ
り、出力信号の電圧（振幅）を第５のトランジスタのベ
ース・エミッタ間電圧分だけ高くすることができる効果
がある。
セット電圧補償用の第８のトランジスタのベースの接続
点を、第５のトランジスタのエミッタに変えることによ
り、出力信号の電圧（振幅）を第５のトランジスタのベ
ース・エミッタ間電圧分だけ高くすることができる効果
がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】従来の差動増幅器の一例を示す回路図である。
１，１ａ 差動対回路 ２，２ａ，２ｂ 能動負荷回路 ３，３ａ エミッタホロワ ＩＳ１，ＩＳ２，ＩＳ１１，ＩＳ１２ 電流源回路 Ｑ１〜Ｑ８，Ｑ１１〜Ｑ１８ トランジスタ
Claims (3)
- 【請求項１】 ベースに第１及び第２の入力信号をそれ
ぞれ対応して入力しエミッタを共通接続する第１の接合
型の第１及び第２のトランジスタ、並びに前記第１及び
第２のトランジスタのエミッタと第１の電源電位点との
間に接続された第１の電流源回路を備えた差動対回路
と、エミッタを前記第１及び第２のトランジスタのコレ
クタとそれぞれ対応して接続しベースに共にバイアス電
圧を入力する第１の接合型の第３及び第４のトランジス
タと、ベース及びコレクタを前記第３のトランジスタの
コレクタと接続する第２の接合型の第５のトランジス
タ、ベースを前記第５のトランジスタのベースと接続し
コレクタを前記第４のトランジスタのコレクタと接続す
る第２の接合型の第６トランジスタ、並びに前記第５及
び第６のトランジスタのエミッタと第２の電源電位点と
の間にそれぞれ対応して接続された第１及び第２の抵抗
を備えたカレントミラー回路型の能動負荷回路と、ベー
スを前記第６のトランジスタのコレクタと接続しエミッ
タを出力端子と接続する第１の接合型の第７のトランジ
スタ、及び前記出力端子と前記第１の電源電位点との間
に接続された第２の電流源回路を備えたエミッタホロワ
回路と、ベースを前記第５のトランジスタのエミッタと
接続しエミッタを前記第７のトランジスタのコレクタと
接続しコレクタを前記第２の電源電位点と接続するオフ
セット補償用の第１の接合型の第８のトランジスタとを
有することを特徴とする差動増幅器。 - 【請求項２】 第１の接合型がＮＰＮ型であり、第２の
接合型がＰＮＰ型である請求項１記載の差動増幅器。 - 【請求項３】 第１の接合型がＰＮＰ型であり、第２の
接合型がＮＰＮ型である請求項１記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259966A JPH05102755A (ja) | 1991-10-08 | 1991-10-08 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259966A JPH05102755A (ja) | 1991-10-08 | 1991-10-08 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102755A true JPH05102755A (ja) | 1993-04-23 |
Family
ID=17341406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259966A Pending JPH05102755A (ja) | 1991-10-08 | 1991-10-08 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102755A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693821B1 (ko) * | 2005-10-31 | 2007-03-12 | 삼성전자주식회사 | 차동 증폭기 및 이를 위한 액티브 로드 |
| JP2007150380A (ja) * | 2005-11-24 | 2007-06-14 | Hitachi High-Technologies Corp | 演算増幅器及びそれを用いた走査電子顕微鏡 |
| KR100819119B1 (ko) * | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법 |
| KR100961441B1 (ko) * | 2008-02-15 | 2010-06-09 | 한양대학교 산학협력단 | 벌크 구동 오티에이 회로 |
| WO2020012943A1 (ja) * | 2018-07-09 | 2020-01-16 | ソニーセミコンダクタソリューションズ株式会社 | コンパレータ及び撮像装置 |
-
1991
- 1991-10-08 JP JP3259966A patent/JPH05102755A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693821B1 (ko) * | 2005-10-31 | 2007-03-12 | 삼성전자주식회사 | 차동 증폭기 및 이를 위한 액티브 로드 |
| JP2007150380A (ja) * | 2005-11-24 | 2007-06-14 | Hitachi High-Technologies Corp | 演算増幅器及びそれを用いた走査電子顕微鏡 |
| KR100819119B1 (ko) * | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법 |
| US7482871B2 (en) | 2006-01-09 | 2009-01-27 | Samsung Electronics Co., Ltd. | CMOS amplifier of filter for ultra wideband application and method of the same |
| KR100961441B1 (ko) * | 2008-02-15 | 2010-06-09 | 한양대학교 산학협력단 | 벌크 구동 오티에이 회로 |
| WO2020012943A1 (ja) * | 2018-07-09 | 2020-01-16 | ソニーセミコンダクタソリューションズ株式会社 | コンパレータ及び撮像装置 |
| JPWO2020012943A1 (ja) * | 2018-07-09 | 2021-08-02 | ソニーセミコンダクタソリューションズ株式会社 | コンパレータ及び撮像装置 |
| US11438538B2 (en) | 2018-07-09 | 2022-09-06 | Sony Semiconductor Solutions Corporation | Comparator and imaging device |
| US11606522B2 (en) | 2018-07-09 | 2023-03-14 | Sony Semiconductor Solutions Corporation | Comparator and imaging device |
| US11889212B2 (en) | 2018-07-09 | 2024-01-30 | Sony Semiconductor Solutions Corporation | Comparator and imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (ja) | ||
| JPS6142965B2 (ja) | ||
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4701719A (en) | Differential amplification circuit | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US5371476A (en) | Amplifying circuit | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0362042B2 (ja) | ||
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3627368B2 (ja) | アンプ | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH0421363B2 (ja) | ||
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH04129306A (ja) | 増幅回路 | |
| JPH0522275B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |