JPH0421363B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ダブルバランス回路に係り、特に
そのバイアス回路の改良に関する。

〔発明の技術的背景〕

従来、アナログ信号の乗算器としてダブルバラ
ンス回路（二重平衡差動増幅回路）は、例えば
FMラジオ受信機のマルチプレツクス回路および
クオドラチユアFM復調回路などに広く使用され
るようになつている。

このようなダブルバランス回路は、例えば第１
図に示されるように、共通エミツタが抵抗R₀を
介して接地されるNPN形である第１の差動対ト
ランジスタQ₁₁，Q₁₂の各コレクタに、同様に
NPN形である第２および第３の差動対トランジ
スタQ₂₁，Q₂₂およびQ₃₁，Q₃₂の各共通エミツタ
が対応的に接続されている。この第２の差動対ト
ランジスタQ₂₁，Q₂₂の各コレクタは、それぞれ
対応的に一対の出力端子Oa，Obに接続され、同
様に第３の差動対トランジスタQ₃₁，Q₃₂の各コ
レクタは一対の出力端子Oa，Obに対応的に接続
されている。上記トランジスタQ₂₁，Q₃₁は、各
コレクタが共通の負荷抵抗Raを介して電源Vcc
に接続され、上記トランジスタQ₂₂，Q₃₂は、各
コレクタが共通の負荷抵抗Rbを介して電源Vcc
に接続されている。

また、上記第１の差動対トランジスタQ₁₁，
Q₁₂の各ベースは、それぞれ対応的に非反転入力
信号、反転入力信号が供給される第１の平衡入力
端子IXa，IXbに接続されている。上記第２の差
動対トランジスタQ₂₁，Q₂₂の各ベースは、上記
第３の差動対トランジスタQ₃₂，Q₃₁の各ベース
に対応的接続され、且つ非反転入力信号、反転入
力信号が供給される第２の平衡入力端子IYa，
IYbに接続されると共に抵抗Rc，Rdを介して電
源Vccに接続されている。

そして、第１の差動対トランジスタQ₁₁，Q₁₂
それぞれのベースバイアスは、以下に説明するよ
うな構成により供給されるようになつている。

つまり、エミツタが電源Vccに接続される
PNP形のトランジスタQ₁は、共通接続されるベ
ースおよびコレクタが定電流源Ioを介して接地さ
れている。このトランジスタQ₁とカレントミラ
ー回路を構成するPNP形のトランジスタQ₂は、
エミツタが電源Vccに接続され、ベースがトラン
ジスタQ₁のベースに接続され、コレクタが図示
極性のダイオードD₁および抵抗R₁を介して接地
されている。上記トランジスタQ₂のコレクタお
よびダイオードの接続中点は、コンデンサC₁を
介して接地されると共に、抵抗R₂およびR₃を対
応的に介して上記トランジスタQ₁₁およびQ₁₂の
各ベースに接続されるものである。

したがつて、第１図のトランジスタQ₁，Q₂で
なるカレントミラー回路は、上記定電流源Io電流
に略等しい電流を上記ダイオードD₁および抵抗
R₁に供給するものである。これらダイオードD₁
および抵抗R₁による電圧降下は、抵抗R₂および
R₃を介して対応的に上記トランジスタQ₁₁および
Q₁₂に対し安定したベースバイアスを供給するも
のである。また、上記コンデンサC₁は、ノイズ
成分を接地に側路するように働くものである。上
記第１の差動対トランジスタQ₁₁，Q₁₂の共通エ
ミツタに接続される抵抗R₀は、特にローノイズ
化を目的として定電流源に変えて用いられるもの
である。

〔背景技術の問題点〕

しかしながら、第１図の回路は、電源Vcc電圧
の変動に対して、トランジスタQ₂のコレクタお
よびダイオードD₁の接続中点の電位V_Bが安定化
されるようになされているが、電源Vcc電圧が低
下する減電圧状態では、第１の差動対トランジス
タQ₁₁，Q₁₂それぞれコレクタ−エミツタ間電圧
が小さくなり、トランジスタQ₁₁，Q₁₂が飽和状
態になり急激にそれらの利得が小さくなるといつ
た欠点がある。また、電源Vcc電圧が低下した状
態で第１の平衡入力端子IXa，IXbに大入力が加
えられると、トランジスタQ₁₁，Q₁₂は、コレク
タ−エミツタ間電圧が小さいので、飽和状態とな
り異常動作の原因ともなつていた。

これに対し、減電圧状態での動作を安定化する
には抵抗R₀の電圧降下を小さくすれば良いが第
１の平衡入力端子IXa，IXbに供給される例えば
ノイズによる同相入力を抑圧し得なくなるもので
あり、抵抗R₀の電圧降下は熱電圧V_Tに比較して
充分大きな値としなければならない。なお、熱電
圧V_Tは、ｋをボルツマン定数、Ｔを絶対温度、
ｑを電子の電荷とすれば、V_T＝kT／ｑで示され
るものである。

〔発明の目的〕

この発明は上記の点に鑑みてなされたもので、
電源電圧が低下した状態であつても安定に動作
し、ノイズの少い良好なダブルバランス回路を提
供することを目的とする。

〔発明の概要〕

この発明は、各エミツタを直接あるいはそれぞ
れ抵抗を介して接続し、この接続点あるいは前記
各エミツタから抵抗もしくは定電流源を介して基
準電位に接続し、各コレクタ側に第２および第３
の差動対トランジスタを対応的に接続した第１の
差動対トランジスタと、入力側に定電流源を接続
したカレントミラー回路と、このカレントミラー
回路の出力側および基準電位間に接続した直列接
続の抵抗およびダイオードによる分圧回路と、こ
の分圧回路の分電圧を前記第１の差動対トランジ
スタの各ベースにバイアスとして供給するバイア
ス供給手段と備えたものである。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につき
詳細に説明する。

第２図はこの発明によるダブルバランス回路を
示すものである。但し、第２図中、第１図と同一
部分には同一符号を付してその説明を省略するも
のとする。

すなわち、前記トランジスタQ₂のコレクタお
よびダイオードD₁のアノード相互間には、抵抗
R₁₀が介挿接続されている。上記抵抗R₁₀および
前記ダイオードのアノードの接続中点は、前記ト
ランジスタQ₂のコレクタ電圧が上記抵抗R₁₀とダ
イオードD₁および前記抵抗R₁とにより分圧され
る電圧が導出されるものであり、前記抵抗R₂，
R₃、コンデンサC₁の共通一端が接続されている。

以上のような構成を備えたダブルバランス回路
において、電源Vcc電圧が低下する減電圧状態と
なると、トランジスタQ₂のコレクタ電流が減少
しダイオードD₁のアノードの電位V_B（つまりバイ
アス電圧）が低下する。このため、第１の差動対
トランジスタQ₁₁，Q₁₂が急激に飽和状態となる
ことが防止されるようになるので、第２図のダブ
ルバランス回路は、全体の利得の低下やゆるやか
且つ少なくなり、減電圧状態とされても安定に動
作するものである。

ここで、抵抗R₀およびR₁₀による電圧降下をそ
れぞれ700ｍＶおよび300ｍＶに設定した場合、第
２図の回路と第１図の回路を比較すると、第２図
の回路は電源Vcc電圧に対しトランジスタQ₁₁あ
るいはQ₁₂はコレクタ−エミツタ間電圧V_CEが第
３図中実線で示されるように変化するものであ
る。これに対して、第１図の回路は電源Vcc電圧
に対しトランジスタQ₁₁あるいはQ₁₂のコレクタ
−エミツタ間電圧V_CEが第３図中破線で示される
ように変化する。このような比較によれば第３図
からも明らかなように、第２図の回路は、電源
Vcc電圧の低下に対してトランジスタQ₁₁乃至Q₁₂
のコレクタ−エミツタ間電圧の変化がゆるやかで
あり、安定に動作することがわかる。

また、第２図の回路は、抵抗R₀による電圧降
下を熱電圧V_Tに対して充分高くとることができ
るので第１の平衡入力端子IXa，IXbに供される
同相入力を充分に抑圧し得るものであり、良好な
ローノイズ特性を示すものである。

ところで、トランジスタQ₂が飽和状態となる
電源Vcc電圧は、トランジスタQ₂の飽和状態とな
る飽和電圧と、ダイオードD₁の順方向電圧と、
抵抗R₁，R₁₀それぞれの電圧降下の総和となる。
またトランジスタQ₁₁乃至Q₁₂が飽和状態となる
電源Vcc電圧は、トランジスタQ₁₁乃至Q₁₂の飽和
電圧と、トランジスタQ₂₁，Q₂₂乃至Q₃₁，Q₃₂の
ベース−エミツタ間電圧と、抵抗R₀の電圧降下
の総和となる。そこで、ダイオードD₁としてベ
ース−コレクタ間を短絡したトランジスタを用い
るならば、ダイオードD₁の順方向電圧とトラン
ジスタQ₂₁，Q₂₂乃至Q₃₁，Q₃₂のベース−エミツ
タ間電圧とが略等しくなり、トランジスタQ₂が
飽和状態となる電源Vcc電圧と、第１の差動対ト
ランジスタQ₁₁，Q₁₂が飽和状態となる電源Vcc電
圧との差は、抵抗R₁₀の電圧降下ぶんだけとな
る。これにより、抵抗R₁₀は、抵抗値を所望の降
下電圧が得られるように適宜設定すれば良い。ま
た、各トランジスタQ₂₁，Q₂₂，Q₃₁，Q₃₂に供給
される電源電圧が電源Vcc電圧よりも低い場合、
それに応じて抵抗R₁₀の電圧降下を大きくしてや
れば良い。

なお、この発明は上記実施例のみに限定される
ものではなく、例えば第４図に示すように変形し
ても良い。但し、第４図中、第２図と同一部分に
は同一符号を付してその説明を省略する。

すなわち、カレントミラー回路を構成する前記
各トランジスタQ₁，Q₂の各エミツタは、対応的
に抵抗R₁₁，R₁₂を介して電源Vccに接続しアーリ
ー効果の影響を小さくしている。そして、ダイオ
ードD₁のかわりにコレクタ−ベース間を共通接
続したトランジスタQ₃を用いられている。また、
第１の差動対トランジスタQ₁₁，Q₁₂それぞれの
エミツタ間には、抵抗R₁₃，R₁₄直列的に介挿接
続され、抵抗R₁₃，R₁₄の接続中点に抵抗R₀一端
が接続されて許容入力の拡大がなされるようにな
つているものである。

なお、上記各実施例のトランジスタQ₁₁，Q₁₂
の各エミツタと接地間は、いわゆるスター結線で
構成しているが、当然ことながら、デルタ結線で
も実現することができるものである。

〔発明の効果〕

以上詳述したようにこの発明によれば、電源電
圧が低下した状態であつても安定に動作し、ノイ
ズの少ない良好なダブルバランス回路を提供する
ことができるものである。

【図面の簡単な説明】

第１図は従来のダブルバランス回路を示す回路
図、第２図はこの発明に係るダブルバランス回路
を示す回路図、第３図は第２図の回路の効果を説
明するために用いた図、第４図は他の実施例を示
す図である。 Q₁₁，Q₁₂，Q₂₁，Q₂₂，Q₃₁，Q₃₂，Q₁，Q₂，Q₃
…トランジスタ、R₀，R₁，……，R₃，R₁₀，…
…，R₁₂…抵抗、I₀…定電流源、D₁…ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 各エミツタを直接あるいはそれぞれ抵抗を介
   して接続し、この接続点あるいは前記各エミツタ
   から抵抗もしくは定電流源を介して基準電位点に
   接続し、各コレクタ側に第２および第３の差動対
   トランジスタを対称的に接続した第１の差動対ト
   ランジスタと、 入力側に定電流源を接続したカレントミラー回
   路と、 前記カレントミラー回路の出力側に一端を接続
   した第１の抵抗と、 前記第１の抵抗の他端と基準電位点間に直列接
   続したダイオードおよび第２の抵抗と、 前記第１の抵抗の他端の分電圧をバイアス電圧
   として前記第１の差動対トランジスタの各ベース
   に供給するバイアス供給回路とからなるダブルバ
   ランス回路。