JPS62105281A - 最小値出力回路 - Google Patents
最小値出力回路Info
- Publication number
- JPS62105281A JPS62105281A JP60246493A JP24649385A JPS62105281A JP S62105281 A JPS62105281 A JP S62105281A JP 60246493 A JP60246493 A JP 60246493A JP 24649385 A JP24649385 A JP 24649385A JP S62105281 A JPS62105281 A JP S62105281A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- output
- signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、与えられた複数の入力信号に対して、入力信
号のうち最もレベルの低い入力信号とほぼ等しいレベル
の出力信号を形成する最小値出力回路に関する。
号のうち最もレベルの低い入力信号とほぼ等しいレベル
の出力信号を形成する最小値出力回路に関する。
〈従来の技術〉
従来から、複数入力のうちから特に最小値のレベルに等
しいレベルをもった出力信号を形成する回路としては、
第２図に示すような、入力信号数に等しい個数のオペア
ンプＯＰＩ 、 ＯＰ２ ・・・ヲ設け、各オペアン
プの＋側入力に夫々入力信号Ａ。
しいレベルをもった出力信号を形成する回路としては、
第２図に示すような、入力信号数に等しい個数のオペア
ンプＯＰＩ 、 ＯＰ２ ・・・ヲ設け、各オペアン
プの＋側入力に夫々入力信号Ａ。
Ｂ・・・を与えると共に、−個入力を共通に接続して出
力端子ＯＵＴとして導出し、該出力端子ＯＵＴと上記各
オペアンプＯＰＩ 、 ＯＰ２ ・・・の出力との間
にダイオードＤｚ、Ｄ２・・・を接続Ｌ７て構成されて
いる。
力端子ＯＵＴとして導出し、該出力端子ＯＵＴと上記各
オペアンプＯＰＩ 、 ＯＰ２ ・・・の出力との間
にダイオードＤｚ、Ｄ２・・・を接続Ｌ７て構成されて
いる。
上記回路においては、例えば入力信号間のレベルがＡ＜
Ｂで入力信号Ａのレベルが遣手であるとしたとき、入力
信号Ａに等しいレベルの出力が出力端子ＯＵＴにオペア
ンプＯＰよによりｌＥする。
Ｂで入力信号Ａのレベルが遣手であるとしたとき、入力
信号Ａに等しいレベルの出力が出力端子ＯＵＴにオペア
ンプＯＰよによりｌＥする。
このときオペアンプＯＰ２ をけじめ他のオペアンプの
出力レベルは入力信号のレベルに対応した入力信号Ａの
出力より高くなるが、出力端子ＯＵＴとの間に挿入され
たダイオードＤ２・・・によシ阻止されて導出されず、
結局最も低ｂレベルが出力される。
出力レベルは入力信号のレベルに対応した入力信号Ａの
出力より高くなるが、出力端子ＯＵＴとの間に挿入され
たダイオードＤ２・・・によシ阻止されて導出されず、
結局最も低ｂレベルが出力される。
〈発明が解決しようとする問題点〉
上記オペアンプを利用した回路は、特性としてすぐれた
ものを得ることができる勿、回路構成が非常に複雑にな
るという欠点かぁ−）た。
ものを得ることができる勿、回路構成が非常に複雑にな
るという欠点かぁ−）た。
このような欠点に対して、第３図に示す如く簡略化を図
った回路も提案されてｈる。
った回路も提案されてｈる。
即ちエミッタが共通に定電流源Ｉｎに接続され、ベース
に入力信号Ｃ，Ｄか夫々与えられた入力トランジスタＴ
１．Ｔ２及びベースが出力端子ＯＵＴとなっている出力
トランジスタＴ３が設けられ、入力トランジスタＴ１及
びＴ２のコレクタが共通に接続されてカレントミラ回路
を構成するトランジスタＴ４のコレクタ及びベースに接
続され、もう一方のトランジスタＴ、のコレクタは上記
出力トランジスタＴ３のコｔ／クタに接続さり、、該接
続点はトランジスタＴ６のベースに接続さハ、該トラン
ジスタＴ６のエミッタは出力トランジスタＴ。
に入力信号Ｃ，Ｄか夫々与えられた入力トランジスタＴ
１．Ｔ２及びベースが出力端子ＯＵＴとなっている出力
トランジスタＴ３が設けられ、入力トランジスタＴ１及
びＴ２のコレクタが共通に接続されてカレントミラ回路
を構成するトランジスタＴ４のコレクタ及びベースに接
続され、もう一方のトランジスタＴ、のコレクタは上記
出力トランジスタＴ３のコｔ／クタに接続さり、、該接
続点はトランジスタＴ６のベースに接続さハ、該トラン
ジスタＴ６のエミッタは出力トランジスタＴ。
のベースに接続されている。
上記第３図の回路においては、６人力信号Ｃ，Ｄの値の
間に十分に大きい差がある場合に（ｄ、、高いレベルの
入力信号が与えられている入力ＰＮＰ トランジスタは
完全にオフし、出力端子ＯＵＴには低いレベルの入力電
圧たほぼ等しい信号が出力される。し→ふし、入力信号
間のレベル差かほさんと無いか、等しくなった場合には
、入力トランジスタＴ１とＴ２に１．づ１等し、い電流
か流）１、両電流の和と差動の反転入力となるｌ・う：
／ジスタの二ルクタ電流が一致するように帰還がかかる
ことから、結局差動の反転側と非反転側のトランジスタ
の大々の電流密度には２倍の比か生じ、 ＫＴ／ｑＩ！ｎ２＝１８ｍＶ（Ｔ＝３００’ Ｋ）：か
ら十１８ ｍＶのオフセット電圧を持つこと洗なり、動
作の信頼性か著しく損われるという問題があったＯ く問題点を解決するための手段〉 上記従来回路の欠点を除去した最小値出力回路を提供す
るもので、エミッタが共通に定電流源に接続され、ベー
スに夫々入力信号６与えられるか又は出力信号が導出さ
れる入・出力トランジスタ群と、この入力トランジスタ
群の各コレクタニ接続されたカレントミラ回路を構成す
るトランジスタ群を設け、該カレントミラ回路に含まれ
たトランジスタとベースを共通接続したトランジスタの
コレクタを上記出力トランジスタのコレクタに接続し、
該接続点を入力点とし、上記出力トランジスタの出力点
が接続されたホロワタイプの増幅回路を設けて最小値出
力回路を構成する。
間に十分に大きい差がある場合に（ｄ、、高いレベルの
入力信号が与えられている入力ＰＮＰ トランジスタは
完全にオフし、出力端子ＯＵＴには低いレベルの入力電
圧たほぼ等しい信号が出力される。し→ふし、入力信号
間のレベル差かほさんと無いか、等しくなった場合には
、入力トランジスタＴ１とＴ２に１．づ１等し、い電流
か流）１、両電流の和と差動の反転入力となるｌ・う：
／ジスタの二ルクタ電流が一致するように帰還がかかる
ことから、結局差動の反転側と非反転側のトランジスタ
の大々の電流密度には２倍の比か生じ、 ＫＴ／ｑＩ！ｎ２＝１８ｍＶ（Ｔ＝３００’ Ｋ）：か
ら十１８ ｍＶのオフセット電圧を持つこと洗なり、動
作の信頼性か著しく損われるという問題があったＯ く問題点を解決するための手段〉 上記従来回路の欠点を除去した最小値出力回路を提供す
るもので、エミッタが共通に定電流源に接続され、ベー
スに夫々入力信号６与えられるか又は出力信号が導出さ
れる入・出力トランジスタ群と、この入力トランジスタ
群の各コレクタニ接続されたカレントミラ回路を構成す
るトランジスタ群を設け、該カレントミラ回路に含まれ
たトランジスタとベースを共通接続したトランジスタの
コレクタを上記出力トランジスタのコレクタに接続し、
該接続点を入力点とし、上記出力トランジスタの出力点
が接続されたホロワタイプの増幅回路を設けて最小値出
力回路を構成する。
りの内、最小レベルが入力されたトランジスタを除いて
、他の入力トランジスタは、カレントミラ回路を構成す
るトランジスタの飽和によって実質的なトランジスタと
しての機能を果すことがない゛、ｌ状態になり、従−で
、定′工流は最小レベル入力信号が与えられた入力トラ
ンジスタ七、出力トランジスタとにのみ流ハ５、各トラ
ンジスタ電流れる電果出力トランジスタのベースには入
力トランジスタのベースに与えられた最小レベル信号に
等し、い信号が導出される・ 〈実施例〉 ２つの入力信号１１’ｈ、ＩＮ２を入力とする最小値検
出回路を挙げて説明する。
、他の入力トランジスタは、カレントミラ回路を構成す
るトランジスタの飽和によって実質的なトランジスタと
しての機能を果すことがない゛、ｌ状態になり、従−で
、定′工流は最小レベル入力信号が与えられた入力トラ
ンジスタ七、出力トランジスタとにのみ流ハ５、各トラ
ンジスタ電流れる電果出力トランジスタのベースには入
力トランジスタのベースに与えられた最小レベル信号に
等し、い信号が導出される・ 〈実施例〉 ２つの入力信号１１’ｈ、ＩＮ２を入力とする最小値検
出回路を挙げて説明する。
入力信号ＩＮ１．ＩＮ２は夫々Ｐ Ｎ Ｐ入力トランジ
スタ群１ 、Ｑ２のベースて一与えらハる。、該入力ト
ランジスタＱｌ、Ｑ２のエミッタは、ＰＮＰ出力トラン
ジスタＱ３のエミッタと共通に定電流源工。に接続され
ている。
スタ群１ 、Ｑ２のベースて一与えらハる。、該入力ト
ランジスタＱｌ、Ｑ２のエミッタは、ＰＮＰ出力トラン
ジスタＱ３のエミッタと共通に定電流源工。に接続され
ている。
上記一方の入力トランジスタＱ、のコｔ／クタにはＮＰ
Ｎ トランジスタＱ、のベース及びＮＰＮトランジスタ
Ｑ、のコレクタが接続さノ１てｂる１、トランジスタＱ
４のエミッタとトランジスタＱ、のベースか接続されて
いる。もう一方の入力トランジスタＱ２のコレクタには
、ＮＰＮ）ランジスタＱ６のベース及びＮＰＮトランジ
スタＱ７のコレクタが接続され、該トランジスタＱ６の
エミッタとトランジスタＱ７のベース間も接続されてい
る。
Ｎ トランジスタＱ、のベース及びＮＰＮトランジスタ
Ｑ、のコレクタが接続さノ１てｂる１、トランジスタＱ
４のエミッタとトランジスタＱ、のベースか接続されて
いる。もう一方の入力トランジスタＱ２のコレクタには
、ＮＰＮ）ランジスタＱ６のベース及びＮＰＮトランジ
スタＱ７のコレクタが接続され、該トランジスタＱ６の
エミッタとトランジスタＱ７のベース間も接続されてい
る。
上記トランジスタＱ、＝、Ｑａのコレクタは共通に正電
源＋ＶＫ接続されている。
源＋ＶＫ接続されている。
上記トランジスタＱ５．Ｑ７のベースは共通に接続され
、更ＶｃＮＰＮ）ランジスタＱ３のベース如接続され、
トランジスタＱ、〜ＱＩＩでカレントミラ回路を構成す
る。上記トランジスタＱ８のコレクタは上記出力トラン
ジスタＱ３のコレクタに接続され、両コレクタの接続点
がＰＮＰ ）ランジスタＱ９のベースに接続されている
。該トランジスタＱ９のエミッタは上記出力トランジス
タＱ３のベースに接続されてトランジスタＱ３の帰遷用
入力となると共に、バイアス用の定電流源■ｏ′に接続
されている。
、更ＶｃＮＰＮ）ランジスタＱ３のベース如接続され、
トランジスタＱ、〜ＱＩＩでカレントミラ回路を構成す
る。上記トランジスタＱ８のコレクタは上記出力トラン
ジスタＱ３のコレクタに接続され、両コレクタの接続点
がＰＮＰ ）ランジスタＱ９のベースに接続されている
。該トランジスタＱ９のエミッタは上記出力トランジス
タＱ３のベースに接続されてトランジスタＱ３の帰遷用
入力となると共に、バイアス用の定電流源■ｏ′に接続
されている。
上記トランジスタＱ、と定電流源ＩＱ’とで、トランジ
スタＱ９のベースを入力とし、エミッタを出力表するホ
ロワタイプの増幅回路を構成する。
スタＱ９のベースを入力とし、エミッタを出力表するホ
ロワタイプの増幅回路を構成する。
入力トランジスタＱ、、Ｑ２のベースに与えられた入力
信号ＩＮ、、ＩＮ２に対していずれか最小レベルの入力
信号が出力トランジスタＱ、のベースを出力端子ＯＵＴ
として導出される。
信号ＩＮ、、ＩＮ２に対していずれか最小レベルの入力
信号が出力トランジスタＱ、のベースを出力端子ＯＵＴ
として導出される。
上記構成の回路において、入力信号ＩＮＮ。
Ｉ Ｎ ２ 間（７） ’Ｖ ヘルかＩ Ｎ １ ＜
Ｉ Ｎ ２である場合の動作を説明する。
Ｉ Ｎ ２である場合の動作を説明する。
相互のレベル間に上記関係のある入力信号ＩＮ、。
ＩＮ２が与えられると、各入力トランジスタＱｔ。
Ｑ２のコレクタ底流ＩＣ（Ｑｘ ）、ＩＣ（Ｑ２） ”
の間はＩＣ（Ｑ、）＞ＩＣ（０，２）となる。このよう
なコレクタ”Ｉｃ（Ｑｌ） に対して、トランジスタ
Ｑ５のコレクタ電流ＩＣ（Ｑｓ ） を上記ＩＣ（Ｑ
ｌ）に等しくするようにトランジスタＱ４を介して帰還
がかけられる。トランジスタＱ５とトランジスタＱ７は
カレントミラ回路を構成するため、トランジスタＱ７の
コレクタ電流ＩＣ（Ｑ、）は上記コレクタ電流Ｉ（！（
Ｑｉ）、即ちコレクタ電流ＩＣ（Ｑｌ） ｉｃ等１．
くなる。従って入力トランジスタＱ２とトランジスタＱ
７の各コレクタ電流の間はＩＣ（Ｑ２ ）りＩＣ（Ｑ７
）となり、トランジスタＱ７け飽和してトランジスタＱ
、けカットオフ状態になる。このような状態においては
、高レベルの入力信号が与えられた入力トランジスタＱ
２けたとえこのような位置に接続されていても実質的に
トランジスタ機能を果さず、定電流源Ｉ。からの電流Ｉ
は入力トランジスタＱ、と出力トランジスタＱ３に分割
されて流れる・ ここで出力トランジスタＱ３に接続されたトランジスタ
Ｑ８はトランジスタＱ、と共にカレントミラを構成して
いるため、上記分割されたトランジスタＱ１−Ｑ３の夫
々のコレクタ電流Ｉｃ（ｇ、１）。
の間はＩＣ（Ｑ、）＞ＩＣ（０，２）となる。このよう
なコレクタ”Ｉｃ（Ｑｌ） に対して、トランジスタ
Ｑ５のコレクタ電流ＩＣ（Ｑｓ ） を上記ＩＣ（Ｑ
ｌ）に等しくするようにトランジスタＱ４を介して帰還
がかけられる。トランジスタＱ５とトランジスタＱ７は
カレントミラ回路を構成するため、トランジスタＱ７の
コレクタ電流ＩＣ（Ｑ、）は上記コレクタ電流Ｉ（！（
Ｑｉ）、即ちコレクタ電流ＩＣ（Ｑｌ） ｉｃ等１．
くなる。従って入力トランジスタＱ２とトランジスタＱ
７の各コレクタ電流の間はＩＣ（Ｑ２ ）りＩＣ（Ｑ７
）となり、トランジスタＱ７け飽和してトランジスタＱ
、けカットオフ状態になる。このような状態においては
、高レベルの入力信号が与えられた入力トランジスタＱ
２けたとえこのような位置に接続されていても実質的に
トランジスタ機能を果さず、定電流源Ｉ。からの電流Ｉ
は入力トランジスタＱ、と出力トランジスタＱ３に分割
されて流れる・ ここで出力トランジスタＱ３に接続されたトランジスタ
Ｑ８はトランジスタＱ、と共にカレントミラを構成して
いるため、上記分割されたトランジスタＱ１−Ｑ３の夫
々のコレクタ電流Ｉｃ（ｇ、１）。
Ｉｃ（ｑ３）はほぼ等しくなり、入力トランジスタＱ。
のベースに入力されている入力信号ＩＮ＋のレベルト出
力トランジスタＱ、のベースに導出されている出力信号
ＯＵＴのレベルは等しくなる。
力トランジスタＱ、のベースに導出されている出力信号
ＯＵＴのレベルは等しくなる。
即ち、入力信号ＩＮよ 、ＩＮ２の内低いレベルの信号
ＩＮｓ が出力端子ＯＵＴに導出される。
ＩＮｓ が出力端子ＯＵＴに導出される。
尚上記動作において、トランジスタＱ５と入力トランジ
スタＱ１の各コレクタ７Ｍ、ａ Ｉ Ｃ（Ｑｉ） ＃
Ｉ ｅ （Ｑｌ ） の差をトランジスタＱ４で増幅
してトランジスタＱｓ 、Ｑ７ 、Ｑ、ｌのベース
電流としてｂるため、Ｉ ｃ （Ｑｉ ） ”＝Ｉ ｃ
（Ｑｓ ） のＩＣ（Ｑｌ） に対する誤差は、ト
ランジスタＱ４のｈつをｈｐｇ（ｑａ）としたとき１／
ｈｒａ（Ｑ４）程度の寄与で済み、出力信号の形成には
ほとんど支障がない。
スタＱ１の各コレクタ７Ｍ、ａ Ｉ Ｃ（Ｑｉ） ＃
Ｉ ｅ （Ｑｌ ） の差をトランジスタＱ４で増幅
してトランジスタＱｓ 、Ｑ７ 、Ｑ、ｌのベース
電流としてｂるため、Ｉ ｃ （Ｑｉ ） ”＝Ｉ ｃ
（Ｑｓ ） のＩＣ（Ｑｌ） に対する誤差は、ト
ランジスタＱ４のｈつをｈｐｇ（ｑａ）としたとき１／
ｈｒａ（Ｑ４）程度の寄与で済み、出力信号の形成には
ほとんど支障がない。
入力信号Ｉ Ｎｌ 、 Ｉ Ｎ２のレベルが逆の場合
も同様にＩＣ（Ｑｌｌ）中ＩＣ（Ｑ２） となり、入
力信号ＩＮ２にほぼ等しいレベルの出力信号が形成され
る。上記出力信号の導出は、信号レベルの差が犬きいと
きも小さいときも同様に実行され、最小レベルの入力信
号にほぼ等しｈ出力信号が形成される。
も同様にＩＣ（Ｑｌｌ）中ＩＣ（Ｑ２） となり、入
力信号ＩＮ２にほぼ等しいレベルの出力信号が形成され
る。上記出力信号の導出は、信号レベルの差が犬きいと
きも小さいときも同様に実行され、最小レベルの入力信
号にほぼ等しｈ出力信号が形成される。
尚定電流工を分割して供給する入・出力トランジスタＱ
ｌ 、Ｑ２ 、Ｑ３については、２人力信号間の差
が大きいときはＩＣ（Ｑ、）（ＩＮＩ ＜ＩＮ２ ）
つれて除々に小さくなり、入力信号ＩＮＩ −人力信号
ＩＮ２のときは ＩＣ（Ｑｉ ） ＝”（Ｑ２ ）中１ ｃ （Ｑｌ ）
中ＴＩ＝Ｉｅ（Ｑ８）となる。
ｌ 、Ｑ２ 、Ｑ３については、２人力信号間の差
が大きいときはＩＣ（Ｑ、）（ＩＮＩ ＜ＩＮ２ ）
つれて除々に小さくなり、入力信号ＩＮＩ −人力信号
ＩＮ２のときは ＩＣ（Ｑｉ ） ＝”（Ｑ２ ）中１ ｃ （Ｑｌ ）
中ＴＩ＝Ｉｅ（Ｑ８）となる。
上記実施例は２人力信号の場合を挙げて説明したが、ト
ランジスタＱｌ 、Ｑ４ 、Ｑ５に相当するトランジ
スタ群を増設して回路を構成することにより、３人力、
４人力・・に対応することができる。
ランジスタＱｌ 、Ｑ４ 、Ｑ５に相当するトランジ
スタ群を増設して回路を構成することにより、３人力、
４人力・・に対応することができる。
但し余シ多数の入力信号が与えられる場合には、各入力
信号のレベルが等しいときにはトランジスタＱ−，Ｑｓ
の電流が小さくなり過ぎる惧れがあり、このときけトラ
ンジスタＱ、のベース７１１ ａ （Ｄ影響を考慮する
ことが望ましい。
信号のレベルが等しいときにはトランジスタＱ−，Ｑｓ
の電流が小さくなり過ぎる惧れがあり、このときけトラ
ンジスタＱ、のベース７１１ ａ （Ｄ影響を考慮する
ことが望ましい。
〈発明の効果〉
以上本発明によれば、複数の入力信号のうちから最も低
いレベルをもつ入力信号にほぼ等し８レベルをもった出
力信号を、非常に簡単な回路で構成することができ、し
かも動作特性においても項めて信頼性の高い回路を得る
ことかできる。
いレベルをもつ入力信号にほぼ等し８レベルをもった出
力信号を、非常に簡単な回路で構成することができ、し
かも動作特性においても項めて信頼性の高い回路を得る
ことかできる。
第１図は本発明による一実施例を示す回路図、第２図及
び第３図は従来の最小値出力回路図である。 ＩＮＩ 、ＩＮ２ ：入力信号、 ■、、ｉｏ
’：定電流源、 ＯＵＴ：出力端子、 Ｑ４ −Ｑｓ −Ｑ６ 、Ｑ？ −Ｑｓ ：Ｎ
ＰＮ）ランジスタ、 Ｑｉ −Ｑ２ 、Ｑ３
。Ｑ９：ＰＮＰ）ランジスタ。
び第３図は従来の最小値出力回路図である。 ＩＮＩ 、ＩＮ２ ：入力信号、 ■、、ｉｏ
’：定電流源、 ＯＵＴ：出力端子、 Ｑ４ −Ｑｓ −Ｑ６ 、Ｑ？ −Ｑｓ ：Ｎ
ＰＮ）ランジスタ、 Ｑｉ −Ｑ２ 、Ｑ３
。Ｑ９：ＰＮＰ）ランジスタ。
Claims (1)
- （１）複数の入力信号間のうち、最小レベルの入力信号
にほぼ等しいレベルの出力信号を形成する回路において
、 エミッタが共通に定電流源に接続され、ベースに夫々入
力信号が与えられるか、又は出力信号が導出される入・
出力トランジスタ群と、上記入力トランジスタ群の各コ
レクタに接続されたカレントミラ回路を構成するトラン
ジスタ群を設け、 該カレントミラ回路に含まれたトランジスタとベースを
共通接続したトランジスタのコレクタを上記出力トラン
ジスタのコレクタに接続し、該接続点を入力点とし、上
記出力トランジスタのベースに出力点が接続されたホロ
ワタイプの増幅回路とを備えてなる最小値出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246493A JPS62105281A (ja) | 1985-10-31 | 1985-10-31 | 最小値出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246493A JPS62105281A (ja) | 1985-10-31 | 1985-10-31 | 最小値出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105281A true JPS62105281A (ja) | 1987-05-15 |
| JPH0345429B2 JPH0345429B2 (ja) | 1991-07-11 |
Family
ID=17149217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246493A Granted JPS62105281A (ja) | 1985-10-31 | 1985-10-31 | 最小値出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105281A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244658A (ja) * | 1993-02-12 | 1994-09-02 | Shirinkusu:Kk | エミッタホロワ回路および選択回路 |
| JP2012161090A (ja) * | 2006-09-25 | 2012-08-23 | Fujitsu Semiconductor Ltd | 温度特性補正回路 |
-
1985
- 1985-10-31 JP JP60246493A patent/JPS62105281A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244658A (ja) * | 1993-02-12 | 1994-09-02 | Shirinkusu:Kk | エミッタホロワ回路および選択回路 |
| JP2012161090A (ja) * | 2006-09-25 | 2012-08-23 | Fujitsu Semiconductor Ltd | 温度特性補正回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345429B2 (ja) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5945706A (ja) | 差動増幅回路 | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPS6057248B2 (ja) | 増幅器の入力バイアス調整回路 | |
| JPS62105281A (ja) | 最小値出力回路 | |
| US3783400A (en) | Differential current amplifier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JPH0527282B2 (ja) | ||
| US5708393A (en) | High voltage operational amplifier output stage | |
| JPS62128204A (ja) | 定電流回路 | |
| JPS594305A (ja) | カレントミラ−回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS58166814A (ja) | 加算増幅回路 | |
| JP2833926B2 (ja) | 制御回路 | |
| JPS5957508A (ja) | 可変電流増幅回路 | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS5848515A (ja) | 非線型増幅回路 | |
| JPS6358404B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH0734532B2 (ja) | 利得制御回路 | |
| JPS60187110A (ja) | プツシユプル出力回路 | |
| JPS62117085A (ja) | 絶対値回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |