JP2833926B2 - 制御回路 - Google Patents
制御回路Info
- Publication number
- JP2833926B2 JP2833926B2 JP14328092A JP14328092A JP2833926B2 JP 2833926 B2 JP2833926 B2 JP 2833926B2 JP 14328092 A JP14328092 A JP 14328092A JP 14328092 A JP14328092 A JP 14328092A JP 2833926 B2 JP2833926 B2 JP 2833926B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- control circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は制御回路に関し、特に半
導体集積回路において、複数の異なる入力に応じた情報
を制御信号として出力する制御回路に関するものであ
る。
導体集積回路において、複数の異なる入力に応じた情報
を制御信号として出力する制御回路に関するものであ
る。
【０００２】
【従来の技術】図４は従来の制御回路の一例を示す。図
において、２００は情報の異なる２つの入力信号Ｓ１及
びＳ２を第１及び第２の入力端子１，２に受け、その入
力情報に応じた情報を有する制御信号Ｔ１及びＴ２を出
力端子３に出力する制御回路で、通常外付けのＩＣチッ
プとして構成されており、例えば上記第１の入力信号Ｓ
１として電圧に関する情報を、また第２の入力信号Ｓ２
として電流に関する情報を受け、上記制御信号Ｔ１及び
Ｔ２により、制御対象である電源回路等をその出力電圧
が一定となるようフィードバック制御する回路等として
用いられている。
において、２００は情報の異なる２つの入力信号Ｓ１及
びＳ２を第１及び第２の入力端子１，２に受け、その入
力情報に応じた情報を有する制御信号Ｔ１及びＴ２を出
力端子３に出力する制御回路で、通常外付けのＩＣチッ
プとして構成されており、例えば上記第１の入力信号Ｓ
１として電圧に関する情報を、また第２の入力信号Ｓ２
として電流に関する情報を受け、上記制御信号Ｔ１及び
Ｔ２により、制御対象である電源回路等をその出力電圧
が一定となるようフィードバック制御する回路等として
用いられている。
【０００３】ここで上記制御回路２００は、それぞれ第
１，第２の基準電圧Ｖref1，Ｖref2を発生する第１及び
第２の定電圧源と、上記第１の入力信号Ｓ１と第１の基
準電圧Ｖref1との差分に応じた信号Ｔ１を出力する第１
の差動増幅器ＯＰ１と、上記第２の入力信号Ｓ２と第２
の基準電圧Ｖref2との差分に応じた信号Ｔ２を出力する
第２の差動増幅器ＯＰ２と、上記出力端子３と上記第１
及び第２の差動増幅器ＯＰ１，ＯＰ２との間に接続され
たダイオードＤ１，Ｄ２とから構成されており、これら
のダイオードＤ1 ，Ｄ2 は、上記差動増幅器ＯＰ１，Ｏ
Ｐ２の出力を１つの出力端子３を共用して出力する際、
それぞれの出力が他方に影響しないようにするためのも
のである。
１，第２の基準電圧Ｖref1，Ｖref2を発生する第１及び
第２の定電圧源と、上記第１の入力信号Ｓ１と第１の基
準電圧Ｖref1との差分に応じた信号Ｔ１を出力する第１
の差動増幅器ＯＰ１と、上記第２の入力信号Ｓ２と第２
の基準電圧Ｖref2との差分に応じた信号Ｔ２を出力する
第２の差動増幅器ＯＰ２と、上記出力端子３と上記第１
及び第２の差動増幅器ＯＰ１，ＯＰ２との間に接続され
たダイオードＤ１，Ｄ２とから構成されており、これら
のダイオードＤ1 ，Ｄ2 は、上記差動増幅器ＯＰ１，Ｏ
Ｐ２の出力を１つの出力端子３を共用して出力する際、
それぞれの出力が他方に影響しないようにするためのも
のである。
【０００４】次に動作について説明する。上記入力信号
Ｓ１が第１の差動増幅器ＯＰ1 に入力されると、該差動
増幅器ＯＰ１の出力には、上記入力信号Ｓ１と基準電圧
Ｖref1との差分に応じた信号Ｔ１が得られ、これがダイ
オードＤ1 を通じて出力端子３に出力される。また入力
信号Ｓ２が上記第２の差動増幅器ＯＰ２に入力される
と、上記と同様にして上記出力端子３には入力信号Ｓ２
と基準電圧Ｖref2の差分に応じた出力信号Ｔ２が出力さ
れる。またこの際上記ダイオードＤ1 ，Ｄ2 は、第１，
第２の差動増幅器ＯＰ1 ，ＯＰ２の出力信号Ｓ１，Ｓ２
が他方の第２，第１の差動増幅器ＯＰ2 ，ＯＰ１の出力
に影響を与えないよう電流の逆流を阻止する。
Ｓ１が第１の差動増幅器ＯＰ1 に入力されると、該差動
増幅器ＯＰ１の出力には、上記入力信号Ｓ１と基準電圧
Ｖref1との差分に応じた信号Ｔ１が得られ、これがダイ
オードＤ1 を通じて出力端子３に出力される。また入力
信号Ｓ２が上記第２の差動増幅器ＯＰ２に入力される
と、上記と同様にして上記出力端子３には入力信号Ｓ２
と基準電圧Ｖref2の差分に応じた出力信号Ｔ２が出力さ
れる。またこの際上記ダイオードＤ1 ，Ｄ2 は、第１，
第２の差動増幅器ＯＰ1 ，ＯＰ２の出力信号Ｓ１，Ｓ２
が他方の第２，第１の差動増幅器ＯＰ2 ，ＯＰ１の出力
に影響を与えないよう電流の逆流を阻止する。
【０００５】
【発明が解決しようとする課題】ところが、従来の制御
回路２００では、各差動増幅器ＯＰ1 ，ＯＰ2 の出力を
１つにまとめるために、該各差動増幅器ＯＰ1 ，ＯＰ1
の出力と出力端子３との間に電流の逆流を阻止するダイ
オードＤ1 ，Ｄ2 を接続しているので、制御出力として
は、ダイオードＤ１，Ｄ２の極性により電流供給型の出
力信号か、電流吸込み型の出力信号の一方しか出力する
ことができないという問題点がある。
回路２００では、各差動増幅器ＯＰ1 ，ＯＰ2 の出力を
１つにまとめるために、該各差動増幅器ＯＰ1 ，ＯＰ1
の出力と出力端子３との間に電流の逆流を阻止するダイ
オードＤ1 ，Ｄ2 を接続しているので、制御出力として
は、ダイオードＤ１，Ｄ２の極性により電流供給型の出
力信号か、電流吸込み型の出力信号の一方しか出力する
ことができないという問題点がある。
【０００６】つまりＩＣチップ化された制御回路２００
では、例えばこれが上記出力端子３を電流吸込み型とし
て設計したものであれば、その制御対象である出力側回
路からの吸込み電流によりこれを制御する場合には使用
可能であるが、上記出力側回路への電流の供給によりこ
れを制御する場合にはこの制御回路２００は用いること
ができない。このことは出力端子３が電流吸込み型だけ
ではなく、電流供給型であるものについてもいえる。従
ってこれに対応するためには、予め２種類のタイプの制
御回路，つまり出力端子３が電流吸込み型であるもの
と、電流供給型であるものとを用意する必要があるが、
このようにすると部品の種類の増大を招き、製造や製品
の管理をする上で大きな負担となる。
では、例えばこれが上記出力端子３を電流吸込み型とし
て設計したものであれば、その制御対象である出力側回
路からの吸込み電流によりこれを制御する場合には使用
可能であるが、上記出力側回路への電流の供給によりこ
れを制御する場合にはこの制御回路２００は用いること
ができない。このことは出力端子３が電流吸込み型だけ
ではなく、電流供給型であるものについてもいえる。従
ってこれに対応するためには、予め２種類のタイプの制
御回路，つまり出力端子３が電流吸込み型であるもの
と、電流供給型であるものとを用意する必要があるが、
このようにすると部品の種類の増大を招き、製造や製品
の管理をする上で大きな負担となる。
【０００７】本発明は上記のような問題点を解決するた
めになされたもので、制御対象となる回路を、該回路へ
電流を供給する制御信号及び該回路から電流を吸込む制
御信号のいずれによっても制御することができる制御回
路を得ることを目的とする。
めになされたもので、制御対象となる回路を、該回路へ
電流を供給する制御信号及び該回路から電流を吸込む制
御信号のいずれによっても制御することができる制御回
路を得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る制御回路
は、複数の入力信号の情報に基づく信号の論理和をとる
論理和回路と、該論理和回路の出力をベース入力とし、
上記制御信号を出力するバイポーラ型の出力トランジス
タとを備え、上記出力トランジスタのエミッタ及びコレ
クタを必要に応じて、その出力側回路に電流が流れ込む
電流供給型の出力端子あるいは出力側回路から電流を吸
い込む電流吸込み型の出力端子として用いるようにした
ものである。
は、複数の入力信号の情報に基づく信号の論理和をとる
論理和回路と、該論理和回路の出力をベース入力とし、
上記制御信号を出力するバイポーラ型の出力トランジス
タとを備え、上記出力トランジスタのエミッタ及びコレ
クタを必要に応じて、その出力側回路に電流が流れ込む
電流供給型の出力端子あるいは出力側回路から電流を吸
い込む電流吸込み型の出力端子として用いるようにした
ものである。
【０００９】この発明は上記制御回路において、上記論
理和回路を、それぞれ各差動増幅器の出力をベース入力
とする並列接続の複数のバイポーラ型トランジスタから
構成するとともに、このバイポーラ型トランジスタの並
列接続体と直列に定電流源を接続し、該定電流源と上記
並列接続体との接続点を上記出力トランジスタのベース
入力としたものである。
理和回路を、それぞれ各差動増幅器の出力をベース入力
とする並列接続の複数のバイポーラ型トランジスタから
構成するとともに、このバイポーラ型トランジスタの並
列接続体と直列に定電流源を接続し、該定電流源と上記
並列接続体との接続点を上記出力トランジスタのベース
入力としたものである。
【００１０】
【作用】この発明においては、複数の入力信号の情報に
基づく信号を論理和回路により１つの出力ラインを共用
して出力するようにし、しかも該回路の論理和出力によ
りバイポーラ出力トランジスタを制御するようにしたか
ら、１つの入力信号に対応する論理和出力が論理和回路
前段の他の入力信号の処理回路へ影響するのをダイオー
ドを用いることなく回避することができ、しかも制御信
号がバイポーラ型の出力トランジスタのエミッタ及びコ
レクタから出力されるため、必要に応じてエミッタ及び
コレクタの一方を用いることにより、制御信号として電
流供給型及び電流吸込み型のいずれの制御信号をも出力
可能となる。
基づく信号を論理和回路により１つの出力ラインを共用
して出力するようにし、しかも該回路の論理和出力によ
りバイポーラ出力トランジスタを制御するようにしたか
ら、１つの入力信号に対応する論理和出力が論理和回路
前段の他の入力信号の処理回路へ影響するのをダイオー
ドを用いることなく回避することができ、しかも制御信
号がバイポーラ型の出力トランジスタのエミッタ及びコ
レクタから出力されるため、必要に応じてエミッタ及び
コレクタの一方を用いることにより、制御信号として電
流供給型及び電流吸込み型のいずれの制御信号をも出力
可能となる。
【００１１】また論理和回路と定電流源との接続点にバ
イポーラ型出力トランジスタのベースを接続しているの
で、上記定電流源からのイニシャル電流をバイポーラト
ランジスタのベース，エミッタ間のリーク電流とするこ
とにより、論理和出力が上記リーク電流を越えた時始め
て上記出力トランジスタが動作することとなり、出力ト
ランジスタの安定な動作を実現することができる。
イポーラ型出力トランジスタのベースを接続しているの
で、上記定電流源からのイニシャル電流をバイポーラト
ランジスタのベース，エミッタ間のリーク電流とするこ
とにより、論理和出力が上記リーク電流を越えた時始め
て上記出力トランジスタが動作することとなり、出力ト
ランジスタの安定な動作を実現することができる。
【００１２】
【実施例】以下、本発明の実施例を図について説明す
る。図１は本発明の第１の実施例による制御回路を示
し、図において１０１はこの実施例の制御回路で、ここ
では図４に示すダイオードＤ１，Ｄ２に代えて、各差動
増幅器ＯＰ１，ＯＰ２の出力信号Ｔ１，Ｔ２を入力と
し、これらの論理和信号を出力する論理和回路１１を設
けるとともに、該論理和出力をベース入力とするバイポ
ーラ出力トランジスタＱ3 を設け、この出力トランジス
タＱ3 のコレクタ，エミッタをそれぞれ必要に応じて出
力端子とするようにしている。
る。図１は本発明の第１の実施例による制御回路を示
し、図において１０１はこの実施例の制御回路で、ここ
では図４に示すダイオードＤ１，Ｄ２に代えて、各差動
増幅器ＯＰ１，ＯＰ２の出力信号Ｔ１，Ｔ２を入力と
し、これらの論理和信号を出力する論理和回路１１を設
けるとともに、該論理和出力をベース入力とするバイポ
ーラ出力トランジスタＱ3 を設け、この出力トランジス
タＱ3 のコレクタ，エミッタをそれぞれ必要に応じて出
力端子とするようにしている。
【００１３】つまり上記出力トランジスタＱ3 のコレク
タは、これに制御対象である回路を接続すると、該回路
から電流を吸い込んでこれを制御するための電流吸込み
型の出力端子３ａとなり、また上記出力トランジスタＱ
3 のエミッタは、これに制御対象である回路を接続する
と、該回路に電流を供給してこれを制御する電流供給型
の出力端子３ｂとなるようになっている。
タは、これに制御対象である回路を接続すると、該回路
から電流を吸い込んでこれを制御するための電流吸込み
型の出力端子３ａとなり、また上記出力トランジスタＱ
3 のエミッタは、これに制御対象である回路を接続する
と、該回路に電流を供給してこれを制御する電流供給型
の出力端子３ｂとなるようになっている。
【００１４】ここで、上記論理和回路１１は、電源Ｖcc
と接地間に挿入され、それぞれ上記各差動増幅器ＯＰ
１，ＯＰ２の出力をベース入力とし、エミッタ及びコレ
クタを共通接続した並列接続のＮＰＮバイポーラトラン
ジスタＱ1 ，Ｑ2 とから構成されており、上記ＮＰＮト
ランジスタの共通エミッタと接地との間には定電流源４
が接続されており、該定電流源４により、上記論理和回
路１１の出力を最終段の出力トランジスタＱ3 へ伝達さ
せるためのイニシャル電流Ｉ1 を発生するようにしてい
る。またここではこのイニシャル電流Ｉ1 は上記出力ト
ランジスタＱ3 のベース，エミッタ間のリーク電流程度
に設定されている。
と接地間に挿入され、それぞれ上記各差動増幅器ＯＰ
１，ＯＰ２の出力をベース入力とし、エミッタ及びコレ
クタを共通接続した並列接続のＮＰＮバイポーラトラン
ジスタＱ1 ，Ｑ2 とから構成されており、上記ＮＰＮト
ランジスタの共通エミッタと接地との間には定電流源４
が接続されており、該定電流源４により、上記論理和回
路１１の出力を最終段の出力トランジスタＱ3 へ伝達さ
せるためのイニシャル電流Ｉ1 を発生するようにしてい
る。またここではこのイニシャル電流Ｉ1 は上記出力ト
ランジスタＱ3 のベース，エミッタ間のリーク電流程度
に設定されている。
【００１５】そしてこのような構成の本実施例の制御回
路１０１は、外付けのＩＣチップとして、その制御の対
象となる回路（図示せず）に搭載され、該制御対象とな
る回路に合わせて上記コレクタあるいはエミッタが電流
供給用あるいは電流吸込み用の出力端子として用いられ
ている。
路１０１は、外付けのＩＣチップとして、その制御の対
象となる回路（図示せず）に搭載され、該制御対象とな
る回路に合わせて上記コレクタあるいはエミッタが電流
供給用あるいは電流吸込み用の出力端子として用いられ
ている。
【００１６】次に動作について説明する。第１の入力信
号Ｓ１が入力端子１から第１の差動増幅器ＯＰ１に入力
されると、その入力信号Ｓ１と基準電圧Ｖref1との差に
応じた出力が上記差動増幅器ＯＰ１から出力され、論理
和回路１１のトランジスタＱ1 のベースに信号が伝達さ
れ、これによりこのトランジスタＱ1 が動作し、そのエ
ミッタ及びコレクタ間に電流が流れる。この時、上記出
力トランジスタＱ3 のベースにはイニシャル電流Ｉ1 を
越える電流が供給されることとなり、これにより上記出
力トランジスタＱ3が動作して、その制御対象となる回
路への出力端子として用いられているコレクタあるいは
エミッタから、電流吸込み型あるいは電流供給型の制御
信号を出力する。
号Ｓ１が入力端子１から第１の差動増幅器ＯＰ１に入力
されると、その入力信号Ｓ１と基準電圧Ｖref1との差に
応じた出力が上記差動増幅器ＯＰ１から出力され、論理
和回路１１のトランジスタＱ1 のベースに信号が伝達さ
れ、これによりこのトランジスタＱ1 が動作し、そのエ
ミッタ及びコレクタ間に電流が流れる。この時、上記出
力トランジスタＱ3 のベースにはイニシャル電流Ｉ1 を
越える電流が供給されることとなり、これにより上記出
力トランジスタＱ3が動作して、その制御対象となる回
路への出力端子として用いられているコレクタあるいは
エミッタから、電流吸込み型あるいは電流供給型の制御
信号を出力する。
【００１７】また第２の入力信号Ｓ２が入力端子２から
第２の差動増幅器ＯＰ２に入力された場合においても、
前記同様にして、上記出力トランジスタＱ3 のエミッタ
あるいはコレクタに制御信号が出力されることとなる。
第２の差動増幅器ＯＰ２に入力された場合においても、
前記同様にして、上記出力トランジスタＱ3 のエミッタ
あるいはコレクタに制御信号が出力されることとなる。
【００１８】このように本実施例では、第１及び第２の
差動増幅器ＯＰ１，ＯＰ２の出力を論理和回路１１によ
り１つの出力ラインを共用して出力するようにし、しか
も該回路の論理和出力によりバイポーラ出力トランジス
タＱ3 を制御するようにしたので、差動増幅器ＯＰ１及
びＯＰ２の一方の出力が他方の出力に影響するのをダイ
オードを用いることなく回避することができる。しかも
制御信号がバイポーラ型の出力トランジスタＱ3 のエミ
ッタ及びコレクタから出力されるため、制御対象となる
回路が電流供給型及び電流吸込み型のいずれの制御信号
を必要とする場合でも、本制御回路１０１を用いること
ができ、つまり本制御回路１０１のＩＣチップを実装す
る際、上記制御対象となる回路を、上記出力トランジス
タＱ3 のエミッタ及びコレクタのいずれと接続するかを
選択するだけで対応できる。
差動増幅器ＯＰ１，ＯＰ２の出力を論理和回路１１によ
り１つの出力ラインを共用して出力するようにし、しか
も該回路の論理和出力によりバイポーラ出力トランジス
タＱ3 を制御するようにしたので、差動増幅器ＯＰ１及
びＯＰ２の一方の出力が他方の出力に影響するのをダイ
オードを用いることなく回避することができる。しかも
制御信号がバイポーラ型の出力トランジスタＱ3 のエミ
ッタ及びコレクタから出力されるため、制御対象となる
回路が電流供給型及び電流吸込み型のいずれの制御信号
を必要とする場合でも、本制御回路１０１を用いること
ができ、つまり本制御回路１０１のＩＣチップを実装す
る際、上記制御対象となる回路を、上記出力トランジス
タＱ3 のエミッタ及びコレクタのいずれと接続するかを
選択するだけで対応できる。
【００１９】また論理和回路１１と定電流源４との接続
点にバイポーラ型出力トランジスタＱ3 のベースを接続
し、上記定電流源４のイニシャル電流Ｉ1 を出力トラン
ジスタＱ3 のベース，エミッタ間のリーク電流程度に設
定しているので、論理和出力が上記リーク電流を越えた
時始めて上記出力トランジスタＱ3 が動作することとな
り、出力トランジスタＱ3 の安定な動作を実現すること
ができる。
点にバイポーラ型出力トランジスタＱ3 のベースを接続
し、上記定電流源４のイニシャル電流Ｉ1 を出力トラン
ジスタＱ3 のベース，エミッタ間のリーク電流程度に設
定しているので、論理和出力が上記リーク電流を越えた
時始めて上記出力トランジスタＱ3 が動作することとな
り、出力トランジスタＱ3 の安定な動作を実現すること
ができる。
【００２０】なお、上記実施例では、論理和回路１１を
ＮＰＮトランジスタで構成したものを示したが、論理和
回路の構成はこれに限るものではない。
ＮＰＮトランジスタで構成したものを示したが、論理和
回路の構成はこれに限るものではない。
【００２１】図２は本発明の第２の実施例による制御回
路を説明するための回路構成図であり、図において、１
０２は本実施例の制御回路で、ここでは論理和回路１２
をＰＮＰトランジスタで構成している。
路を説明するための回路構成図であり、図において、１
０２は本実施例の制御回路で、ここでは論理和回路１２
をＰＮＰトランジスタで構成している。
【００２２】すなわち、電源Ｖccと上記定電流源４との
間に、ＰＮＰトランジスタＱ4 ，Ｑ5 を並列に接続し、
それぞれのベースを第１及び第２の差動増幅器ＯＰ１，
ＯＰ２の出力に接続しており、その他の点は上記実施例
と同一である。この実施例においても上記実施例と同様
の効果がある。
間に、ＰＮＰトランジスタＱ4 ，Ｑ5 を並列に接続し、
それぞれのベースを第１及び第２の差動増幅器ＯＰ１，
ＯＰ２の出力に接続しており、その他の点は上記実施例
と同一である。この実施例においても上記実施例と同様
の効果がある。
【００２３】なお、上記各実施例では、バイポーラ出力
トランジスタＱ3 にＮＰＮトランジスタを用いたものを
示したが、これはＰＮＰトランジスタを用いてもよい。
トランジスタＱ3 にＮＰＮトランジスタを用いたものを
示したが、これはＰＮＰトランジスタを用いてもよい。
【００２４】図３はこのような構成の本発明の第３の実
施例による制御回路を示す回路構成図であり、図におい
て、１０３は本実施例の制御回路で、ここでは、上記第
１実施例の回路１０１において、上記ＮＰＮ出力トラン
ジスタＱ3 に代えてＰＮＰ出力トランジスタＱ6 を設け
るとともに、定電流源４を電源Ｖccと論理和回路１１と
の間に接続し、該論理和回路１３を構成するトランジス
タの共通エミッタを上記ＰＮＰ出力トランジスタＱ6 の
ベースに接続し、この出力トランジスタＱ6 のエミッタ
を電流吸込み用の出力端子６ａ、コレクタを電流供給用
の出力端子６ｂとしている。この場合も上記各実施例と
同様の効果がある。
施例による制御回路を示す回路構成図であり、図におい
て、１０３は本実施例の制御回路で、ここでは、上記第
１実施例の回路１０１において、上記ＮＰＮ出力トラン
ジスタＱ3 に代えてＰＮＰ出力トランジスタＱ6 を設け
るとともに、定電流源４を電源Ｖccと論理和回路１１と
の間に接続し、該論理和回路１３を構成するトランジス
タの共通エミッタを上記ＰＮＰ出力トランジスタＱ6 の
ベースに接続し、この出力トランジスタＱ6 のエミッタ
を電流吸込み用の出力端子６ａ、コレクタを電流供給用
の出力端子６ｂとしている。この場合も上記各実施例と
同様の効果がある。
【００２５】
【発明の効果】以上のようにこの発明によれば、複数の
入力信号の情報に基づく信号を論理和回路により１つの
出力ラインを共用して出力するようにし、しかも該回路
の論理出力によりバイポーラ出力トランジスタを制御す
るようにしたので、１つの入力信号に対応する論理和出
力が論理和回路前段の他の入力信号の処理回路へ影響す
るのをダイオードを用いることなく回避することがで
き、しかも制御信号がバイポーラトランジスタのエミッ
タ及びコレクタから出力されるため、制御出力として電
流供給型の出力信号及び電流吸込み型の出力信号のいず
れの出力信号をも出力可能な制御回路を得ることができ
る。
入力信号の情報に基づく信号を論理和回路により１つの
出力ラインを共用して出力するようにし、しかも該回路
の論理出力によりバイポーラ出力トランジスタを制御す
るようにしたので、１つの入力信号に対応する論理和出
力が論理和回路前段の他の入力信号の処理回路へ影響す
るのをダイオードを用いることなく回避することがで
き、しかも制御信号がバイポーラトランジスタのエミッ
タ及びコレクタから出力されるため、制御出力として電
流供給型の出力信号及び電流吸込み型の出力信号のいず
れの出力信号をも出力可能な制御回路を得ることができ
る。
【００２６】また論理和回路と定電流源との接続点にバ
イポーラ型出力トランジスタのベースを接続しているの
で、上記定電流源からのイニシャル電流をバイポーラト
ランジスタのベース，エミッタ間のリーク電流とするこ
とにより、論理和出力が上記リーク電流を越えた時始め
て上記出力トランジスタが動作することとなり、出力ト
ランジスタの安定な動作を実現することができる。
イポーラ型出力トランジスタのベースを接続しているの
で、上記定電流源からのイニシャル電流をバイポーラト
ランジスタのベース，エミッタ間のリーク電流とするこ
とにより、論理和出力が上記リーク電流を越えた時始め
て上記出力トランジスタが動作することとなり、出力ト
ランジスタの安定な動作を実現することができる。
【図１】本発明の第１の実施例による制御回路を示す回
路構成図である。
路構成図である。
【図２】本発明の第２の実施例による制御回路を示す回
路構成図である。
路構成図である。
【図３】本発明の第３の実施例による制御回路を示す回
路構成図である。
路構成図である。
【図４】従来の制御回路を説明するための回路構成図で
ある。
ある。
１ 第１の入力端子 ２ 第２の入力端子 ３ａ，６ａ 電流吸込み用の出力端子 ３ｂ，６ｂ 電流供給用の出力端子 ４ 定電流源 １１，１２，１３ 論理和回路 １０１，１０２，１０３ 制御回路 ＯＰ１ 第１の差動増幅器 ＯＰ２ 第２の差動増幅器 Ｑ１〜Ｑ３ ＮＰＮトランジスタ Ｑ４〜Ｑ６ ＰＮＰトランジスタ Ｖcc 電源電圧 Ｖref1 第１の基準電圧 Ｖref2 第２の基準電圧
Claims (2)
- 【請求項１】 情報の異なる複数の入力信号を受け、そ
の入力情報に応じた情報を有する制御信号を出力する制
御回路において、 上記各入力信号の情報に基づく信号の論理和をとる論理
和回路と、 該論理和回路の出力をベース入力とし、上記制御信号を
出力するバイポーラ型の出力トランジスタとを備え、 上記出力トランジスタのエミッタ及びコレクタの一方を
必要に応じて、その出力側回路に電流が流れ込む電流供
給型の出力端子あるいは出力側回路から電流を吸い込む
電流吸込み型の出力端子として用いるようにしたことを
特徴とする制御回路。 - 【請求項２】 請求項１記載の制御回路において、 上記論理和回路前段に設けられ、上記各入力信号に応じ
た電流駆動能力を有し、該入力信号を処理する複数の差
動増幅器と、 上記各差動増幅器に対応して設けられ、これに基準電圧
を供給する複数の定電圧源とを備えており、 上記論理和回路は、電源と接地との間に挿入され、それ
ぞれ各差動増幅器の出力をベース入力とする並列接続の
複数のバイポーラ型トランジスタから構成されており、 上記バイポーラ型トランジスタの並列接続体と直列に定
電流源が接続されていることを特徴とする制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328092A JP2833926B2 (ja) | 1992-05-08 | 1992-05-08 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328092A JP2833926B2 (ja) | 1992-05-08 | 1992-05-08 | 制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05313768A JPH05313768A (ja) | 1993-11-26 |
| JP2833926B2 true JP2833926B2 (ja) | 1998-12-09 |
Family
ID=15335070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14328092A Expired - Lifetime JP2833926B2 (ja) | 1992-05-08 | 1992-05-08 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833926B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10784722B2 (en) | 2018-09-04 | 2020-09-22 | Guangzhou U&I Technology Company Limited | BLUETOOTH headset, charging cabin and charging system thereof |
-
1992
- 1992-05-08 JP JP14328092A patent/JP2833926B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05313768A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137844B1 (en) | Ttl-ecl input translation with and/nand function | |
| US7113041B2 (en) | Operational amplifier | |
| US4647841A (en) | Low voltage, high precision current source | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| US5206546A (en) | Logic circuit including variable impedance means | |
| US6414519B1 (en) | Equal delay current-mode logic circuit | |
| US3946325A (en) | Transistor amplifier | |
| JP2833926B2 (ja) | 制御回路 | |
| US6677784B2 (en) | Low voltage bipolar logic and gate device | |
| JP3104652B2 (ja) | 発振回路 | |
| US6002288A (en) | Current limiting circuit and method that may be shared among different circuitry | |
| US5162676A (en) | Circuit having level converting circuit for converting logic level | |
| US5568090A (en) | Amplifier circuit with dynamic output stage biasing | |
| JP2644191B2 (ja) | バッファアンプ | |
| US6703864B2 (en) | Buffer circuit | |
| JPS59104808A (ja) | Ａｂ級動作の増幅器にバイアスを与えるために出力デバイスの電圧特性に独立しているバイアス回路 | |
| US6400181B1 (en) | Method and circuitry for the transmission of signals | |
| JP2850659B2 (ja) | 半導体レーザ駆動回路 | |
| JP3028070B2 (ja) | 電圧制御発振器 | |
| US20020180531A1 (en) | Low quiescent power class AB current mirror circuit | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPH0993109A (ja) | 集積回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH09321609A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111002 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20121002 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20121002 |