JPH0687537B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0687537B2 JPH0687537B2 JP62088286A JP8828687A JPH0687537B2 JP H0687537 B2 JPH0687537 B2 JP H0687537B2 JP 62088286 A JP62088286 A JP 62088286A JP 8828687 A JP8828687 A JP 8828687A JP H0687537 B2 JPH0687537 B2 JP H0687537B2
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- power supply
- circuit
- level shift
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレベルシフト回路に関する。
最近のGaAsICの普及に伴い、従来のECL（エミッタ結合
論理）回路形の出力を入力信号として処理することが必
要とされている。
論理）回路形の出力を入力信号として処理することが必
要とされている。
第３図は従来のレベルシフト回路の回路図である。
二つの電源端子T3及びT4の間に、ショットキーゲート電
界効果トランジスタQ1，ショットキーバリヤダイオード
D2，D3，ショットキーゲート電界効果トランジスタQ2と
を順方向に直列接続している。
界効果トランジスタQ1，ショットキーバリヤダイオード
D2，D3，ショットキーゲート電界効果トランジスタQ2と
を順方向に直列接続している。
トランジスタQ1のゲートＧは、両電源端子T3及びT4間の
直列接続のブリーダ抵抗R2及びR3の分圧点と入力端子T1
とに接続されている。
直列接続のブリーダ抵抗R2及びR3の分圧点と入力端子T1
とに接続されている。
なお、トランジスタQ1とダイオードD2との接続点を節点
N2とする。
N2とする。
トランジスタQ2のゲートは電源端子T4と接続されてい
る。
る。
第４図は第３図の回路の動作を説明するための各部の電
圧波形図である。
圧波形図である。
このレベルシフト回路の入力端子T1の入力電圧V1である
ECLの出力レベルは、通常−1.3±0.5Vの高レベル値Ｈ及
び低レベル値Ｌであるのに対し、GaAsICの内部論理レベ
ルは−2.0±0.5Vの高レベル値Ｈ′及び低レベル値Ｌ′
なので、レベルシフト回路を用いてレベル変換する必要
がある。
ECLの出力レベルは、通常−1.3±0.5Vの高レベル値Ｈ及
び低レベル値Ｌであるのに対し、GaAsICの内部論理レベ
ルは−2.0±0.5Vの高レベル値Ｈ′及び低レベル値Ｌ′
なので、レベルシフト回路を用いてレベル変換する必要
がある。
本レベルシフト回路の機能は、入力信号V1に対し同相で
かつ常に直流的に約0.7V下がった出力信号V2を得ること
である。
かつ常に直流的に約0.7V下がった出力信号V2を得ること
である。
これには、ショットキーゲート電界効果トランジスタQ1
の無視できる程度のゲート・ソース間電圧降下分とショ
ットキーバリヤダイオードD2の約0.7Vの順電圧降下分と
の和により達成される。
の無視できる程度のゲート・ソース間電圧降下分とショ
ットキーバリヤダイオードD2の約0.7Vの順電圧降下分と
の和により達成される。
また、入力端子T1に外部のECL回路が接続されない状
態、いわゆるフローティングの時には、出力端子T2に出
力電圧V2としてシフトされた高レベル値Ｈ′の−1.5Vが
得られる様に入力端子T1はブリーダ抵抗R2及びR3により
高レベル値Ｈの−0.8Vに設定する。
態、いわゆるフローティングの時には、出力端子T2に出
力電圧V2としてシフトされた高レベル値Ｈ′の−1.5Vが
得られる様に入力端子T1はブリーダ抵抗R2及びR3により
高レベル値Ｈの−0.8Vに設定する。
上述した従来のレベルシフト回路は、入力端子T1の入力
インピーダンスがブリーダ抵抗R2，R3の並列抵抗値とな
り、GaAsICの場合は通常数ｋΩの値となるが、入力信号
源であるECLの負荷駆動能力を有効に使うために要求さ
れている2kΩを越える高いインピーダンスを満足しない
という問題があった。
インピーダンスがブリーダ抵抗R2，R3の並列抵抗値とな
り、GaAsICの場合は通常数ｋΩの値となるが、入力信号
源であるECLの負荷駆動能力を有効に使うために要求さ
れている2kΩを越える高いインピーダンスを満足しない
という問題があった。
また、ブリーダ抵抗にも常時ブリーダ電流が流れるので
消費電流が大きいという問題もあった。
消費電流が大きいという問題もあった。
例えば、ブリーダ抵抗R2，R3を2.5KΩ,5KΩとすると、
その並列抵抗値は1.7KΩとなり、トランジスタQ1，Q2に
定電流約1mAが流れるとすると、その半分のブリーダ電
流（0.4mA）が常時流れることになる。
その並列抵抗値は1.7KΩとなり、トランジスタQ1，Q2に
定電流約1mAが流れるとすると、その半分のブリーダ電
流（0.4mA）が常時流れることになる。
本発明の目的は、入力インピーダンスが高く、ブリーダ
電流のないレベルシフト回路を提供することにある。
電流のないレベルシフト回路を提供することにある。
本発明のレベルシフト回路は、 （Ａ）ゲートが入力端に接続すると共に抵抗を介して第
１の電源とにも接続し、この第１の電源にアノードが接
続された第１のショットキーバリヤダイオードのカソー
ドにドレインが接続され、ソースが第２のショットキー
バリヤダイオードのアノードに接続する第１のショット
キーゲート電界効果トランジスタ、 （Ｂ）ドレインが前記第２のショットキーバリヤダイオ
ードのカソードに接続すると共に出力端とにも接続し、
ゲート及びソースが第２の電源に接続する第２のショッ
トキーゲート電界効果トランジスタ、 を含んで構成している。
１の電源とにも接続し、この第１の電源にアノードが接
続された第１のショットキーバリヤダイオードのカソー
ドにドレインが接続され、ソースが第２のショットキー
バリヤダイオードのアノードに接続する第１のショット
キーゲート電界効果トランジスタ、 （Ｂ）ドレインが前記第２のショットキーバリヤダイオ
ードのカソードに接続すると共に出力端とにも接続し、
ゲート及びソースが第２の電源に接続する第２のショッ
トキーゲート電界効果トランジスタ、 を含んで構成している。
〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の回路図である。第１の電源
端子T3と第２の電源端子T4の間に、ショットキーバリヤ
ダイオードD1，ショットキーゲート電界効果トランジス
タQ1，ショットキーバリヤダイオードD2及びショットキ
ーゲートトランジストQ2とを順次方向に直列接続してい
る。
端子T3と第２の電源端子T4の間に、ショットキーバリヤ
ダイオードD1，ショットキーゲート電界効果トランジス
タQ1，ショットキーバリヤダイオードD2及びショットキ
ーゲートトランジストQ2とを順次方向に直列接続してい
る。
トランジストQ1のゲートはＧ入力端子T1と、バイアス抵
抗R1を介して電源端子T3に接続されている。トランジス
タQ1とダイオードD1，D2との接続点をそれぞれ第１の節
点N1，第２の節点N2とする。
抗R1を介して電源端子T3に接続されている。トランジス
タQ1とダイオードD1，D2との接続点をそれぞれ第１の節
点N1，第２の節点N2とする。
本実施例は、従来例の第３図に対し、ブリーダ抵抗R2，
R3の代りにバイアス抵抗R1を設け電源端子T3とトランジ
スタQ1のドレインとの間にショットキーバリヤダイオー
ドD1を付加したものであり、その他は従来例と同じであ
る。
R3の代りにバイアス抵抗R1を設け電源端子T3とトランジ
スタQ1のドレインとの間にショットキーバリヤダイオー
ドD1を付加したものであり、その他は従来例と同じであ
る。
第２図は第１図の回路の動作を説明するための各部の電
圧波形図である。
圧波形図である。
第１及び第２の電源電圧V3及びV4と入力電圧V1は第３図
の従来の各部の電圧波形と同一である。
の従来の各部の電圧波形と同一である。
次に第１図、第２図によりこの回路の動作を説明する。
ショットキーゲード電界効果トランジスタのしきい値
は、−0.9Vであるので、−0.7Vのバイアス電圧でもオン
状態となる。従来例の回路と同様に、トランジスタQ1，
Q2の回路に約1mAの定電流が流れるとすると、第１の接
点N1の電圧VN1はダイオードD1の順電圧降下分だけ常に
低くなる。ICの入力端子T1にECL回路の出力端子が接続
されない、いわゆるフローティングの時でも第２の節点
N2の電圧VN2はトランジスタQ1のドレイン・ソース間の
順電圧降下分の約0.1Vだけ低い値の−0.8Vを示す。
は、−0.9Vであるので、−0.7Vのバイアス電圧でもオン
状態となる。従来例の回路と同様に、トランジスタQ1，
Q2の回路に約1mAの定電流が流れるとすると、第１の接
点N1の電圧VN1はダイオードD1の順電圧降下分だけ常に
低くなる。ICの入力端子T1にECL回路の出力端子が接続
されない、いわゆるフローティングの時でも第２の節点
N2の電圧VN2はトランジスタQ1のドレイン・ソース間の
順電圧降下分の約0.1Vだけ低い値の−0.8Vを示す。
ここで、ダイオードD2の順電圧降下が約0.7Vであるの
で、入力電圧V1が高レベル値Ｈの−0.8Vの場合は、出力
電圧V2の値はシフトされた高レベル値Ｈ′として−1.5V
となる。
で、入力電圧V1が高レベル値Ｈの−0.8Vの場合は、出力
電圧V2の値はシフトされた高レベル値Ｈ′として−1.5V
となる。
入力電圧V1が低レベル値Ｌの−1.8Vの場合は、出力電圧
V2の値はシフトされた低レベル値Ｌ′として−2.5Vとな
り、第３図の従来のレベルシフト回路の入力及び出力波
形V1及びV2と全く同一である。
V2の値はシフトされた低レベル値Ｌ′として−2.5Vとな
り、第３図の従来のレベルシフト回路の入力及び出力波
形V1及びV2と全く同一である。
一方、入力インピーダンスはバイアス抵抗R1（例えば2.
5KΩ）だけであるから、従来の回路の抵抗値より倍近い
値に高くなり、かつ入力信号がフローティング時のブリ
ーダ電流は無く、消費電流は減少し、前述の従来例の場
合よりも約30％減少している。
5KΩ）だけであるから、従来の回路の抵抗値より倍近い
値に高くなり、かつ入力信号がフローティング時のブリ
ーダ電流は無く、消費電流は減少し、前述の従来例の場
合よりも約30％減少している。
以上説明したように本発明は、ショットキーゲト電界効
果トランジスタのゲート・ソース間電圧とショットキー
バリヤダイオードの順電圧降下によりレベル変換し、か
つ前記ショットキーゲートトランジスタのゲートには第
１の電源から直列抵抗を通してバイアス電圧を与えるこ
とにより、従来と同一の回路機能を有しながら従来より
も入力インピーダンスが高くかつ消費電流の少ないレベ
ルシフト回路が得られるという効果がある。
果トランジスタのゲート・ソース間電圧とショットキー
バリヤダイオードの順電圧降下によりレベル変換し、か
つ前記ショットキーゲートトランジスタのゲートには第
１の電源から直列抵抗を通してバイアス電圧を与えるこ
とにより、従来と同一の回路機能を有しながら従来より
も入力インピーダンスが高くかつ消費電流の少ないレベ
ルシフト回路が得られるという効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図の
回路の動作を説明するための各部の電圧波形図、第３図
は従来のレベルシフト回路の回路図、第４図は第３図の
回路の動作を説明するための各部の電圧波形図である。 D1,D2…第1,第２のショットキーゲートトランジスタ、Q
1,Q2…第1,第２のショットキーバリヤダイオード、R1…
バイアス抵抗、T1…入力端子、T2…出力端子、T3…第１
の電源、T4…第２の電源。
回路の動作を説明するための各部の電圧波形図、第３図
は従来のレベルシフト回路の回路図、第４図は第３図の
回路の動作を説明するための各部の電圧波形図である。 D1,D2…第1,第２のショットキーゲートトランジスタ、Q
1,Q2…第1,第２のショットキーバリヤダイオード、R1…
バイアス抵抗、T1…入力端子、T2…出力端子、T3…第１
の電源、T4…第２の電源。
Claims (1)
- 【請求項１】（Ａ）ゲートが入力端に接続すると共に抵
抗を介して第１の電源に接続し、この第１の電源にアノ
ードが接続された第１のショットキーバリヤダイオード
のカソードにドレインが接続され、ソースが第２のショ
ットキーバリヤダイオードのアノードに接続した第１の
ショットキーゲード電界効果トランジスタ、 （Ｂ）ドレインが前記第２のショットキーバリヤダイオ
ードのカソードに接続すると共に出力端に接続し、ゲー
ト及びソースが第２の電源に接続した第２のショットキ
ーゲード電界効果トランジスタ、を含むことを特徴とす
るレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088286A JPH0687537B2 (ja) | 1987-04-09 | 1987-04-09 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088286A JPH0687537B2 (ja) | 1987-04-09 | 1987-04-09 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63253722A JPS63253722A (ja) | 1988-10-20 |
| JPH0687537B2 true JPH0687537B2 (ja) | 1994-11-02 |
Family
ID=13938663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62088286A Expired - Lifetime JPH0687537B2 (ja) | 1987-04-09 | 1987-04-09 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687537B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077494A (en) * | 1989-08-21 | 1991-12-31 | Analog Devices, Inc. | Wide temperature range mesfet logic circuit |
| JP4986983B2 (ja) * | 2002-02-20 | 2012-07-25 | 三菱電機株式会社 | 駆動回路 |
| CN107196610B (zh) * | 2017-05-11 | 2020-11-10 | 中国科学院微电子研究所 | 开关功率放大器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281621A (ja) * | 1985-06-06 | 1986-12-12 | Sony Corp | 半導体回路装置 |
-
1987
- 1987-04-09 JP JP62088286A patent/JPH0687537B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63253722A (ja) | 1988-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2077602C (en) | Low voltage swing output mos circuit for driving an ecl circuit | |
| JPH0328850B2 (ja) | ||
| JPH0693615B2 (ja) | ドライバ回路 | |
| JPH0653807A (ja) | ラッチを組込んだｃｍｏｓ−ｅｃｌ変換器 | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| JPH0339425B2 (ja) | ||
| JPH02892B2 (ja) | ||
| JPS60153205A (ja) | トーテムポールトランジスタ出力段回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| JP2820980B2 (ja) | 論理回路 | |
| EP0326996A2 (en) | Semiconductor integrated circuit including an effective signal level conversion circuit | |
| US4607175A (en) | Non-inverting high speed low level gate to Schottky transistor-transistor logic translator | |
| JPH04278719A (ja) | ソース電極結合形論理回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| JP2728028B2 (ja) | 同時双方向入出力回路 | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| JPS59161920A (ja) | 論理回路 | |
| JP3081066B2 (ja) | 半導体集積回路装置 | |
| JPH0136291B2 (ja) | ||
| JP2701312B2 (ja) | 定電流供給回路 | |
| JPH0435215A (ja) | ラッチ回路 | |
| JPH03198420A (ja) | 論理集積回路 | |
| JPH07114357B2 (ja) | レベルシフタ回路 | |
| JPS62262514A (ja) | 集積回路 | |
| JPS5925426A (ja) | 半導体回路 |