JPS63253722A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPS63253722A JPS63253722A JP62088286A JP8828687A JPS63253722A JP S63253722 A JPS63253722 A JP S63253722A JP 62088286 A JP62088286 A JP 62088286A JP 8828687 A JP8828687 A JP 8828687A JP S63253722 A JPS63253722 A JP S63253722A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- gate
- power supply
- barrier diode
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はレベルシフト回路に関する。
最近のＧａＡｓＩＣの普及に伴い、従来のＥＣＬ（エミ
ッタ結合論理）回路形の出力を入力信号として処理する
ことが必要とされている。
ッタ結合論理）回路形の出力を入力信号として処理する
ことが必要とされている。
第３図は従来のレベルシフト回路の回路図である。
二つの電源端子Ｔ３及びＴ４の間に、ショットキーゲー
ト電界効果トランジスタＱｌ、ショットキーバリヤダイ
オードＤ１＋ショットキーバリヤダイオードＤ２＋ショ
ットキーゲート電界効果トランジスタＱ２とを順方向に
直列接続している。
ト電界効果トランジスタＱｌ、ショットキーバリヤダイ
オードＤ１＋ショットキーバリヤダイオードＤ２＋ショ
ットキーゲート電界効果トランジスタＱ２とを順方向に
直列接続している。
トランジスタＱｌのゲートＧは、両電源端子Ｔ３及びＴ
４間の直列接続のブリーダ抵抗Ｒ２及びＲ３の分圧点と
入力端子Ｔｌとに接続されている。
４間の直列接続のブリーダ抵抗Ｒ２及びＲ３の分圧点と
入力端子Ｔｌとに接続されている。
なお、トランジスタＱｌとダイオードＤ２との接続点を
節点Ｎ３とする。
節点Ｎ３とする。
トランジスタＱ２のゲートは電源端子Ｔ４と接続されて
いる。
いる。
第４図は第３図の回路の動作を説明するための各部の電
圧波形図である。
圧波形図である。
このレベルシフト回路の入力端子Ｔｌの入力電圧■１で
あるＥＣＬの出力レベルは、通常−１ｊ士０．５Ｖの高
レベル値Ｈ及び低レベル値しであるのに対し、ＧａＡｓ
ＩＣの内部論理レベルは−２，０±０．５ Ｖの高レベ
ル値Ｈ′及び低レベル値Ｌ′なので、レベルシフト回路
を用いてレベル変換する必要がある。
あるＥＣＬの出力レベルは、通常−１ｊ士０．５Ｖの高
レベル値Ｈ及び低レベル値しであるのに対し、ＧａＡｓ
ＩＣの内部論理レベルは−２，０±０．５ Ｖの高レベ
ル値Ｈ′及び低レベル値Ｌ′なので、レベルシフト回路
を用いてレベル変換する必要がある。
本レベルシフト回路の機能は、入力信号Ｖ１に対し同相
でかつ常に直流的に約０．７Ｖ下がった出力信号■２を
得ることである。
でかつ常に直流的に約０．７Ｖ下がった出力信号■２を
得ることである。
これには、ショットキーゲート電界効果トランジスタＱ
】の無視できる程度のゲート・ソース間電圧降下分とシ
ョットキーバリヤダイオードＤ１の約０，７Ｖの順電圧
降下分との和により達成される。
】の無視できる程度のゲート・ソース間電圧降下分とシ
ョットキーバリヤダイオードＤ１の約０，７Ｖの順電圧
降下分との和により達成される。
また、入力端子Ｔ１がフローティングの時には、出力端
子Ｔ２に出力電圧Ｖ２としてシフトされた高レベル値Ｈ
′の−１，５■が得られる様に入力端子Ｔ１はブリーダ
抵抗Ｒ２及びＲ３により高レベル値Ｈの一〇、８ Ｖに
設定する。
子Ｔ２に出力電圧Ｖ２としてシフトされた高レベル値Ｈ
′の−１，５■が得られる様に入力端子Ｔ１はブリーダ
抵抗Ｒ２及びＲ３により高レベル値Ｈの一〇、８ Ｖに
設定する。
上述した従来のレベルシフト回路は、入力端子Ｔ１の入
力インピーダンスがブリーダ抵抗Ｒ２゜Ｒ３の並列抵抗
値となり、ＧａＡｓＩＣの場合は通常数にΩの値となる
が、入力信号源であるＥＣＬの負荷駆動能力を有効に使
うために要求されている２にΩを越える高いインピーダ
ンスを満足しないという問題があった。
力インピーダンスがブリーダ抵抗Ｒ２゜Ｒ３の並列抵抗
値となり、ＧａＡｓＩＣの場合は通常数にΩの値となる
が、入力信号源であるＥＣＬの負荷駆動能力を有効に使
うために要求されている２にΩを越える高いインピーダ
ンスを満足しないという問題があった。
また、ブリーダ抵抗にも常時ブリーダ電流が流れるので
消費電流が大きいという問題もあった。
消費電流が大きいという問題もあった。
本発明の目的は、入力インピーダンスが高く、ブリーダ
電流のないレベルシフト回路を提供することにある。
電流のないレベルシフト回路を提供することにある。
本発明のレベルシフト回路は、
（Ａ） ゲートが入力端に接続すると共に抵抗を介し
て第１の電源とにも接続し、ドレインが第１のショット
キーバリヤダイオードのカソードに接続し、ソースが第
２のショットキーバリヤダイオードのアノードに接続す
る第１のショットキーゲート電界効果トランジスタ、 （Ｂ） ドレインが前記第２のショットキーバリヤダ
イオードのカソードに接続すると共に出力端とにも接続
し、ゲート及びソースが第２の電源に接続する第２のシ
ョットキーゲート電界効果トランジスタ、 を含んで構成している。
て第１の電源とにも接続し、ドレインが第１のショット
キーバリヤダイオードのカソードに接続し、ソースが第
２のショットキーバリヤダイオードのアノードに接続す
る第１のショットキーゲート電界効果トランジスタ、 （Ｂ） ドレインが前記第２のショットキーバリヤダ
イオードのカソードに接続すると共に出力端とにも接続
し、ゲート及びソースが第２の電源に接続する第２のシ
ョットキーゲート電界効果トランジスタ、 を含んで構成している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路図である。第１の電源
端子Ｔ３と第２の電源端子Ｔ４の間に、ショットキーバ
リヤダイオードＤ１．ショットキーゲート電界効果トラ
ンジスタＱ１．ショット、キーバリヤダイオードＤ２及
びショットキーゲートトランジストＱ２とを１１ｍ１方
向に直列接続している。
端子Ｔ３と第２の電源端子Ｔ４の間に、ショットキーバ
リヤダイオードＤ１．ショットキーゲート電界効果トラ
ンジスタＱ１．ショット、キーバリヤダイオードＤ２及
びショットキーゲートトランジストＱ２とを１１ｍ１方
向に直列接続している。
トランジストＱ、のゲートはＧ入力端子Ｔ１と、バイア
ス抵抗Ｒ１を介して電源端子Ｔ３に接続されている。１
〜ランジスタＱ１とダイオードＤ、、Ｄ２との接続点を
それぞれ第１の節点Ｎ１３第２の節点Ｎ２とする。
ス抵抗Ｒ１を介して電源端子Ｔ３に接続されている。１
〜ランジスタＱ１とダイオードＤ、、Ｄ２との接続点を
それぞれ第１の節点Ｎ１３第２の節点Ｎ２とする。
第２図は第１図の回路の動作を説明するための各部の電
圧波形図である。
圧波形図である。
第１及び第２の電源電圧Ｖ３及びＶ４と入力電圧ｖ１は
第３図の従来の各部の電圧波形と同一である。
第３図の従来の各部の電圧波形と同一である。
第１の節点Ｎ１の電圧Ｖ Ｎ １はダイオードＤ１の順
電圧降下分だけ常に低く、入力端子Ｔ１がフローティン
グの時でも第２の節点Ｎ２の電圧ＶＮ２はトランジスタ
Ｑ１のトレイン・ソース間の順電圧降下分の約０．Ｉ
Ｖだけ低い値の−０，８Ｖを示す。
電圧降下分だけ常に低く、入力端子Ｔ１がフローティン
グの時でも第２の節点Ｎ２の電圧ＶＮ２はトランジスタ
Ｑ１のトレイン・ソース間の順電圧降下分の約０．Ｉ
Ｖだけ低い値の−０，８Ｖを示す。
ここで、ダイオードＤ２の順電圧降下が約０．７Ｖであ
るので、入力電圧Ｖｌが高レベル値Ｈの−０，８Ｖの場
合は、出力電圧Ｖ２の値はシフトされた高レベル値Ｈ′
として−１，５■となる。
るので、入力電圧Ｖｌが高レベル値Ｈの−０，８Ｖの場
合は、出力電圧Ｖ２の値はシフトされた高レベル値Ｈ′
として−１，５■となる。
入力電圧■１が低レベル値りの−１，８Ｖの場合は、出
力電圧■２の値はシフトされた低レベル値Ｌ′として−
２，５■となり、第３図の従来のレベルシフト回路の入
力及び出力波形Ｖ１及びＶ２と全く同一である。
力電圧■２の値はシフトされた低レベル値Ｌ′として−
２，５■となり、第３図の従来のレベルシフト回路の入
力及び出力波形Ｖ１及びＶ２と全く同一である。
一方、入力インピーダンスはバイアス抵抗Ｒ１のみなの
で、従来の倍以上に高くなり、かつ入力信号がフローテ
ィング時のブリーダ電流は無く、消費電流は減少してい
る。
で、従来の倍以上に高くなり、かつ入力信号がフローテ
ィング時のブリーダ電流は無く、消費電流は減少してい
る。
以上説明したように本発明は、ショットキーゲート電界
効果トランジスタのゲート・ソース間電圧とショットキ
ーバリヤダイオードの順電圧降下によりレベル変換し、
かつ前記ショットキーゲートトランジスタのゲートには
第１の電源から直列抵抗を通してバイアス電圧を与える
ことにより、従来と同一の回路機能を有しながら従来よ
りも入力インピーダンスが高くかつ消費電流の少ないレ
ベルシフト回路が得られるという効果がある。
効果トランジスタのゲート・ソース間電圧とショットキ
ーバリヤダイオードの順電圧降下によりレベル変換し、
かつ前記ショットキーゲートトランジスタのゲートには
第１の電源から直列抵抗を通してバイアス電圧を与える
ことにより、従来と同一の回路機能を有しながら従来よ
りも入力インピーダンスが高くかつ消費電流の少ないレ
ベルシフト回路が得られるという効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図の
回路の動作を説明するための各部の電圧波形図、第３図
は従来のレベルシフト回路の回路図、第４図は第３図の
回路の動作を説明するための各部の電圧波形図である。 Ｄｉ、Ｄ２・・・第１．第２のショットキーケートトラ
ンジスタ、Ｑｌ、Ｑ２・・・第１．第２のショットキー
バリヤダイオード、Ｒ１・・・バイアス抵抗、Ｔ、・・
・入力端子、Ｔ２・・・出力端子、Ｔ３・・・第１の電
源、Ｔ４・・・第２の電源。 χ １ 圀 ＄ ２ ＵｇＪ 第 ３ ガ 棄 ４ 凹
回路の動作を説明するための各部の電圧波形図、第３図
は従来のレベルシフト回路の回路図、第４図は第３図の
回路の動作を説明するための各部の電圧波形図である。 Ｄｉ、Ｄ２・・・第１．第２のショットキーケートトラ
ンジスタ、Ｑｌ、Ｑ２・・・第１．第２のショットキー
バリヤダイオード、Ｒ１・・・バイアス抵抗、Ｔ、・・
・入力端子、Ｔ２・・・出力端子、Ｔ３・・・第１の電
源、Ｔ４・・・第２の電源。 χ １ 圀 ＄ ２ ＵｇＪ 第 ３ ガ 棄 ４ 凹
Claims (1)
- 【特許請求の範囲】 （Ａ）ゲートが入力端に接続すると共に抵抗を介して第
１の電源とにも接続し、ドレインが第１のショットキー
バリヤダイオードのカソードに接続し、ソースが第２の
ショットキーバリヤダイオードのアノードに接続する第
１のショットキーゲート電界効果トランジス タ、 （Ｂ）ドレインが前記第２のショットキーバリヤダイオ
ードのカソードに接続すると共に出力端とにも接続し、
ゲート及びソースが第２の電源に接続する第２のショッ
トキーゲート電界効果トランジスタ、 を含むことを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088286A JPH0687537B2 (ja) | 1987-04-09 | 1987-04-09 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088286A JPH0687537B2 (ja) | 1987-04-09 | 1987-04-09 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63253722A true JPS63253722A (ja) | 1988-10-20 |
| JPH0687537B2 JPH0687537B2 (ja) | 1994-11-02 |
Family
ID=13938663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62088286A Expired - Lifetime JPH0687537B2 (ja) | 1987-04-09 | 1987-04-09 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687537B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0388515A (ja) * | 1989-08-21 | 1991-04-12 | Precision Monolithics Inc | 広温度範囲ｍｅｓｆｅｔ論理回路 |
| JP2009124725A (ja) * | 2002-02-20 | 2009-06-04 | Mitsubishi Electric Corp | 駆動回路 |
| CN107196610A (zh) * | 2017-05-11 | 2017-09-22 | 中国科学院微电子研究所 | 开关功率放大器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281621A (ja) * | 1985-06-06 | 1986-12-12 | Sony Corp | 半導体回路装置 |
-
1987
- 1987-04-09 JP JP62088286A patent/JPH0687537B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281621A (ja) * | 1985-06-06 | 1986-12-12 | Sony Corp | 半導体回路装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0388515A (ja) * | 1989-08-21 | 1991-04-12 | Precision Monolithics Inc | 広温度範囲ｍｅｓｆｅｔ論理回路 |
| JP2009124725A (ja) * | 2002-02-20 | 2009-06-04 | Mitsubishi Electric Corp | 駆動回路 |
| CN107196610A (zh) * | 2017-05-11 | 2017-09-22 | 中国科学院微电子研究所 | 开关功率放大器 |
| CN107196610B (zh) * | 2017-05-11 | 2020-11-10 | 中国科学院微电子研究所 | 开关功率放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0687537B2 (ja) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328850B2 (ja) | ||
| JPS6157118A (ja) | レベル変換回路 | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| JPS62131A (ja) | ソ−ス フオロア電流モ−ド論理セル | |
| JPS59139723A (ja) | 差動スイツチ回路 | |
| JPS63253722A (ja) | レベルシフト回路 | |
| US4891535A (en) | Single supply ECL to CMOS converter | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| JPS6129213A (ja) | 半導体回路 | |
| JPH0573292B2 (ja) | ||
| JP2669296B2 (ja) | サンプルホールド回路 | |
| JPS59161920A (ja) | 論理回路 | |
| JP2781047B2 (ja) | ガリウム砒素半導体集積回路装置 | |
| JP2843843B2 (ja) | 論理信号入力回路 | |
| JP2655912B2 (ja) | 半導体集積回路 | |
| SU1725384A1 (ru) | Трехстабильный аналоговый коммутатор | |
| JP2904115B2 (ja) | ダイオードブリッジ回路 | |
| JPS6360562B2 (ja) | ||
| JPS61173520A (ja) | 論理回路 | |
| JPS61146013A (ja) | 出力回路 | |
| JPH0435215A (ja) | ラッチ回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPS60183816A (ja) | 信号振幅変換回路 | |
| JPS6374216A (ja) | 相補信号をキャリーするデータラインを有する電子回路 | |
| JPS60223228A (ja) | ２信号から３信号を発生するための信号変換回路 |