JPS63253722A - レベルシフト回路 - Google Patents

レベルシフト回路

Info

Publication number
JPS63253722A
JPS63253722A JP62088286A JP8828687A JPS63253722A JP S63253722 A JPS63253722 A JP S63253722A JP 62088286 A JP62088286 A JP 62088286A JP 8828687 A JP8828687 A JP 8828687A JP S63253722 A JPS63253722 A JP S63253722A
Authority
JP
Japan
Prior art keywords
schottky
gate
power supply
barrier diode
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62088286A
Other languages
English (en)
Other versions
JPH0687537B2 (ja
Inventor
Yoichi Setoyama
瀬戸山 陽一
Yoshitaka Tsuchiya
土屋 貴敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP62088286A priority Critical patent/JPH0687537B2/ja
Publication of JPS63253722A publication Critical patent/JPS63253722A/ja
Publication of JPH0687537B2 publication Critical patent/JPH0687537B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレベルシフト回路に関する。
〔従来の技術〕
最近のGaAsICの普及に伴い、従来のECL(エミ
ッタ結合論理)回路形の出力を入力信号として処理する
ことが必要とされている。
第3図は従来のレベルシフト回路の回路図である。
二つの電源端子T3及びT4の間に、ショットキーゲー
ト電界効果トランジスタQl、ショットキーバリヤダイ
オードD1+ショットキーバリヤダイオードD2+ショ
ットキーゲート電界効果トランジスタQ2とを順方向に
直列接続している。
トランジスタQlのゲートGは、両電源端子T3及びT
4間の直列接続のブリーダ抵抗R2及びR3の分圧点と
入力端子Tlとに接続されている。
なお、トランジスタQlとダイオードD2との接続点を
節点N3とする。
トランジスタQ2のゲートは電源端子T4と接続されて
いる。
第4図は第3図の回路の動作を説明するための各部の電
圧波形図である。
このレベルシフト回路の入力端子Tlの入力電圧■1で
あるECLの出力レベルは、通常−1j士0.5Vの高
レベル値H及び低レベル値しであるのに対し、GaAs
ICの内部論理レベルは−2,0±0.5 Vの高レベ
ル値H′及び低レベル値L′なので、レベルシフト回路
を用いてレベル変換する必要がある。
本レベルシフト回路の機能は、入力信号V1に対し同相
でかつ常に直流的に約0.7V下がった出力信号■2を
得ることである。
これには、ショットキーゲート電界効果トランジスタQ
】の無視できる程度のゲート・ソース間電圧降下分とシ
ョットキーバリヤダイオードD1の約0,7Vの順電圧
降下分との和により達成される。
また、入力端子T1がフローティングの時には、出力端
子T2に出力電圧V2としてシフトされた高レベル値H
′の−1,5■が得られる様に入力端子T1はブリーダ
抵抗R2及びR3により高レベル値Hの一〇、8 Vに
設定する。
〔発明が解決しようとする問題点〕
上述した従来のレベルシフト回路は、入力端子T1の入
力インピーダンスがブリーダ抵抗R2゜R3の並列抵抗
値となり、GaAsICの場合は通常数にΩの値となる
が、入力信号源であるECLの負荷駆動能力を有効に使
うために要求されている2にΩを越える高いインピーダ
ンスを満足しないという問題があった。
また、ブリーダ抵抗にも常時ブリーダ電流が流れるので
消費電流が大きいという問題もあった。
本発明の目的は、入力インピーダンスが高く、ブリーダ
電流のないレベルシフト回路を提供することにある。
〔問題点を解決するための手段〕
本発明のレベルシフト回路は、 (A)  ゲートが入力端に接続すると共に抵抗を介し
て第1の電源とにも接続し、ドレインが第1のショット
キーバリヤダイオードのカソードに接続し、ソースが第
2のショットキーバリヤダイオードのアノードに接続す
る第1のショットキーゲート電界効果トランジスタ、 (B)  ドレインが前記第2のショットキーバリヤダ
イオードのカソードに接続すると共に出力端とにも接続
し、ゲート及びソースが第2の電源に接続する第2のシ
ョットキーゲート電界効果トランジスタ、 を含んで構成している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の回路図である。第1の電源
端子T3と第2の電源端子T4の間に、ショットキーバ
リヤダイオードD1.ショットキーゲート電界効果トラ
ンジスタQ1.ショット、キーバリヤダイオードD2及
びショットキーゲートトランジストQ2とを11m1方
向に直列接続している。
トランジストQ、のゲートはG入力端子T1と、バイア
ス抵抗R1を介して電源端子T3に接続されている。1
〜ランジスタQ1とダイオードD、、D2との接続点を
それぞれ第1の節点N13第2の節点N2とする。
第2図は第1図の回路の動作を説明するための各部の電
圧波形図である。
第1及び第2の電源電圧V3及びV4と入力電圧v1は
第3図の従来の各部の電圧波形と同一である。
第1の節点N1の電圧V N 1はダイオードD1の順
電圧降下分だけ常に低く、入力端子T1がフローティン
グの時でも第2の節点N2の電圧VN2はトランジスタ
Q1のトレイン・ソース間の順電圧降下分の約0.I 
Vだけ低い値の−0,8Vを示す。
ここで、ダイオードD2の順電圧降下が約0.7Vであ
るので、入力電圧Vlが高レベル値Hの−0,8Vの場
合は、出力電圧V2の値はシフトされた高レベル値H′
として−1,5■となる。
入力電圧■1が低レベル値りの−1,8Vの場合は、出
力電圧■2の値はシフトされた低レベル値L′として−
2,5■となり、第3図の従来のレベルシフト回路の入
力及び出力波形V1及びV2と全く同一である。
一方、入力インピーダンスはバイアス抵抗R1のみなの
で、従来の倍以上に高くなり、かつ入力信号がフローテ
ィング時のブリーダ電流は無く、消費電流は減少してい
る。
〔発明の効果〕
以上説明したように本発明は、ショットキーゲート電界
効果トランジスタのゲート・ソース間電圧とショットキ
ーバリヤダイオードの順電圧降下によりレベル変換し、
かつ前記ショットキーゲートトランジスタのゲートには
第1の電源から直列抵抗を通してバイアス電圧を与える
ことにより、従来と同一の回路機能を有しながら従来よ
りも入力インピーダンスが高くかつ消費電流の少ないレ
ベルシフト回路が得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、第2図は第1図の
回路の動作を説明するための各部の電圧波形図、第3図
は従来のレベルシフト回路の回路図、第4図は第3図の
回路の動作を説明するための各部の電圧波形図である。 Di、D2・・・第1.第2のショットキーケートトラ
ンジスタ、Ql、Q2・・・第1.第2のショットキー
バリヤダイオード、R1・・・バイアス抵抗、T、・・
・入力端子、T2・・・出力端子、T3・・・第1の電
源、T4・・・第2の電源。 χ 1 圀 $  2  UgJ 第 3 ガ 棄 4 凹

Claims (1)

  1. 【特許請求の範囲】 (A)ゲートが入力端に接続すると共に抵抗を介して第
    1の電源とにも接続し、ドレインが第1のショットキー
    バリヤダイオードのカソードに接続し、ソースが第2の
    ショットキーバリヤダイオードのアノードに接続する第
    1のショットキーゲート電界効果トランジス タ、 (B)ドレインが前記第2のショットキーバリヤダイオ
    ードのカソードに接続すると共に出力端とにも接続し、
    ゲート及びソースが第2の電源に接続する第2のショッ
    トキーゲート電界効果トランジスタ、 を含むことを特徴とするレベルシフト回路。
JP62088286A 1987-04-09 1987-04-09 レベルシフト回路 Expired - Lifetime JPH0687537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088286A JPH0687537B2 (ja) 1987-04-09 1987-04-09 レベルシフト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088286A JPH0687537B2 (ja) 1987-04-09 1987-04-09 レベルシフト回路

Publications (2)

Publication Number Publication Date
JPS63253722A true JPS63253722A (ja) 1988-10-20
JPH0687537B2 JPH0687537B2 (ja) 1994-11-02

Family

ID=13938663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088286A Expired - Lifetime JPH0687537B2 (ja) 1987-04-09 1987-04-09 レベルシフト回路

Country Status (1)

Country Link
JP (1) JPH0687537B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388515A (ja) * 1989-08-21 1991-04-12 Precision Monolithics Inc 広温度範囲mesfet論理回路
JP2009124725A (ja) * 2002-02-20 2009-06-04 Mitsubishi Electric Corp 駆動回路
CN107196610A (zh) * 2017-05-11 2017-09-22 中国科学院微电子研究所 开关功率放大器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61281621A (ja) * 1985-06-06 1986-12-12 Sony Corp 半導体回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61281621A (ja) * 1985-06-06 1986-12-12 Sony Corp 半導体回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388515A (ja) * 1989-08-21 1991-04-12 Precision Monolithics Inc 広温度範囲mesfet論理回路
JP2009124725A (ja) * 2002-02-20 2009-06-04 Mitsubishi Electric Corp 駆動回路
CN107196610A (zh) * 2017-05-11 2017-09-22 中国科学院微电子研究所 开关功率放大器
CN107196610B (zh) * 2017-05-11 2020-11-10 中国科学院微电子研究所 开关功率放大器

Also Published As

Publication number Publication date
JPH0687537B2 (ja) 1994-11-02

Similar Documents

Publication Publication Date Title
JPH0328850B2 (ja)
JPS6157118A (ja) レベル変換回路
US4435654A (en) Output level adjustment means for low fanout ECL lacking emitter follower output
JPS62131A (ja) ソ−ス フオロア電流モ−ド論理セル
JPS63253722A (ja) レベルシフト回路
US4891535A (en) Single supply ECL to CMOS converter
JPS61127226A (ja) エミツタ結合ロジツク回路
JPS6129213A (ja) 半導体回路
JPH0573292B2 (ja)
JP2669296B2 (ja) サンプルホールド回路
JPS59161920A (ja) 論理回路
JP2781047B2 (ja) ガリウム砒素半導体集積回路装置
JP2655912B2 (ja) 半導体集積回路
JP2904115B2 (ja) ダイオードブリッジ回路
JPS6360562B2 (ja)
JPS61173520A (ja) 論理回路
JPS61146013A (ja) 出力回路
JPH0435215A (ja) ラッチ回路
JPH04334120A (ja) Ecl出力回路
JPS60183816A (ja) 信号振幅変換回路
JPS6374216A (ja) 相補信号をキャリーするデータラインを有する電子回路
JPH07177022A (ja) 半導体集積回路装置
JPS60223228A (ja) 2信号から3信号を発生するための信号変換回路
JPH01124012A (ja) 中間電位発生回路
JPS63278417A (ja) 電流切換型論理回路の定電流源制御用電源回路