JPS61127226A - エミツタ結合ロジツク回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は、エミッタ結合ロジック（ＥＣＬ）回路に関
する。

第１図に示された標準的なＥＣＬ回路において、２つの
スイッチングトランジスタ１２および１４は、それらの
エミッタにおいて接続され、スイッチングトランジスタ
１４のベースは＊＊電圧に接続されている。スイッチン
グトランジスタ１２のベースは入力電圧に接続されてい
る。これらの接続されたエミッタは、２つのスイッチン
グトランジスタに電流を供給する電流源トランジスタ２
４に接続されている。エミッタ結合トランジスタ１２．
１４のコレクタは、抵抗を介して電源Ｖｃｃに接続され
ている。入力電圧が印加されたときに各スイッチングト
ランジスタのコレクタにおいて出力が１ｇられ、一方の
トランジスタは非反転出力を与えかつ他方のトランジス
タは反転出力を与えている。各出力は、スイッチングト
ランジスタのコレクタを出力から分離するエミッタフォ
ロアトランジスタに接続されている。各エミッタフォロ
アのエミッタは出力でありざらに電流源トランジスタに
も接続されている。

基準電圧は、Ｖ、、　Ｃｆｆ１源として参照されかつ通
常はＥＣＬ集積回路における単一の場所で発生しかつパ
スラインを介してチップ全体の隅々まで供給される。し
たがって、基準レベルは、要求されるバスの経路指定の
広さために、それに関連する高いキャパシタンスを有し
ている。さらに、基準電圧の使用は、回路に対してより
多くの電力を要求している。

ｖｃｃ電源は、ノイズのために、特に、同時に状態を変
化させる多数の出力によって発生するノイズのために、
変動することができる。基準電圧ラインと関連するキャ
パシタンスのために、基準電圧は、Ｖｃｃ電源ライン上
のノイズに応答するのが遅い。したがって、チップのダ
イナミックなオペレーションの期間中に、Ｖｃｃノイズ
のために誤動作または発振が発生し得る。

さらに、基準電圧ライン上に存在するノイズのために、
用いられるハイおよびローのレベルは、そのようなノイ
ズに対するマージンを与えるために十分遠く離れていな
ければならない。これは、大きな電圧の揺れと、したが
って遅いスイッチング時間とをもたらしている。

基準電圧の問題のいくつかに対する１つの解決方法は、
１９７７年２月に発行されたｒＥＥＥＪｏｕｒｎａｌ　
ｏｒ　３ｏｌｉｄ−３ｔａｔｅ　　Ｃ１ｒｃｕｉｔｓに
おける、Ｈａｎｓ　−Ｍａｒｔｉｎ　Ｒｅ１ｎおよびＲ
ｏｌａｎｄ　Ｒａｎｍによる゛°サブナノ秒領領域ため
の低い遅延−電力の積を伴なう改善されたフィードバッ
クＥＣ上ゲート（Ｉｍｐｒｏｖｅｄ　Ｆｅｅｄｂａｃｋ
　ＥＣＬ　　Ｑａｔｅｗｉｔｈ　　ｌ−ｏｗ　　［）ｅ
ｌａｙ−Ｐｏｗｅｒ　　Ｐｒｏｄｕｃｔ　ｆｏｒ　　３
ｕｂｎａｎｏｓｅｃｏｎｄ　　Ｒｅｇｉｏｎ　）”と題
された論文において示されており、この論文は基準電圧
を伴なわないＥＣＬゲート（Ｒｅｉｎの回路）を示して
いる。

通常基準電圧に接続されているトランジスタのベースは
代わりに入力スイッチングトランジスタのコレクタに結
合されている。しかしながら、示された回路は、２０１
回路において見出されるエミッタフォロアトランジスタ
を含んでいない。Ｒｅ１ｎの回路は、コレクタ抵抗Ｒ２
による遅い応答時間のために負荷のキャパシタンスを充
電することができる電流をｆｒｉｌｌ限しているので、
客用性の負荷をドライブするのに適していない。

Ｒｅｉｎの回路における基準電圧に対する必要性は、入
力トランジスタのコレクタからのフィードバックを利用
して基準電圧レベルを供給することによって取除かれる
。入力がローのときに、入力トランジスタはオフであり
したがってそのコレクタはハイであり、ハイの基準電圧
をもたらしている。入力がハイの状態に変化するときに
、入力トランジスタはターンオンし、同時にそのコレク
タをプルし、したがって基準電圧はローになる。したが
って、入力は基準電圧を越えかつトランジスタは状態を
切換えるであろう。しかしながら、欠点は、ハイレベル
の出力が、コレクタ抵抗を介して基準トランジスタのベ
ースに流れる電流による電圧降下のために減少させられ
るということである。この電圧降下は、基準電圧が用い
られかつコレクタ抵抗へのそのような接続が存在しない
場合には発生しない。この電圧降下は、接続された負荷
へ流れ込む電流によって増大される。より低いハイ−レ
ベル電圧は、回路をよりノイズの影警を受けやすくした
がって信頼性の低いものにしている。

２−レベルオペレーションのＥＣＬゲートが用いられる
場合には、ノイズはより大きな問題となる。２−レベル
オペレーションにおいて、第ルベルの回路は、与えられ
た電圧のロジックローとハイとの間で作動する。第２レ
ベルの回路は、異なるローおよびハイの電圧間で作動す
る。

２−レベル回路の理解は、２−レベル回路におけるＡＮ
Ｄゲートのオペレーションを考えることによって助けら
れるであろう。ＡＮＤゲートは、双方の入力がハイであ
るときにのみロジックハイを示し、他の場合にはロジッ
クローを示すであろう。２−レベルオペレーションにお
いて、一方の入力のロジックハイは、他方の入力のロジ
ックハイとは異なるレベルにあるという点を除いて同じ
法則が適用される。さらに、ロジック出力は、各電圧レ
ベルにおいて与えられている。

２−レベルオペレーションは、２つの基準電圧レベルを
必要とする。したがって、単一の基準電圧に対して議論
された上述の問題点は倍増されることになる。さらに、
各レベルのハイとローとの間に十分な分離をもたらして
ノイズの問題を排除する必要性のために、標準的な５Ｖ
Ｉ源を備えた２つの電圧レベルのみが実用的である。

発明の概要 この発明は、基準電圧が除去された改善された２０１回
路である。通常基準電圧に接続されている基準スイッチ
ングトランジスタのベースは代わりに入力スイッチング
トランジスタに結合されたエミッタフォロアトランジス
タのエミッタに接続されている。したがって、そのよう
な、エミッタフォロアトランジスタのエミッタと、基準
スイップーングトランジスタのベースとは、入力スイッ
チングトランジスタのベースへの入力とは反対のレベル
になるので、基準電圧に対する必要性が除去される。フ
ィードバックをもたらすための、スイッチングトランジ
スタよりはむしろエミッタフォロアの使用は、回路の性
能を改善する。

動作において、入力がローのときに、入力１〜ランジス
タはターンオフされかつそのコレクタはハイであり、し
たがってエミッタフォロアのエミッタはハイにプルアッ
プされて基準スイッチングトランジスタのベースにハイ
レベルを与え、電源レベルＶｃｃからエミッタフォロア
トランジスタのベース−エミッタ接合を横切る電圧降下
、Ｖｂｅを引いた値に等しいハイの出力を与えている。

入力がハイレベルに変わるときに、入力トランジスタは
ターンオンし、コレクタ抵抗を横切る電圧降下Ｖｓだけ
そのコレクタをローにプルダウンしている。ローのコレ
クタ電圧は、エミッタフォロアのエミッタにＶ、。−ｖ
ｂｅＶｓのローの電圧をもたらしている。このローの電
圧は基準スイッチングトランジスタをターンオフしかつ
ローレベルの出力を与えている。

この回路のダイナミックなオペレーションは、入力と同
時に状態を変化させる基準電圧による再生フィードバッ
ク機能を有している。これは、エミッタフォロアが必要
とされる電流を供給することができるので促進される急
速な遷移をもたらしている。ノイズマージンの要求を伴
なう基準電圧が存在しないので、（ハイおよびロー出力
間の差である）電圧の揺れ■、は、従来のＥ　ＣＬゲー
トにおける場合よりもより小さく選択され、ざらに遷移
時間を改善している。

エミッタフォロアはコレクタ抵抗を有していないので、
ハイレベル出力は、コレクタ抵抗の電圧降下によっては
減少されない。ハイレベルの出力に低下が生じないとい
うことは、改善されたノイズマージンをもたらしている
。さらに、エミッタフォロアは、基準スイッチングトラ
ンジスタのベースおよび負荷の電流の要求に容易に応じ
かつ負荷のキャパシタンスを素早く充電することができ
る。

好ましい一実施例において、基準のないＥＣＬ回路は、
第１のスイッチングトランジスタ対と電流源トランジス
タとの間に他のエミッタ結合スイッチングトランジスタ
対を挿入することによって２−レベルＡＮＤゲートを形
成するために用いられる。第２の入力トランジスタのコ
レクタは、第１のスイッチングトランジスタ対のエミッ
タに接続される一方で、第２の基準トランジスタのコレ
クタは第１のスイッチングトランジスタ対のための基準
トランジスタのコレクタに接続される。第２の基準トラ
ンジスタのベースはまた、ダイオードを介して第１の入
力トランジスタの１ミツタフオロアに結合される。ダイ
オードは、第２の基準レベルおよびそのような第２レベ
ルにおける反転出力を与えるのに十分な電圧降下をもた
らしている。非反転エミッタフォロア出力のエミッタに
結合されたダイオードは、２−レベル非反転出力を与え
ている。

動作において、２−レベルの基準のないＡＮＤゲートは
、上述の単一レベルの基準のないＥＣＬゲートと同じ態
様で第ルベルの入力に対して作動する。しかしながら、
第１のエミッタ結合スイッチングトランジスタ対は、第
２のスイッチングトランジスタ対が電流を通さなければ
出力状態を変化させないであろう。第２スイツチングト
ランジスタ対は、第２レベルの入力が上述のダイオード
によって第２の基準トランジスタのベースに与えられた
電圧レベルに対してハイの状態に変化するときにのみ電
流を導通させるであろう。したがって、ハイレベルの出
力は、各入力にハイレベルが印加されたときにのみ発生
するであろう。

上述の態様と同じ態様で付加的なレベルが付加され得る
。基準電圧は用いられておらず、したがって基準電圧ノ
イズに対する余裕が作り出される必要はないので、２−
レベル回路は、標準的な５Ｖ以下の電源によって作動す
ることができる。代わりに、標準的な５ｖの電源によっ
て３−レベルオペレーションが実現され１ｑる。基準電
圧レベル間の差は、ダイオードを横切る電圧降下によっ
て決定され、したがって互いに非常に接近した電圧レベ
ルを許容している。

より接近した電圧レベルの使用は、出力状態が変化した
ときの電圧の揺れを減少させ、したがつて回路の速度を
増大させている。基準電圧が用いられていないので回路
の使用電力は減少される。

基ｔｌ！電圧ラインを経路指定する必要がないのでチッ
プ回路のレイアウトはより容易である。

好ましい実施例の詳細な説明 この発明は、第１図に示された従来のＥＣＬゲートの動
作を参照することによって最もよく理解される。入力１
０は、入力スイッチングトランジスタ１２のベースに接
続される。トランジスタ１２は、基準スイッチングトラ
ンジスタ１４のエミッタに結合されたエミッタを有して
いる。トランジスタ１２および１４は、エミッタ結合ス
イッチングトランシタ対を形成する。エミッタフォロア
トランジスタ１６および１８は、トランジスタ１２およ
び１４のそれぞれのコレクタに結合されて、これらのコ
レクタを出力負荷から絶縁している。

エミッタフォロアトランジスタ１６および１８は、電流
源トランジスタ２０および２２にそれぞれ結合されてい
る。第３の電流源トランジスタ２４は、エミッタ結合ト
ランジスタ１２および１４のエミッタに結合されている
。

トランジスタ１４のベースは、基準電圧ｖｂｂに接続さ
れている。トランジスタ１２および１４のコレクタは、
それぞれ抵抗２６および２８を介して電源Ｖｃｃに結合
されている。トランジスタ１２および１４のコレクタは
また、それぞれエミッタフォロアトランジスタ１６およ
び１８のベースに結合されている。エミッタフォロアト
ランジスタ１６および１８のエミッタは、それぞれ出力
３０および３２に接続されている。出力３０は反転出力
である一方で、出力３２は非反転出力である。

エミッタフォロア１６Ｉ３よび１８のエミッタはまた、
電流源トランジスタ２０および２２のコレクタにそれぞ
れ結合されている。

電流源トランジスタ２０．２２および２４のエミッタは
、それぞれ抵抗３６．３８および４０を介してアース電
位３４に結合されている。代りに、アース電位ではなく
、電源電圧ｖｃｃに対してローである電圧を用いること
ができる。電流源トランジスタ２０．２２および２４の
ベースは、電流源電圧Ｖｃｓに接続される。

動作において、電流■は、エミッタトランジスタ１２お
よび１４のエミッタから電流源トランジスタ２４によっ
てアース電位３４へ引出される。

この電流の値は、抵抗４０を横切る電圧降下によって決
定され、この電圧降下は、Ｖｃｓからトランジスタ２４
のベース−エミッタ電圧を引いた値に等しい。この電流
の実質的にすべては、入力１０が基準電圧ｖｂｂよりも
大きいかまたは小さいかに従って、エミッタ結合トラン
ジスタ１２および１４の一方または他方を介して流れる
であろう。

トランジスタ１２Ｉ３よび１４の結合されたエミッタ、
すなわちノード４２における電圧は、ｖｂｂからトラン
ジスタ１４のベース−エミッタ電圧降下を引いた圃によ
って決定される。入力１０がローのときに、ノード４２
における電圧は、トランジスタ１２のベース−エミッタ
接合を逆バイアスし、したがってトランジスタ１４を介
して実質的にすべての電流が流れるようにトランジスタ
１２を遮断する。入力１０がハイのときに、トランジス
タ１２のベース−エミッタ接合は順バイアスされ、トラ
ンジスタ１２を介して電流を流す。ハイの入力電圧は、
ノード４２の電圧レベルを上背させる効果を有しており
、これによりトランジスタ１４のベース−エミッタ接合
を逆バイアスする。

したがって、トランジスタ１４はターンオフされかつ実
質的にすべての電流はトランジスタ１２を介して流れる
。

例示の目的で、ローからハイの状態に進む入力１０を考
える。既に議論したように、トランジスタ１２はターン
オンし、これにより電流１のすべてが抵抗２６を介して
流れるように強制する。これは、抵抗２６を横切る電圧
降下ｖ５によって決定されるローの状態にノード４４を
強制する。同時に、トランジスタ１４は上述のようにタ
ーンオフされ、抵抗２８を介して実質的に電流は流れな
い。それゆえに、ノード４Ｇは、ＶＣＣの値までプルア
ップされる。ノード４６におけるハイの電圧は、エミッ
タフォロアトランジスタ１８のベースにハイの電圧を発
生させ、そのエミッタにハイの電圧をもｌｃらし、この
電圧はトランジスタ１日を介して出力３２へ電流を流さ
せる。この電流は、出力に接続された負荷のキャパシタ
ンスをハイの状態に充電するであろう。そのようなキャ
パシタンスを充電するのに要求される時間は、ローの状
態とハイの状態との間の電圧の差に正比例している。

ノード４４に戻ると、それがローの状態に変化するとき
に、エミッタフォロアトランジスタ１６のベースはロー
の状態に強制され、したがって出力３０は、ノード４４
におけるローの電圧からトランジスタ１６のベース−エ
ミッタ電圧降下を引いた値に等しいローの状態にされる
。出力３０がローの状態に変化するときに、そのような
出力に接続された負荷のキャパシタンスは放電される。

そのようなキャパシタンスからの電流は、電流源トラン
ジスタ２０を介してアース電位に流れる。

そのような電流の量は、抵抗３８に関して議論された態
様と同じ態様で抵抗３６の値によって決定される。その
ようなキャパシタンスを放電するのに必要な時間は、ロ
ーの状態とハイの状態との間の電圧の差に正比例してい
る。

第２図において、この発明の第１の好ましい実施例が示
されている。この回路は、反転エミッタフォロア１６の
出力がノード４８において非反転トランジスタ１４の入
力に結合されており、これにより第１図の基準電圧ｖｂ
ｂを取除いているという点を除いて、第１図の先行技術
の回路と類叙している。この回路の動作は、ローおよび
ハイの入力を考慮することによって理解することができ
る。

入力１０がローのときに、トランジスタ１２はターンオ
フされかつノード４４は■。、までプルアップされる。

したがって、ノード４８における電圧は、Ｖｃｃ　　Ｖ
ｂｅであり、ここでＶｂｅハ、トランジスタ１６を横切
るベースエミッタ電圧降下である。これはロジックハイ
であり、トランジスタ１４をターンオンしかつトランジ
スタ１４のコレクタと抵抗２８とを介して電流を引出し
ている。

ノード４６は、トランジスタ２８を横切る電圧降下に等
しい大きさだけプルダウンされ、電圧の揺れＶ、をもた
らしている。したがって、出力３２における電圧は、Ｖ
ｃｃ　　Ｖｓ　　５Ｊｂｅである。これは、ロジックロ
ーが入力１０に印加されたときにもたらされるロジック
ローである。

同様に、入力１ｏがハイのときに、トランジスタ、１２
は導通しかっノード４４はローになるであろう。ノード
４８は、Ｖｃ　ｃ　　Ｖｇ　　Ｖｂｅに等しくまたはロ
ジックローになるであろう。ロジックローはトランジス
タ１４をターンオフし、したがってノード４６はＶｃｃ
までハイにプルアップされ、エミッタフォロア１８のエ
ミッタをハイに進めている。出力３２は、Ｖｃｃ　　Ｖ
ｂｅに等しくなり、これはロジックハイである。

この回路のダイナミックなオペレーションは次のとおり
である。入力１０がローからハイの状態へ進むときに、
ノード４４は最初にハイである。

ノード４２は最初にＶｃ’ｃ２Ｖｂｅのレベルにある。

入力がＶ、。−Ｖｂｅに近づくにつれて、トランジスタ
１２のベース−エミッタ接合は順バイアスされるように
なり、かつ電流は抵抗２６を流れ始め、したがってノー
ド４４および４８における電圧を減少させる。ノード４
８における電圧が低下されるにつれて、トランジスタ１
４を介して流れる電流は減少され、トランジスタ１４を
遮断し、抵抗２８を介して流れる電流をより少なくし、
さらに抵抗２６を介してより多（の電流が流れるように
強制している。したがって、再生フィードバック作用が
生じ、このフィードバック作用は遷移を非常に急速に完
了させる。入力１０におけるハイからローへの遷移期間
中に同様の効果が生じる。

しかしながら、ハイからローへの遷移の場合には、入力
電圧１０がロジックローの電圧、すなわちＶｃ　ｃ　−
Ｖｂｅ　　Ｖｓに近いときに再生効果が開始する。した
がって、この回路は、電圧の揺れＶ。

の大きさを減少させることによってさらに減少され得る
わずかなヒステリシスしか示さない。

従来のＥＣＬ回路は、電圧が基準電圧の近くで照合され
るので、大きな電圧の揺れＶ、を要求している。この大
きな電圧の揺れは、従来のＥ　Ｃ１回路において大きな
遅延を引起こすことの原因となっている。この回路は基
準を伴なっておらず、したがってはるかに低い電圧の揺
れ（はぼ０．４Ｖまたはそれ以下）を用いることができ
る。これはヒステリシスを減少させるだけではなく遅延
をも有意義に減少させる。トランジスタ１４のベースを
トランジスタ１６のエミッタに結合することによって、
ベースがノード４４および負荷に接続された場合よりも
より高いハイレベル出力が可能である。これは、ノード
４４に結合されている負荷による抵抗２６を横切る電圧
降下が排除されるからである。したがって、エミッタフ
ォロア１６は、トランジスタ１４のベースおよび負荷に
必要な電流を容易に供給することができる。

この発明の他の利点は、減少した電源電圧レベルでも作
動し得るということである。逆に、従来の５ｖ電源によ
って、３−レベルゲートが構成されかつ現在可能な２−
レベルゲートに対立するものとして作動され得る。

基準のないＥＣＬ回路を利用する２−レベルＡＮＤゲー
トの好ましい実施例の概略図が第３図に示されている。

この回路は、以下の点を除いて第２図の回路と同一であ
る。１−ランジスタ５０，１−ｊよびトランジスタ５２
から構成され第２レベルの入力５４を備えたエミッター
スイッチング結合トランジスタの第２の対が付加されて
いる。ダイオード５６はノード４８をノード６０におい
てトランジスタ５２のベースに結合しかつダイオード５
８は出力３２とトランジスタ２２のコレクタとの間に結
合されて第２レベルの出力６２を供給している。ノード
６０は電流源トランジスタ２０のコレクタに結合され、
かつ第２レベルの反転出力６４を与えている。

入力１０と、出力３２Ｉ３よび３０とに関するこの回路
の動作は、トランジスタ１２がターンオンできずかつこ
れによりトランジスタ５０もまたターンオンされなけれ
ば出力３２をハイに進ませるということを除いて、上述
の第２図の回路に関して説明された動作と同一である。

トランジスタ５０は、入力５４が第２レベルのロジック
ハイにあるときにターンオンし、これにより入力１０お
よび５４の双方がロジックハイにあり出力３２にロジッ
クハイの出力を与えることを要求するＡＮＤ動作をもた
らしている。しかしながら、入力５４に対する電圧レベ
ルは、入力トランジスタ５０をターンオンするまでより
低いレベルのオペレーションであり、５４における入力
ハイは入力１０における入力が要求されるように４８に
おけるノード電圧を越える必要はない。むしろ、入力５
４は、ノード６０１．：おける基準電圧のみを越える必
要があり、この基準電圧は、ノード４８における電圧か
らダイオード５６を横切る電圧降下を引いた電圧である
。ノードまたは出力６０および６２における電圧は単に
、出力３２および３０における電圧に追従するが、しか
しより低い電圧レベルにおいてまたはより低いレベルの
オペレーションにも追従するということが理解される。

第４図を参照すると、付加的な電圧レベル入力６６が第
３図の回路に付加されており、エミッタ結合トランジス
タ６８および７０とダイオード７２および７４とは３−
レベル出カフ６および７８を発生している。トランジス
タ６８および７０の結合されたエミッタは、電流源トラ
ンジスタ２４のコレクタに結合されている。トランジス
タ６８のコレクタは、トランジスタ５０および５２のエ
ミッタに結合されている。トランジスタ７０のコレクタ
は、トランジスタ５２および１４のコレクタに結合され
ている。ダイオード７２は、ノード６０に結合されたア
ノードと、トランジスタ７０のベースおよび電流源トラ
ンジスタ２０のコレクタに結合されて第３レベルの反転
比カフ８を与えるカソードとを有している。ダイオード
７４は、出力６２に結合されたアノードと、電流源トラ
ンジスタ２２のコレクタに結合されて出カフ６を与える
カソードとを有している。

この回路の動作は、第３図の回路の動作に類似しており
、トランジスタ１２および５０が導通するためにトラン
ジスタ６８がターンオンされなければならないという付
加的な要求を伴なっている。

したがって、出力３２．６２および７６においてロジッ
クハイの出力を発生するために、３つの入カ１０．５４
および６６のすべてにおいてロジックハイが要求される
。ダイオード７２は、入力６６に対する基準レベルを与
え、この基準レベルは、ノード６０における基準レベル
からダイオード７２を横切る電圧時下を引いたものでお
る。

第４図の回路のような基準のないＥＣＬゲートを作動さ
せるために必要な電源電圧ＶＣＣの値は次の方程式によ
って示される。

ｖｌ：ｃ（ｎ）≧（ｎ　＋３／２）　Ｖｐｅ＋Ｖｒここ
で、 Ｖｃ　ｃ　　（ｎ　）　＝ｎレベルオペレーションのた
めに必要なＶ（（ ｎ＝レベル数 Ｖｂｅ−トランジスタのベース−エミッタ電圧Ｖｒ　−
（もしも抵抗２６Ｉ３よび２８がその値において抵抗４
０に等しければ）電圧の揺れＶ、に等しい電流源抵抗を
横切る電圧 ０．４Ｖの電圧の揺れが、十分なノイズマージンを与え
かつ遷移の発生を確実にするために用いられるが、理論
的にはより低い値も用いることができる。Ｖｂｅがほぼ
０．９Ｖに等しいような低温における最悪の条件を考慮
すると、ｖ、ｃに対する最小値は以下のとおりである： Ｖ、：、：　　（１）＝２．６５Ｖ： Ｖ、ｃ　（２）＝３．５５Ｖ： Ｖｃｃ　　（３＞＝４．４５Ｖ したがって、第４図に示されたような３−レベルオペレ
ーションは、標準的な５Ｖｌ源によって可能である。

当業者によって理解されるように、この発明は、この発
明の精神および本質的な特徴から離れることなく他の特
定の形式で具体化されてもよい。たとえば、いくつかの
入カスイツチングトランジスタは並列に結合されてＯＲ
／ＮＯＲｍ能をもたらすことができるであろう。したが
って、この発明の好ましい実施例の開示内容は、特許請
求の範囲に記載された発明の範囲を例示づるものであり
限定するものではない。

【図面の簡単な説明】

第１図は、先行伎術のＥＣＬゲートの概略図である。 第２図は、基準のないＥＣＬゲートの好ましい実施例の
概略図である。 第３図は、基準のないＥＣＬロジックを利用する２−レ
ベルＡＮＤゲートの好ましい実施例の概略図である。 第４図は、基準のないＥＣＬロジックを利用する３−レ
ベルＡＮＤゲートの好ましい実施例の概略図である。 図において、１２は入力スイッチングトランジスタ、１
４はＩｎスイッチングトランジスタ、１６．１８はエミ
ッタフォロアトランジスタ、２０゜２２．２４は電流源
トランジスタを承り。 特許出願人　アドバンスト・マイクロ・ルバイミ≧　　
　ぐ ◇　　　　≧　　　４ （Ｊ　　　　　　　　　　　　　　　　　　　　　　　
　（Ｊ〉〉〉

Claims (6)

【特許請求の範囲】
1. （１）電流源に結合されたエミッタ端子を有する少なく
   とも２つの第１のスイッチングトランジスタを備え、前
   記少なくとも２つの第１のスイッチングトランジスタは
   、入力端子に結合されたベース端子を有する第１の入力
   スイッチングトランジスタと、第１の基準スイッチング
   トランジスタとを含み、 １対のエミッタフォロアトランジスタをさらに備え、前
   記１対のエミッタフォロアトランジスタは、前記第１の
   基準スイッチングトランジスタに結合された第１のエミ
   ッタフォロアトランジスタと、前記第１の入力スイッチ
   ングトランジスタに結合された第２のエミッタフォロア
   トランジスタとを含み、前記第２のエミッタフォロアト
   ランジスタのエミッタは前記第１の基準スイッチングト
   ランジスタのベースに結合され、 これにより基準電圧の必要性が除去された、エミッタ結
   合ロジック（ＥＣＬ）回路。
2. （２）前記第１のスイッチングトランジスタを前記電流
   源に結合しかつ前記電流源に結合されたエミッタ端子を
   有する少なくとも第２レベルのスイッチングトランジス
   タをさらに備え、前記第２レベルのスイッチングトラン
   ジスタは、第２レベルの入力端子に結合されたベース端
   子と前記第１のスイッチングトランジスタのエミッタに
   結合されたコレクタとを有する第２レベルの入力スイッ
   チングトランジスタと、前記第１の基準スイッチングト
   ランジスタのコレクタに結合されたコレクタを有する第
   ２レベルの基準スイッチングトランジスタとを含み、 前記第１の基準スイッチングトランジスタのベースを前
   記第２レベルの基準スイッチングトランジスタのベース
   に結合して、前記第１の基準スイッチングトランジスタ
   のベースにおける電圧に実質的に比例する第２レベルの
   基準電圧を発生する手段をさらに備え、 これにより多重レベルロジックゲートにおける少なくと
   も第２レベルの基準電圧に対する必要性が除去された、
   特許請求の範囲第１項記載のＥＣＬ回路。
3. （３）前記第２レベルの基準電圧を発生する手段は、前
   記第１の基準スイッチングトランジスタのベースに結合
   されたアノードを有する第１のダイオードである、特許
   請求の範囲第２項記載のＥＣＬ回路。
4. （４）前記第１のエミッタフォロアトランジスタのエミ
   ッタに結合されたアノードを有し第２レベルの非反転出
   力を与える第２のダイオードをさらに備えた、特許請求
   の範囲第３項記載のＥＣＬ回路。
5. （５）前記第２レベルのスイッチングトランジスタを前
   記電流源に結合しかつ前記電流源に結合されたエミッタ
   端子を有する第３レベルのスイッチングトランジスタを
   さらに備え、前記第３レベルのスイッチングトランジス
   タは、第３レベルの入力端子に結合されたベース端子と
   前記第２レベルのスイッチングトランジスタのエミッタ
   に結合されたコレクタとを有する第３レベルの入力スイ
   ッチングトランジスタと、前記第２レベルの基準スイッ
   チングトランジスタのコレクタに結合されたコレクタを
   有する第３レベルの基準スイッチングトランジスタとを
   含み、 前記第２レベルの基準スイッチングトランジスタのベー
   スを前記第３レベルのスイッチングトランジスタのベー
   スに結合する第３のダイオードをさらに備え、前記第３
   のダイオードのアノードは前記第２レベルの基準スイッ
   チングトランジスタのベースに結合され、 これにより多重レベルロジックゲートにおける第３レベ
   ルの基準電圧に対する必要性が除去された、特許請求の
   範囲第３項記載のＥＣＬ回路。
6. （６）前記第２のダイオードのカソードに結合されたア
   ノードを有し第３レベルの非反転出力を与える第４のダ
   イオードをさらに備えた、特許請求の範囲第５項記載の
   ＥＣＬ回路。