KR910010876A - Ecl회로를 갖는 반도체 집적회로 - Google Patents

Ecl회로를 갖는 반도체 집적회로 Download PDF

Info

Publication number
KR910010876A
KR910010876A KR1019900018886A KR900018886A KR910010876A KR 910010876 A KR910010876 A KR 910010876A KR 1019900018886 A KR1019900018886 A KR 1019900018886A KR 900018886 A KR900018886 A KR 900018886A KR 910010876 A KR910010876 A KR 910010876A
Authority
KR
South Korea
Prior art keywords
transistor
emitter
circuit
constant current
collector
Prior art date
Application number
KR1019900018886A
Other languages
English (en)
Other versions
KR940006621B1 (ko
Inventor
나와 다까노리
모리 나오미
수미 히데지
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
하요시 도시유끼
후지쓰 브이 엘 에스 아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤, 하요시 도시유끼, 후지쓰 브이 엘 에스 아이 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR910010876A publication Critical patent/KR910010876A/ko
Application granted granted Critical
Publication of KR940006621B1 publication Critical patent/KR940006621B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)

Abstract

내용 없음

Description

ECL회로를 갖는 반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 윤곽을 설명하기 위한 블록도.
제3도는 본 발명의 제1실시예에 따른 회로도.
제4도는 본 발명의 제2실시예에 따른 회로도.

Claims (18)

  1. 입력전압(Vin1)을 공급받는 제1입력단자, 제1기준전압(Vref1)을 공급받는 제2입력단자 및 출력단자를 갖는 차등회로(la)및 상기 차등회로(la)의 출력단자에 연결된 베이스, 제1전원선(VCC) 에 연결된 콜렉터 및 에미터를 갖는 제1트랜지스터(Tr3)를 갖는 출력버퍼회로(1b)를 구비하며, 상기 제1전원선(VCC)과 제2전원선(VEE)사이에 연결되는 에미터-결합 논리회로(1), 상기 제1트랜지스터(Tr3)의 에미터에 연결되고, 상기 에미터-결합 논리로회로(1)의 출력신호를 다음 단의 회로에 전달하는 배선(L)을 구비한 반도체 집적회로에 있어서, 상기 제1트랜지스터(Tr3)의 에미터에 연결된 에미터, 상기 제1전원선(VCC)에 연결된 콜렉터 및 제2기준전압(Vref3)을 공급받아 베이스를 갖는 제2트랜지스터(Tr4)상기 제1트랜지스터(Tr3)및 상기 제2트랜지스터(Tr4)의 에미터에 연결되며, 정전류가 상기 제1트랜지스터(Tr3)또는 상기 제2트랜지스터(Tr4)중의 하나에 선택적으로 흐르게 하기 위한 정전류원(I4)을 구비하며, 전류스위칭회로(2)는 상기 제1트랜지스터(Tr3), 상기 제2트랜지스터(Tr4)의 에미터에 연결되며, 정전류가 상기 제1트랜지스터(Tr3) 또는 상기 제2트랜지스터(Tr4)중의 하나에 선택적으로 흐르게 하기 위한 정전류원(I4)을 구비하며, 전류스위칭회로(2)는 상기 제1트랜지스터(Tr3), 상기 제2트랜지스터(Tr4)및 정전류원(I4)로 이루어지며, 상기 정전류는 상기 제1트랜지스터(Tr3)의 베이스의 전위(Vefb)및 상기 제2트랜지스터(Tr4)의 베이스에 인가된 제2기준전압(Vref3)에 근거하여 상기 제1트랜지스터(Tr3)또는 상기 제2트랜지스터(Tr4)를 통해서 흐르는 것을 특징하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 제1트랜지스터(Tr3)의 에미터는 상기 배선(L)을 경유하여 상기 정전류원(I4)에 연결된 것을 특징으로 하는 반도체 집적회로.
  3. 제1항에 있어서, 상기 정전류가 상기 제1트랜지스터(Tr3)또는 상기 제2트랜지스터(Tr4)로 흐를 것인지 결정하며, 상기 정전류가 상기 제1트랜지스터(Tr3)또는 제2트랜지스터(Tr4) 흐르는 지의 여부를 보여주는 전압신호를 출력하기 위한 버퍼수단(3)을 구비한 것을 특징으로 하는 반도체 집적회로.
  4. 제1항 내지 제3항의 어느 한 항에 있어서, 상기 제2기준전압(Vref3)으로서 상기 제1트랜지스터(Tr3)의 베이스 전위(Vefb)의 반전된 전위(Vefb2)를 상기 제2트랜지스터(Tr4)의 베이스에 인가하기 위한 수단(La)을 구비한 것을 특징으로 하는 반도체 집적회로.
  5. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 차동회로(la)는 상기 제1전원선(VCC)에 연결되는 콜렉터, 상기 제1입력단자에 대응되는 베이스 및 에미터를 갖는 제3트랜지스터(Tr1)상기 제1전원선(VCC)에 연결되는 콜렉터, 상기 제2입력단자에 대응되는 베이스 및 상기 제3트랜지스터(Tr1)의 에미터에연결되는 에미터를 갖는 제4트랜지스터(Tr2) 및 상기 제2전원선(VEE)과 상기 제3 및 제4트랜지스터(Tr3,Tr4)의 에미터들 사이에 제공되며, 정전류가 상기 입력전원(Vin1)과 상기 제1기준전압(Vref1)에 근거하여 상기 제3트랜지스터(Tr1) 또는 상기제4트랜지스터(Tr2)로 흐르게 하기 위한 정전류원(I1)을 구비한 것을 특징으로 하는 반도체 집적회로.
  6. 제5항에 있어서, 상기 제3트랜지스터(Tr1)의 콜렉터 및 상기 제2트랜지스터(Tr4)의 베이스를 상호 연결하기 위한 기준신호배선(La)를 구비한 것을 특징으로 하는 반도체 집적회로.
  7. 제6항에 있어서, 상기 제1트랜지스터(Tr3)의 에미터는 상기 배선(L)을 경유하여 상기 정전류원(I4)에 연결된 것을 특징으로 하는 반도체 집적회로.
  8. 제6항에 있어서, 상기 제3트랜지스터(Tr1)의 콜렉터 전위(Vref2)를 상기 기준신호배선(La)를 경유하여 상기 제2트랜지스터(Tr4)의 베이스에 전송하기 위한 버퍼수단(Tr6,I6)을 구비한 것을 특징으로 하는 반도체 집적회로.
  9. 제8항에 있어서, 상기 버퍼 수단(Tr6,I6)은 상기 제1전원선(VCC)에 연결된 콜렉터, 상기 제3트랜지스터(Tr1)의 콜렉터에 연결된 베이스 및 상기 제2트랜지스터(Tr4)의 베이스에 연결된 에미터를 갖는 제5트랜지스터(Tr6)및 상기 제5트랜지스터(Tr6)의 에미터와 상기 제2전원선(VEE)사이에 제공되며, 상기 정전류가 상기 제5트랜지스터(Tr6)을 통하여 흐르도록 하기 위한 수단(I6)을 구비한 것을 특징으로하는 반도체 집적회로.
  10. 제9항에 있어서, 상기 제1트랜지스터(Tr3)의 에미터와 상기 제2트랜지스터(Tr4)의 에미터 사이에 연결되며, 소정의 레벨에 의해 상기 트랜지스터(Tr6)의 에미터 전위를 감소시키기 위한 레벨조절수단(D)을 구비한 것을 특징으로 하는 반도체 집적회로.
  11. 제10항에 있어서, 상기 제2트랜지스터(Tr4)의 에미터는 상기 배선(L)을 경유하여 상기 레벨 조절수단(D)에 연결된 것을 특징으로 하는 반도체 집적회로.
  12. 제10항에 있어서, 상기 레벨 조절수단(D)은 콜렉터, 상기 콜렉터 및 상기 제1트랜지스터(Tr3)에 연결된베이스 및 상기 제2트랜지스터(Tr4)의에미터 연결된 에미터를 갖는 다이오드-결합 ㅡ트랜지스터(D)로 이루어진 것을 특징으로 하는 반도체 집적회로.
  13. 청구범위 제1항 내지 제12항중 어느 한 항에 있어서, 상기 제1전원선(VCC)과 상기 제2트랜지스터(Tr4)의콜렉터사이에 연결되는 저항(R4)상기 제1전원선(VCC)에 연결된 콜렉터, 상기 제2트랜지스터(Tr4)의콜렉터에 연결된 베이스 및 다음 단의 회로에 연결된 에미터로 이루어진 에미터를 플로워 트랜지스터(Tr5)및 상기 에미터를 플로워 트랜지스터(Tr5)의 에미터와상기 제2전원선(VEE)사이에 제공되며, 정전류가 상기 에미터 플로워 트랜지스터(Tr5)를 통하여 흐르도록 하기 위한 정전류원(I5)을 구비한 것을 특징으로 하는 반도체 집적회로.
  14. 제1항에 있어서, 상기 정전류가 상기 제1트랜지스터(Tr3)또는 상기 제2트랜지스터(Tr4)를 통해서 흐르는지를 판단하고, 상기 정전류가 상기 제1트랜지스터(Tr3)또는 상기 제2트랜지스터(Tr4)를 통해서 흐르는 지의 여부를 보여주는 전압신호를 출력하기 위한 버퍼 수단(3)및 상기 전압신호를 공급받는 입력단자 및 출력단자를 갖는 ECL회로(1)를 구비한 것을 특징으로 하는 반도체 집적회로.
  15. 제1항 내지 제14항중 어느 한 항에 있어서, 상기 제2기준전압(Vref3)은 상기 차동회로(la)의 출력단자에서 얻어진 최대 전위 및 최소 전위 사이의 값인 것을 특징으로 하는 반도체 집적회로.
  16. 제5항에 있어서, 상기제3트랜지스터(Tr1)의콜렉터에 연결된 제1저항(R1); 상기 제2트랜지스터(Tr4)의 콜렉터에 연결된 제2저항(R2)및 상기 제1전원선(VCC)과 상기 제3및 제4트랜지스터(Tr1,Tr2)의 콜렉터들 사이에 연결된 제3항(R3)를 구비한것을 특징으로 하는 반도체 집적회로.
  17. 입력전압(Vin1)을 공급받는 제1입력단자, 제1기준전압(Vref1)을 공급받는 제2입력단자 및 출력단자를 갖는 차동회로(la)및 상기 차동회로(la)의 출력단자에 연결된 베이스, 제1전원선(VCC)에 연결된 콜렉터 및 에미터를 갖는 제1트랜지스터(Tr3)를 갖는 출력버퍼회로(1b)를 구비하며, 상기 제1전원선(VCC)과 제2전원선(VEE)사이에 연결되는 에미터-결합논리회로(1) 상기제1트랜지스터(Tr3)의 에미터에 연결되고, 상기 에미터-결합논리회로(1)의 출력신호를 다음 단의 회로에 전달하는 배선(L)을 구비한 반도체 집적회로에 있어서, 상기 제1트랜지스터(Tr3)를 포함하는 제1전류통로 및 제2전류통로(Tr4)를 가지며, 정전류가 상기 차동회로(la)의 출력단자의 전위(Vrefb)와 제2기준전압(Vref3)사이의 관계에 근거하여 상기 제1전류통로 또는 상기 제2전류통로로 흐르도록 해서 정전류를 상기 제1전류통로 및 상기 제2전류통로 사이에서 스위칭하는 것에 의해 제1입력단자에 인가된상기 입력전압이 다음단의 회로로 전송되도록 하기 위하여 상기 배선(L)에 연결된 전류스위칭수단을 구비한 것을 특징으로 하는 반도체 집적회로.
  18. 제17항에 있어서, 상기 정전류가 상기 제1전류통로 또는 상기 제2전류통로를 통해서 흐르는 지를 판단하고, 상기 정전류가 상기 제1전류통로 또는 제2전류통로를 통하여 흐르는 지의 여부를 보여주는 전압신호를 다음단의 회로에 출력하기 위한 버퍼 수단(3)을 구비한 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900018886A 1989-11-21 1990-11-21 Ecl 회로를 갖는 반도체 집적회로 KR940006621B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-302938 1989-11-21
JP1302938A JPH03162130A (ja) 1989-11-21 1989-11-21 半導体集積回路
JP01-302938 1989-11-21

Publications (2)

Publication Number Publication Date
KR910010876A true KR910010876A (ko) 1991-06-29
KR940006621B1 KR940006621B1 (ko) 1994-07-23

Family

ID=17914944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018886A KR940006621B1 (ko) 1989-11-21 1990-11-21 Ecl 회로를 갖는 반도체 집적회로

Country Status (5)

Country Link
US (1) US5130573A (ko)
EP (1) EP0433685B1 (ko)
JP (1) JPH03162130A (ko)
KR (1) KR940006621B1 (ko)
DE (1) DE69025571D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278527A (en) * 1992-07-17 1994-01-11 Motorola, Inc. Dielectric filter and shield therefor
US5467051A (en) * 1993-09-01 1995-11-14 Motorola, Inc. Low voltage precision switch
DE10060662C1 (de) * 2000-12-06 2002-08-01 Infineon Technologies Ag Leitungstreiberanordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723761A (en) * 1971-09-21 1973-03-27 Hitachi Ltd Emitter-emitter coupled logic circuit device
US4135103A (en) * 1977-06-22 1979-01-16 Honeywell Inc. Logic transition circuits
US4167727A (en) * 1977-07-08 1979-09-11 Motorola, Inc. Logic circuits incorporating a dual function input
JPS56156026A (en) * 1980-05-02 1981-12-02 Hitachi Ltd Composite logical circuit
JPS57162838A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Emitter coupling type logical circuit
US4593205A (en) * 1983-07-01 1986-06-03 Motorola, Inc. Macrocell array having an on-chip clock generator
JPS6070821A (ja) * 1983-09-28 1985-04-22 Hitachi Ltd 入力回路
FR2559323B1 (fr) * 1984-02-08 1986-06-20 Labo Electronique Physique Circuit logique elementaire realise a l'aide de transistors a effet de champ en arseniure de gallium et compatible avec la technologie ecl 100 k

Also Published As

Publication number Publication date
EP0433685A3 (en) 1991-09-18
DE69025571D1 (de) 1996-04-04
KR940006621B1 (ko) 1994-07-23
EP0433685B1 (en) 1996-02-28
EP0433685A2 (en) 1991-06-26
JPH03162130A (ja) 1991-07-12
US5130573A (en) 1992-07-14

Similar Documents

Publication Publication Date Title
KR100290725B1 (ko) 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터
KR890004500A (ko) 출력버퍼
EP0231062A1 (en) Level conversion circuit
KR930009268A (ko) 고속이면서 저 전력의 전압 모드 차동 드라이버 회로
KR860002904A (ko) 에미터 결합논리(ecl)회로
WO1987003758A1 (en) Temperature compensated cmos to ecl logic level translator
KR890000959A (ko) 출력 인터페이스 회로
JPS60500987A (ja) Ａｎｄ／ｎａｎｄ機能を備えたｔｔｌ−ｅｃｌ入力変換回路
JPS6266716A (ja) Ｃｍｏｓ論理レベルの差動入力の変換回路
JP2852971B2 (ja) Ｔｔｌからｅｃｌ／ｃｍｌへの変換回路
KR930007095A (ko) 조정된 바이폴라 시모스 출력 버퍼
JPH06216745A (ja) 電源依存入力バッファ
EP0794620A2 (en) Power supply dependent input buffer
KR890001287A (ko) 논리 레벨 변환기 회로
KR870009478A (ko) 입력회로
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
US6323683B1 (en) Low distortion logic level translator
KR900017274A (ko) 연산 증폭기용 출력단
US4977339A (en) Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion
KR910005576A (ko) 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR910010876A (ko) Ecl회로를 갖는 반도체 집적회로
KR910010866A (ko) Bi-CMOS회로
US5218244A (en) Logic level converter circuit
US5105106A (en) Circuit configuration for converting TTL-level signals into CML or ECL-level signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970715

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee