KR910003925A - Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로 - Google Patents

Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로 Download PDF

Info

Publication number
KR910003925A
KR910003925A KR1019900010556A KR900010556A KR910003925A KR 910003925 A KR910003925 A KR 910003925A KR 1019900010556 A KR1019900010556 A KR 1019900010556A KR 900010556 A KR900010556 A KR 900010556A KR 910003925 A KR910003925 A KR 910003925A
Authority
KR
South Korea
Prior art keywords
circuit
rail
pseudo
clamp
node
Prior art date
Application number
KR1019900010556A
Other languages
English (en)
Other versions
KR0157419B1 (ko
Inventor
알. 에스트라다 줄리오
Original Assignee
죤 지.웹
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 지.웹, 내쇼날 세미컨덕터 코포레이션 filed Critical 죤 지.웹
Publication of KR910003925A publication Critical patent/KR910003925A/ko
Application granted granted Critical
Publication of KR0157419B1 publication Critical patent/KR0157419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

ECL/CML 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 차동드라이버 회로를 제공하는 본 발명에 따른 의사-레일 회로를 포함하는 ECL차동 출력 게이트 또는 출력 버퍼의 개략적 회로도,
제4도는 차단 드라이버 회로로서 래치 회로내에 의사-레일 회로 및 출력버퍼를 직접 짜넣은 슬레이브 래치단과 같은 래치 회로의 개략적 회로도,
제5도는 제4도에 도시된 회로에 대한 기능 블록의 개략적 블럭도이다.

Claims (19)

  1. 상대적으로 고 전위 레벨 전원 레일과 저 전위 레벨 전원 레일 사이에 결합되는 하나의 차동게이트 또는 버퍼를 구비한 에미터 결합 로직 또는 전류 모드 로직(ECL/CML)회로에 있어서, 차동게이트 및 상기한 고전위 레벨 전원 레일 사이에 결합되는 의사-레일 회로로 구성되며, 상기한 의사-레일 회로는 하나의 의사-레일 노드와, 상기한 의사-레일 노드에 결합되어, 이 의사-레일노드를 제1 제어 신호에 응답하여 사실상 제1 전위 레벨로 클램핑 하는 제1 클램프 회로와, 상기한 의사-레일 노드에 결합되어 이 의사-레일 노드를 제2제어 신호에 응답하여 사실상 상기한 제1전위 레벨 보다 낮은 제2전위 레벨로 클램핑하는 제2 클램프 회로등으로 구성되는 것을 특징으로 하는 ECL/CML 회로.
  2. 제1항에 있어서, 상기한 의사-레일 회로는 상기한 제1 및 제2 클램프회로에 결합되어 제1 및 제2 제어 신호에 응답하여 상기한 제1 및 제2 클램프 회로를 고번적으로 상기한 의사-레일 노드에 인가하는 클램프 스위칭 회로로 구성되는 것을 특징으로 하는 ECL/CML 회로.
  3. 제2항에 있어서, 클램프 스위칭 회로는 제1 및 제2 OE게이트 트랜지스터 소자를 가진 출력 인에이블(OE)차동 게이트로 구성되며, 상기한 OE게이트 트랜지스터 조사들중의 적어도 하나는 제1 및 제2클램프 회로에 결합되어 제1 및 제2 OE제어 신호에 응답하여 제1 및 제2클램프 회로를 고번적으로 의사-레일 노드에 인가하도록 되어 있는 것을 특징으로 하는 ECL/CML 회로.
  4. 제1항에 있어서, 상기한 제1클램프 회로는 고전위 레벨 전원 레일의 고전위 레벨을 상기한 의사-레일 노드에 인가하는 것을 특징으로 하는 ECL/CML 회로.
  5. 제4항에 있어서, 제1 클램프 회로는 상기한 의사-레일 노드에 연결된 클램프 에미터 폴로워 트랜지스터소자(Q6)와 이 클램프 에미터 폴로워 트랜지스터 소자(Q7) 및 고전위 레벨 전원 레일 사이에 연결된 역전압 강하 수단(Q7)등으로 이루어지며, 상기한 역전압 강하수단(Q7)은 의사-레일 노드상에 고전위 레벨 전원 레일의 고전위 레벨을 인가하기 위한 클램프 에미터 폴로워 트랜지스터 소자의 양단간의 전압강하와 사실상 동일한 값을 가지며 극성만이 반대인 전압 강하를 갖는 것을 특징으로 하는 ECL/CML 회로.
  6. 제5항에 있어서, 상기한 역전압 강하수단은 베이스-에미터 단락형(BSC형) 트랜지스터 소자로 구성되며, 이 트랜지스터 소자는, 클램프 에미토 폴로워 트랜지스터 소자 및 BSC형 트랜지스터 소자 자신이 모두 도통될 때, 고전위 레벨 전원 레일의 고전위 레벨을 의사-레일 노드에 인가하도록 되어 있는 것을 특징으로 하는 ECL/CML 회로.
  7. 제1항에 있어서, 제2클램프 회로는 의사-레일 노드에 접속된 클램프 에미터 폴로워 트랜지스터 소자(Q6)와 이 클램프 에미터 폴로워 트랜지스터 소자와 상기한 저전위 레벨 전원 레일 사이에 접속된 풀다운 트랜지스터 소자(Q21)과, 클램프 에미터 폴로워 트랜지스터 소자와 풀다운 트랜지스터 소자 사이의 노드에 접속되는 것에 의해, 풀다운 트랜지스터가 도통될 때 의사-레일 노드의 전위를 고전위 레벨 전원 레일의 고전위 레벨보다 작은 특정된 전위 레벨로 유지시키는 전압 레벨 설정 수단(R4)등을 구성되는 것을 특징으로 하는 ECL/CML 회로.
  8. 제4항에 있어서, 의사-레일 회로는 차단 드라이버 회로로 구성되며, 차동게이트는 출력단에 출력 신호를 전달하기 위한 출력 스위칭 노드로 구성되고, 상기한 출력 스위칭 노드는 의사-레일 노드에 연결되어 있고, 제2클램프 회로의 제2전위 레벨은 차단 OE제어 신호에 응답하여 선택됨으로써 차단 상태에서 출력 스위칭 노드와 차동게이트의 출력을 유지하도록된 것을 특징으로 하는 ECL/CML 회로.
  9. 제8항에 있어서, 차동게이트가 래치된 데이터를 유지하기 위한 궤환 회로를 포함하고 있는 래치 회로의 일부분을 구성하며, 차동게이트의 스위칭 출력 노드는 출력신호를 전달하기 위한 출력단에 연결되어 있는 동시에 래치된 데이터를 유지하기 위한 궤환 신호를 전달하기 위한 래치회로내의 궤환 회로에도 연결되어 있고, 차단 드라이버 회로가 래치된 데이터를 손실함이 없이 차단 상태에서 EO 차단 신호에 응답하여 차동게이트 및 출력을 유지하도록 된 것을 특징으로 하는 ECL/CML 회로.
  10. 고전압 레벨 및 저전압 레벨의 전원 레일 사이에 차동 게이트 또는 버퍼가 결합되어 있으며, 상기한 차동 게이트는 고전위 및 저전위의 입력 신호를 수취하기 위한 입력단을 제공하는 1쌍의 게이트 트랜지스터 소자와 고전위 및 저전위의 출력신호를 출력단에 전달하기 위한 스위칭 출력 노드를 구비하며, 차단 드라이버 수단은 OE 신호에 응답하여 차단 상태에서 차동게이트 및 출력단을 유지하기 위하여 차동게이트에 결합되어 있는 ECL/CML 회로에 있어서, 차동게이트 및 상기한 고전압 레벨 전원 레일 사이에 결합되는 의사-레일 회로는 스위칭 출력 노드에 작동적으로 결합되는 의사-레일 노드와, 스위칭 출려 노드의 스위칭 동작을 위해 제1 OE신호에 응답하여 의사-레일 노드를 사실상 고전압 레벨 전원 레일의 고전압 레벨로 클램프하도록 구서외어 상기한 의사-레일 노드에 결합되는 제1클램프 회로와 제2 OE신호에 응답하여 차단 상태에서 차동게이트 및 출력단을 유지하기 위한 상기한 고전압 레벨보다 실질적으로 작은 전압 레벨로 상기한 의사-레일 노드를 클램프 하도록 구성되어 상기한 의사-레일 노드에 결합되는 제2 클램프 회로 등으로 이루어지는 것을 특징으로 하는 ECL/CML 회로.
  11. 제10항에 있어서, 상기한 의사-레일 회로는, 상기한 제1 및 제2 클램프 회로에 결합되어 제1 및 제2 OE신호에 응답하여 상기한 제1 및 제2 클램프 회로를 고번적으로 의사-레일 노드에 인가하는 클램프 스위칭 회로로 구성되는 것을 특징으로 하는 ECL/CML 회로.
  12. 제11항에 있어서, 클램프 스위칭 회로는 제1 및 제2 OE게이트 트랜지스터 소자를 가진 OE 차동게이트로 구성되며, 상기한 OE 게이트 트랜지스터 소자들중의 적어도 하나는 제1 및 제2클램프 회로에 결합되어 제1 및 제2제어 신호에 응답하여 제1 및 제2 클램프 회로를 고번적으로 의사-레일 노드에 인가하도록 되어 있는 것을 특징으로 ECL/CML 회로.
  13. 제12항에 있어서, 제1클램프 회로는 상기한 의사-레일 노드에 연결된 클램프 에미터 폴로워 트랜지스터소자(Q6)와, 이 클램프 에미터 폴로워 트랜지스터 소자(Q6) 및 고전위 레벨 전원 레일 사이에 연결된 역전압 강하수단(Q7)등으로 이루어지며, 상기한 역전압 강하수단(Q7)은 의사-레일 노드상에 고전위 레벨 전원 레일의 고전위 레벨을 인가하기 위한 클램프 에미터 폴로워 트랜지스터 소자의 양단간의 전압강하와 사실상 동일한 값을 가지며 다만 극성이 반대인 전압 강하를 갖는 것을 특징으로 하는 ECL/CML 회로.
  14. 제13항에 있어서, 제2클램프 회로는 의사-레일 노드에 접속된 클램프 에미터 폴로워 트랜지스터 소자(Q6)와 이 클램프 에미터 폴로워 트랜지스터 소자와 상기한 저전위 레벨 전원 레일 사이에 접속되 풀다운 트랜지스터소자(Q21)과, 클램프 에미터 폴로워 트랜지스터 소자와 풀다운 트랜지스터 소자 사이의 노드에 접속되는 것에 의해, 풀다운 트랜지스터가 도통될대 의사-레일 노드이 전위를 고전위 레벨 전원 레일의 고전위 레벨보다 작은 특정된 전위 레벨로 유지시키는 전압 레벨 설정 수단(R4)등으로 구성되는 것을 특징으로 하는 ECL/CML 회로.
  15. 제10항에 있어서, ECL/CML 회로는 래시된 데이터를 유지하기 위한 궤환 회로를 내장한 래치 회로로 구성되며, 상기한 차동게이트는 래치 회로의 게이트 및 래치 회로에 대한 출력 버퍼를 형성하고, 차동 게이트의 스위칭 출력 노드는 출력신호를 전달하기 위한 출력단에 연결되어 있는 동시에 래치된 데이터를 유지하기 위한 궤환 신호를 전달하기 위한 래치 회로내의 궤환 회로에도 연결되어 있고, 차단 드라이버 회로가 래치된 데이터를 손실함이 없이 차단상태에서 OE차단 신호에 응답하여 차동게이트 및 출력을 유지하도록 된 것을 특징으로 하는 ECL/CML 회로.
  16. 래치된 데이터 신호를 유지하기 위한 궤환 회로를 구비하며, 고전위 및 저전위 레벨 전원 레일 사이에 연결되고, 고전위 및 저전위의 입려 데이터 신호를 수신하기 위한 입력단과 그리고 고전위 저전위의 출력 데이터 신호를 출력단에 전달하기 위한 스위칭 출력노드를 제공하는 1쌍의 게이트 트랜지스터 소자로 구성되는 차동게이트와, 차동게이트와 상기한 고전위 레벨 전원 레일 사이에 결합되며, 스위칭 출력 노드에 작동적으로 결합되는 의사-레일 노드와, 상기한 출력 노드의 스위칭 동작을 위하여 제1OE 신호에 응답하여 상기한 의사-레일 노드를 사실상 고전위 레벨 전원 레일의 고전위 레벨로 클램프 하도록 구성되어 상기한 의사-레일노듸에 결합되는 제1클램프 회로와, 제2 OE신호에 응답하여 차단 상태에서 차동게이트 및 출력을 유지하기 위하여 상기한 의사-레일 노드를 상기한 고전위 레벨 전원 레일보다 사실상 작은 전원 레벨로 클램프하도로 구성되어 상기한 의사-레일 노드에 결합되는 제2클램프 회로등으로 이루어지며, 래치 회로의 궤환 신호에 의해 유지된 래치 데이터 신호를 손실함이 없이 상기한 제2 OE신호에 응답하여 차단 상태에서 차동게이트 및 출력을 유지하도록 구성된 의사-레일 회로등을 포함하여 이루어진 것을 특징으로 하는 ECL/CML 래치 회로.
  17. 제16항에 있어서, 상기한 차동게이트는 고전위 및 저전위의 입력 데이터 신호를 수신하기 위한 차동 입력단을 제공하는 제1 및 제2 입력 신호 차동베이스 회로를 구비한 제1 및 제2 입력 트랜지스터 소자와, 제1 및 제2차동 출력단에 고전위 및 저전위의 출려 데이터 신호를 전달하는 제1 및 제2 스위칭 출력 노드등을 포함하고 있으며, 래치 회로는 차동 출력단에서 데이터 신호를 래치하기 위하여 제1 및 제2 출력 스위칭 노드에 각각 결합된 제1 및 제2 궤환 회로를 포함하고 있고, 상기한 의사-레일 회로는 상기한 래치된 데이터신호를 손실함이 없이 상기한 제2 OE신호에 응답하여 차단 상태에서 제1 및 제2출력과 차동게이트를 유지하도록 구성된 것을 특징으로 하는 ECL/CML 래치 회로.
  18. 제17항에 있어서, 의사-레일 회로는 제1 및 제2 OE신호에 응답하여 상기한 제1 및 제2 클램프 회로를 고번적으로 의사-레일 노드에 인가하기 위하여 제1 및 제2클램프 회로에 작동적으로 결합된 하나의 클램프 스위치 회로를 포함하고 있는 것을 특징으로 하는 ECL/CML 래치 회로.
  19. 제18항에 있어서, 클램프 스위치 회로가 하나의 OE신호 차동게이트를 포함하고 있는 것을 특징으로 하는 ECL/CML 래치 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010556A 1989-07-13 1990-07-12 Ecl/cml 의사-레일 회로 차단 드라이버 회로 및 래치 회로 KR0157419B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/379,088 US4945265A (en) 1989-07-13 1989-07-13 ECL/CML pseudo-rail circuit, cutoff driver circuit, and latch circuit
US07/379088 1989-07-13
US379,088 1989-07-13

Publications (2)

Publication Number Publication Date
KR910003925A true KR910003925A (ko) 1991-02-28
KR0157419B1 KR0157419B1 (ko) 1999-02-18

Family

ID=23495767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010556A KR0157419B1 (ko) 1989-07-13 1990-07-12 Ecl/cml 의사-레일 회로 차단 드라이버 회로 및 래치 회로

Country Status (5)

Country Link
US (1) US4945265A (ko)
EP (1) EP0407869B1 (ko)
JP (1) JP2858270B2 (ko)
KR (1) KR0157419B1 (ko)
DE (1) DE69015904T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166821A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 半導体集積回路装置
US5248909A (en) * 1990-01-09 1993-09-28 Fujitsu Limited ECL-TO-GaAs level converting circuit
US5051621A (en) * 1990-05-04 1991-09-24 National Semiconductor Corporation Area-efficient low-power bipolar current-mode logic
US5101123A (en) * 1990-06-29 1992-03-31 Texas Instruments Incorporated CMOS to ECL translator circuit and methodology
US5023479A (en) * 1990-07-31 1991-06-11 Motorola, Inc. Low power output gate
US5321320A (en) * 1992-08-03 1994-06-14 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
US6031392A (en) * 1998-05-11 2000-02-29 Micrel Incorporated TTL input stage for negative supply systems
US6104232A (en) * 1998-08-27 2000-08-15 Maxim Integrated Products DC output level compensation circuit
US11050419B2 (en) * 2016-12-22 2021-06-29 Analog Devices International Unlimited Company High-voltage unity-gain buffer
US10622980B1 (en) * 2018-11-09 2020-04-14 Analog Devices, Inc. Apparatus and methods for setting and clamping a node voltage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622799A (en) * 1970-04-20 1971-11-23 Fairchild Camera Instr Co Temperature-compensated current-mode circuit
JPS6065557A (ja) * 1983-09-21 1985-04-15 Fujitsu Ltd 集積回路装置
US4647799A (en) * 1984-06-29 1987-03-03 Advanced Micro Devices, Inc. Full and fractional swing with adjustable high level ECL gate using a single current source
JPH0763139B2 (ja) * 1985-10-31 1995-07-05 日本電気株式会社 レベル変換回路
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
US4857776A (en) * 1987-11-20 1989-08-15 Tandem Computers Incorporated True TTL output translator-driver with true ECL tri-state control
US4806800A (en) * 1987-11-20 1989-02-21 Tandem Computers Incorporated TTL-to-ECL input translator/driver circuit
US4823028A (en) * 1987-12-04 1989-04-18 Tektronix, Inc. Multilevel logic circuit with floating node voltage clamp
US4838900A (en) * 1988-04-13 1989-06-13 E. I. Du Pont De Nemours And Company Polyimide gas separation membranes
US4870301A (en) * 1988-09-06 1989-09-26 Motorola, Inc. Differential emitter-coupled-logic bus driver

Also Published As

Publication number Publication date
DE69015904D1 (de) 1995-02-23
EP0407869A3 (en) 1991-05-08
JPH0396116A (ja) 1991-04-22
EP0407869B1 (en) 1995-01-11
US4945265A (en) 1990-07-31
EP0407869A2 (en) 1991-01-16
JP2858270B2 (ja) 1999-02-17
KR0157419B1 (ko) 1999-02-18
DE69015904T2 (de) 1995-09-07

Similar Documents

Publication Publication Date Title
EP0736975A1 (en) A comparator circuit
KR100290725B1 (ko) 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR870009391A (ko) 출력버퍼회로
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
US3900746A (en) Voltage level conversion circuit
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR890017875A (ko) 마스터-슬레이브 플립플롭회로
KR890011217A (ko) 논리 회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR900019365A (ko) 고속 ecl/cml-ttl 트랜슬레이터 회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
US3509362A (en) Switching circuit
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
US5012128A (en) High speed push-pull driver having current mirror pull-down
KR940027322A (ko) 반도체 집적회로장치
US3787734A (en) Voltage regulator and constant current source for a current switch logic system
KR910005576A (ko) 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로
KR970003924A (ko) 반도체 장치
US5539350A (en) Common mode logic line driver switching stage
US4791315A (en) Cross-coupled latch
US5287016A (en) High-speed bipolar-field effect transistor (BI-FET) circuit
KR910014944A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee