KR940027322A - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR940027322A
KR940027322A KR1019940009701A KR19940009701A KR940027322A KR 940027322 A KR940027322 A KR 940027322A KR 1019940009701 A KR1019940009701 A KR 1019940009701A KR 19940009701 A KR19940009701 A KR 19940009701A KR 940027322 A KR940027322 A KR 940027322A
Authority
KR
South Korea
Prior art keywords
transistor
collector
emitter
base
circuit
Prior art date
Application number
KR1019940009701A
Other languages
English (en)
Other versions
KR0142271B1 (ko
Inventor
다다히로 구로다
에이. 그레이 데이비드
Original Assignee
토마스 디. 미노
시너지 세미컨덕터 코포레이션
노리치카 겐스케
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 디. 미노, 시너지 세미컨덕터 코포레이션, 노리치카 겐스케, 가부시키가이샤 도시바 filed Critical 토마스 디. 미노
Publication of KR940027322A publication Critical patent/KR940027322A/ko
Application granted granted Critical
Publication of KR0142271B1 publication Critical patent/KR0142271B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동논리단과 에미터 팔로워 출력단을 포함하고 있는 개량된 에미터결합논리회로에 관한 것이다. 능동풀다운회로(active pull-down cir cuit) 및 정전압원은, 이 회로의 출력이 로우레벨로부터 하이레벨로 변화하는 속도와 하이레벨로부터 로우레벨로 변화하는 속도가 거의 동일한 속도로 되도록 하기 위해 이 회로의 출력단에 설치된다. 본 발명의 특정 실시예는, 연산증폭기, 기준전위 발생 회로 및 정전압신호 조정회로를 구비한 정전압원을 제공한다.

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 17 도는 제 4 도에 도시된 APD 회로가 적용된 본 발명의 실시예를 나타낸 3입력 NOR 게이트의 회로도, 제 18 도는 제 4 도에 도시된 APD 회로가 적용된 본 발명의 실시예를 나타낸 2입력 NAND 게이트의 회로도, 제 19 도는 제 4 도에 도시된 APD 회로가 적용된 본 발명의 실시예를 나타낸 다입력 OR-NAND 복합게이트의 예를 나타낸 회로도.

Claims (39)

  1. 각각 에미터, 베이스, 콜렉터를 갖춘 제1 및 제 2 트랜지스터와, 에미터, 베이스, 그 콜렉터를 갖추며, 베이스가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 그 에미터가 제 3 노드 전위를 갖는 제 3 노드를 이루는 제 3 트랜지스터, 상기 제 2 트랜지스터의 콜렉터와 상기 제 3 트랜지스터의 에미터에 접속된 제 1 저항성 소자, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 3 트랜지스터의 에미터에 접속되고, 그 베이스가 상기 제 2 트랜지스터의 콜렉터에 접속된 제 4 트랜지스터, 상기 제 3 트랜지스터의 콜렉터에 접속된 제 1 기준전위, 상기 제 1 트랜지스터의 콜렉터 및 상기 제 1 기준전위에 접속된 제 2 저항성 소자 및, 정전압신호를 발생시키며, 상기 제 4 트랜지스터의 에미터에 접속되고, 상기 제3노드전위가 제1레벨로부터 제2레벨로 변화하는데 필요한 시간이 상기 제 3 노드전위가 제 2 레벨로부터 상기 제 1 레벨로 변화하는데 필요한 시간과 거의 같아지도록 제어되는 정전압원을 구비하고, 상기 제 1 트랜지스터의 에미터와 상기 제 2 트랜지스터의 에미터가 서로 접속되고, 상기 제 1 트랜지스터의 베이스가 제 1 노드를 이루며, 상기 제 2 트랜지스터의 베이스가 제 2 노드를 이루고 있는 것을 특징으로 하는 집적회로.
  2. 제 1 항에 있어서, 상기 제 1 트랜지스터의 베이스에 접속된 제 2 기준전위를 더 구비한 것을 특징으로 하는 집적회로.
  3. 제 1 항에 있어서, 상기 제 2 트랜지스터의 베이스에 접속된 제 2 기준전위를 더 구비한 것을 특징으로 하는 집적회로.
  4. 제 1 항에 있어서, 상기 제 1 및 제 2 트랜지스터의 에미터에 접속된 전류원을 더 구비한 것을 특징으로 하는 집적회로.
  5. 제 4 항에 있어서, 제 5 트랜지스터를 더 갖추고, 상기 제 1 및 제 2 트랜지스터의 에미터가 이 제 5 트랜지스터를 매개해서 상기 전류원에 접속된 것을 특징으로 하는 집적회로.
  6. 제 1 항에 있어서, 상기 제 1 기준 전위가 접지전위인 것을 특징으로 하는 집적회로.
  7. 제 1 항에 있어서, 제 1 및 제 2 단자를 갖는 제 3 저항성 소자를 더 갖추며, 상기 제 3 저항성 소자의 제 1 단자가 상기 제 1 기준전위에 접속되고, 상기 제 3 트랜지스터의 콜렉터가 상기 제 3 저항성 소자의 제 2 단자에 접속되며, 상기 제 2 저항성 소자가 상기 제 3 저항성 소자의 제 2 단자에 접속되는 것을 특징으로 하는 집적회로.
  8. 제 1 항에 있어서, 상기 정전압원은, 제 2 기준전위를 발생시키는 기준전위 발생 회로와, 제 1 및 제 2 입력단자를 갖추며 상기 제 2 기준전위가 상기 제 1 입력단자에 인가되고, 상기 정전압신호가 상기 제 2 입력단자에 인가되며, 상기 제 2 기준전위 및 상기 정전압신호에 응답하여 보정신호를 발생시키는 연산증폭기 및, 상기 연산증폭기에 접속되며, 상기 연산증폭기로부터의 보정 신호가 인가되고, 이 보정신호에 응답하여 정전압을 조정하는 정전압신호 조정회로를 더 구비한 것을 특징으로 하는 집적회로.
  9. 제 8 항에 있어서, 상기 기준전위 발생 회로는, 각각 에미터, 베이스, 콜렉터를 갖추고 각 에미타가 접속된 제 5 및 제 6 트랜지스터와, 에미터, 베이스, 콜렉터를 갖추며, 그 베이스가 상기 제 5 트랜지스터의 콜렉터에 접속되고, 그 콜렉터가 상기 제 1 기준전위에 접속된 제 7 트랜지스터, 상기 제 6 트랜지스터의 콜렉터와 상기 제 7 트랜지스터의 에미터간에 접속된 제 3 저항성 소자, 제 1 및 제 2 단자를 갖추며, 그 제 1 단자가 상기 제 5 트랜지스터의 콜렉터 및 상기 제 7 트랜지스터의 베이스에 접속되고, 그 제 2 단자가 상기 제 1 기준전위에 접속된 제 4 저항성 소자, 전류원 및, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 7 트랜지스터의 에미터에 접속되고, 그 베이스가 상기 제 6 트랜지스터의 콜렉터에 접속되며, 그 에미터가 상기 전류원에 접속됨과 더불어, 그 에미터가 상기 제 2 기준전위를 발생시키는 제 8 트랜지스터를 더 구비한 것을 특징으로 하는 집적회로.
  10. 제 8 항에 있어서, 상기 기준전위 발생 회로는, 제 3 기준전위와, 에미터, 베이스, 콜렉터를 갖추고, 베이스에 상기 제 3 기준전위가 인가되는 제 5 트랜지스터, 에미터, 베이스, 콜렉터를 갖추며, 그 베이스가 상기 제 5 트랜지스터의 콜렉터에 접속되고, 그 콜렉터가 상기 제 1 기준전위에 접속된 제 6 트랜지스터, 제 1 및 제 2 단자를 갖추고, 그 제 1 단자가 상기 제 6 트랜지스터의 에미터와 접속된 제 3 저항성 소자, 제 1 및 제 2 단자를 갖추며, 그 제 1 단자가 상기 제 5 트랜지스터의 콜렉터 및 상기 제 6 트랜지스터의 베이스에 접속되고, 그 제 2 단자가 상기 제 1 기준전위에 접속된 제 4 저항성 소자, 전류원 및, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 6 트랜지스터의 에미터에 접속되고, 그 베이스가 상기 제 3 저항성 소자의 제 2 단자와 접속되며, 그 에미터가 상기 전류원에 접속됨과 더불어, 그 에미터가 상기 제 2 기준전위를 발생시키는 제 7 트랜지스터를 더 구비한 것을 특징으로 하는 집적회로.
  11. 제 8 항에 있어서, 상기 정전압신호 조정회로는, 에미터, 베이스, 콜렉터를 갖추고, 그 베이스에 상기 연산증폭기가 보정신호를 인가함으로써 그 에미터가 에미터출력신호를 발생시키는 제 5 트랜지스터와, 상기 제 5 트랜지스터의 에미터에 접속된 전류미러회로, 상기 전류미러회로에 접속되며, 이 전류미러회로에 의해 상기 에미터출력신호에 비례한 전류가 흐르는 제 3 저항성 소자 및, 에미터, 베이스, 콜렉터를 갖추고, 그 콜렉터가 상기 제 3 저항성 소자의 일잔에 접속되며, 그 베이스가 상기 제 3 저항성 소자의 타단에 접속된 제 6 트랜지스터를 더 구비하고, 상기 저항성 소자의 일단이 상기 전류미러회로에, 타단이 상기 정전압원에 접속된 것을 특징으로 하는 집적회로.
  12. 제11항에 있어서, 상기 전류미러회로는, 에미터, 베이스, 콜렉터를 갖추고, 그 콜렉터와 베이스가 접속된 제 7 트랜지스터와, 에미터, 베이스, 콜렉터를 갖추며, 그 베이스가 상기 제 7 트랜지스터의 베이스에 접속되고, 그 콜렉터가 상기 제 6 트랜지스터의 베이스에 접속된 제 8 트랜지스터 및, 상기 제 5 트랜지스터의 에미터와 상기 제 7 트랜지스터의 콜렉터간에 접속된 제 4 저항성 소자를 더 구비한 것을 특징으로 하는 집적회로.
  13. 제11항에 있어서, 상기 제 6 트랜지스터의 콜렉터가 상기 캐패시터를 매개해서 접지에 접속된 것을 특징으로 하는 집적회로.
  14. 제11항에 있어서, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터와 베이스가 접속되고, 그 콜렉터가 접지된 제 9 트랜지스터와, 상기 제 6 트랜지스터의 콜렉터에 일단이 접속되고, 상기 제 7 트랜지스터의 에미터에 타단이 접속된 제 4 저항성 소자를 더 구비한 것을 특징으로 하는 집적회로.
  15. 제11항에 있어서, 상기 제 6 트랜지스터의 베이스에 접속된 정전압신호선과, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 4 트랜지스터의 에미터에 접속되고, 그 베이스가 상기 정전압신호선에 접속된 제 7 트랜지스터를 더 구비한 것을 특징으로 하는 집적회로.
  16. 제15항에 있어서, 일단이 상기 제 7 트랜지스터의 베이스에 접속되고, 타단이 상기 제 7 트랜지스터의 콜렉터에 접속된 캐패시터를 더 구비한 것을 특징으로 하는 집적회로.
  17. 제 1 항에 있어서, 상기 제 1 트랜지스터의 콜렉터에 접속되어 환경온도의 변화에 따른 트랜지스터 특성의 변화를 보상하는 보상회로를 더 구비한 것을 특징으로 하는 집적회로.
  18. 제17항에 있어서, 상기 보상회로는, 서로 병렬로 접속된 제 1 및 제 2 다이오드와, 이 병렬로 접속된 제 1 및 제 2 다이오드와 직렬로 일단이 접속된 제 3 저항성 소자를 구비한 것을 특징으로 하는 집적회로.
  19. 제 18 항에 있어서, 상기 제 3 저항성 소자의 타단이 상기 제 1 트랜지스터의 콜렉터에 접속되고, 상기 제 1 및 제 2 다이오드가 상기 제 2 트랜지스터의 콜렉터에 접속된 것을 특징으로 하는 집적회로.
  20. 제 1 항에 있어서, 다이오드와 제 3 저항성 소자소자로 구성되며 접지와 상기 제 1 트랜지스터의 콜렉터 간에 접속된 제 1 온도보상회로와, 제 2 및 제 3 다이오드와 직렬로 접속된 제 4 저항성 소자를 포함하고 있는 제 2 온도보상회로를 더 구비하고, 상기 제 4 저항성 소자가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 상기 제 3 다이오드가 상기 제 2 트랜지스터의 콜렉터에 접속되어 있는 것을 특징으로 하는 집적회로.
  21. 제 1 항에 있어서, 에미터, 베이스, 콜렉터를 갖추고, 그 콜렉터가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 그 에미터가 상기 제 1 트랜지스터의 에미터에 접속된 제5트랜지스터와, 상기 제1트랜지스터의 베이스에 접속된 제1논리입력신호 및, 상기 제5트랜지스터의 베이스에 접속된 제 2 논리 입력신호를 더 구비하고, 상기 제 1 및 제 2 논리 입력신호는 결합되어 상기 제 4 트랜지스터의 콜렉터에서의 논리출력신호를 발생시키며, 이 논리 출력신호가 상기 제 1 논리입력신호와 상기 제 2 논리 입력신호간의 NOR 연산을 나타내는 것을 특징으로 하는 집적회로.
  22. 제 1 항에 있어서, 상기 제 1 트랜지스터의 베이스에 접속된 논리회로를 더 갖추고, 이 논리신호의 상기 제 1 트랜지스터의 베이스로의 인가가 상기 제 4 트랜지스터의 콜렉터에 있어서 논리신호출력을 발생시키며, 상기 논리출력신호가 상기 논리 입력신호에 대한 NOT 연산을 나타내는 것을 특징으로 하는 집적회로.
  23. 제 1 항에 있어서, 상기 제 1 트랜지스터의 베이스에 접속된 제 2 기준전위와, 상기 제 2 트랜지스터의 베이스에 접속된 논리입력신호를 더 구비한 것을 특징으로 하는 집적회로.
  24. 제 5 항에 있어서, 제 2 전류원과, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 2 트랜지스터의 콜렉터에 접속되고, 그 에미터가 상기 제 5 트랜지스터의 에미터 및 상기 전류원에 접속된 제 6 트랜지스터, 에미터, 베이스, 콜렉터를 갖추고, 그 에미터가 상기 제 2 전류원에 접속된 제 7 트랜지스터, 상기 제 1 트랜지스터의 베이스에 접속된 제 1 논리입력신호 및, 상기 제 7 트랜지스터의 베이스에 접속된 제 2 논리입력신호를 더 구비하고, 상기 제 1 및 제 2 논리신호는 결합되어 상기 제 4 트랜지스터의 콜렉터에 있어서 논리출력신호를 발생시키며, 상기 논리 출력신호가 상기 제 1 논리입력신호와 상기 제 2 논리입력신호간의 논리NAND연산을 나타내는 것을 특징으로 하는 집적회로.
  25. 입력가지와 적어도 제 1 및 제 2 출력상태를 갖는 출력가지는 갖춘 제 1 차동논리회로와, 능동회로소자 및, 상기 차동논리회로의 출력가지에 접속되며, 상기 출력가지가 제 1 출력 상태로부터 제 2 출력상태로 절체되는데 필요한 시간과 상기 제 2 출력상태로부터 제 1 출력 상태로 절체되는데 필요한 시간이 거의 같아지도록 정전압신호를 상기 차동논리회로의 출력가지에 공급하는 정전압원을 구비하고, 상기 차동논리회로의 출력가지가 상기 능동회로소자를 매개해서 상기 정전압원에 접속된 것을 특징으로 하는 회로.
  26. 제25항에 있어서, 상기 정전압원은, 기준전위신호를 발생시키는 기준전위 발생 회로와, 상기 기준전위 신호와 상기 정전압신호를 비교하여 상기 정전압신호를 조정하기 위한 보정신호를 발생시키는 차동증폭기를 구비한 것을 특징으로 하는 회로.
  27. 제26항에 있어서, 상기 차동증폭기가 연산증폭기인 것을 특징으로 하는 회로.
  28. 제26항에 있어서, 상기 기준전위 발생 회로가 에미터결합 논리회로인 것을 특징으로 하는 회로.
  29. 제25항에 있어서, 상기 출력회로가 에미터 팔로워회로인 것을 특징으로 하는 회로.
  30. 제29항에 있어서, 상기 에미터 팔로워회로를 접지에 연결하는 제 2 능동회로를 더 구비한 것을 특징으로 하는 회로.
  31. 제25항에 있어서, 상기 입력가지는 입력능동회로소자를 포함하고, 상기 출력가지는 출력가지 능동회로소자를 포함하며, 상기 입력능동회로소자가 상기 출력가지 능동회로소자에 접속되어 있는 것을 특징으로 하는 회로.
  32. 제31항에 있어서, 상기 입력능동회로소자는 제 1 바이폴라 트랜지스터를 갖추고, 상기 출력가지 능동회로소자는 제 2 바이폴라 트랜지스터를 갖추고 있는 것을 특징으로 하는 회로.
  33. 제32항에 있어서, 상기 각 바이폴라 트랜지스터는 에미터를 갖추고, 상기 제 1 바이폴라 트랜지스터의 에미터가 상기 제 2 바이폴라 트랜지스터의 에미터에 접속된 것을 특징으로 하는 회로.
  34. 제33항에 있어서, 입력 가지와 출력 가지를 갖춘 제 2 차동논리회로를 더 구비하고, 상기 제 2 차동 논리회로가 상기 정전압원에 접속된 것을 특징으로 하는 회로.
  35. 제33항에 있어서, 상기 제 2 차동논리회로의 상기 입력가지가 상기 제 1 차동논리회로의 입력가지에 접속된 것을 특징으로 하는 회로.
  36. 제34항에 있어서, 상기 제 2 차동논리회로의 출력가지가 상기 제 1 차동논리회로의 출력가지에 접속된 것을 특징으로 하는 회로.
  37. 제33항에 있어서, 상기 제 2 차동논리회로의 입력가지가 상기 제 1 차동논리회로의 입력가지 및 출력가지에 쌍방에 접속된 것을 특징으로 하는 회로.
  38. 제34항에 있어서, 상기 제 1 차동논리회로의 입력가지가 상기 제 2 차동논리회로의 출력가지에 접속되고, 상기 제 1 차동논리회로의 출력가지가 상기 제 2 차동논리회로의 입력가지에 접속된 것을 특징으로 하는 회로.
  39. 각각 에미터, 베이스, 콜렉터를 갖춘 제1 및 제 2 트랜지스터와, 에미터, 베이스, 콜렉터를 갖추며, 그 베이스가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 그 에미터가 출력단자를 이루는 제 3 트랜지스터, 상기 제 2 트랜지스터의 콜렉터와 상기 제 3 트랜지스터의 에미터에 접속된 제 1 저항성 소자, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 3 트랜지스터의 에미터에 접속되고, 그 베이스가 상기 제 2 트랜지스터의 콜렉터에 접속된 제 4 트랜지스터, 상기 제 3 트랜지스터의 콜렉터에 접속된 제 1 기준 전위, 상기 제 1 트랜지스터의 콜렉터 및 상기 제 1 기준 전위에 접속된 제 2 저항성 소자 및, 정전압신호를 발생시키며, 상기 제 4 트랜지스터의 에미터에 접속되고, 상기 제 3 트랜지스터가 도통상태로부터 비도통상태로 변화하는데 필요한 시간이 상기 제 4 트랜지스터가 도통상태로부터 비도통상태로 변화하는데 필요한 시간과 거의 같아지도록 제어되는 정전압원을 구비하고, 상기 제 1 트랜지스터의 에미터와 상기 제 2 트랜지스터의 에미터가 서로 접속되고, 상기 제 1 트랜지스터의 베이스가 제 1 노드를 이루며, 상기 제 2 트랜지스터의 베이스가 제 2 노드를 이루고 있는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009701A 1993-05-03 1994-05-03 반도체 집적회로장치 KR0142271B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/058,314 1993-05-03
US08/058,314 US5381057A (en) 1993-05-03 1993-05-03 ECL gate having active pull-down transistor
US8/058,314 1993-05-03

Publications (2)

Publication Number Publication Date
KR940027322A true KR940027322A (ko) 1994-12-10
KR0142271B1 KR0142271B1 (ko) 1998-07-15

Family

ID=22016052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009701A KR0142271B1 (ko) 1993-05-03 1994-05-03 반도체 집적회로장치

Country Status (3)

Country Link
US (1) US5381057A (ko)
JP (1) JP2909382B2 (ko)
KR (1) KR0142271B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4321483C2 (de) * 1993-06-28 1995-04-20 Siemens Ag Leitungstreiberschaltstufe in Stromschaltertechnik
DE4321482C1 (de) * 1993-06-28 1994-12-08 Siemens Ag Digitale Schaltstufe mit Stromschalter
SE9400657D0 (sv) * 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
JP3464851B2 (ja) * 1995-07-12 2003-11-10 株式会社東芝 エミッタ結合論理回路
US5736866A (en) * 1995-11-13 1998-04-07 Kabushiki Kaisha Toshiba Active pull-down circuit for ECL using a capacitive coupled circuit
DE19605248C1 (de) * 1996-02-13 1997-07-31 Siemens Ag Treiberschaltung
JPH09252246A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 論理回路
JP4015276B2 (ja) * 1998-05-25 2007-11-28 株式会社ルネサステクノロジ Ｄ／ａコンバータ
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
FR2860664B1 (fr) * 2003-10-02 2006-01-21 St Microelectronics Sa Circuit electronique a paire differentielle de transistors et porte logique comprenant un tel circuit.
JP2006311419A (ja) * 2005-05-02 2006-11-09 Nec Electronics Corp 信号出力回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302620A (ja) * 1987-06-03 1988-12-09 Toshiba Corp 出力回路
US5073728A (en) * 1987-07-15 1991-12-17 Texas Instruments Incorporated Active load for ECL type outputs
US4874970A (en) * 1988-05-11 1989-10-17 Applied Micro Circuits Corporation ECL output with Darlington or common collector-common emitter drive
US4948991A (en) * 1988-11-03 1990-08-14 Motorola Inc. Load controlled ECL transient driver
US5216296A (en) * 1989-09-18 1993-06-01 Fujitsu Limited Logic circuit having sharper falling edge transition
US5012128A (en) * 1990-01-24 1991-04-30 International Business Machines Corporation High speed push-pull driver having current mirror pull-down
US5072136A (en) * 1990-04-16 1991-12-10 Advanced Micro Devices, Inc. Ecl output buffer circuit with improved compensation
US5101124A (en) * 1991-01-10 1992-03-31 National Semiconductor Corporation ECL to TTL translator circuit with improved slew rate
JP2737444B2 (ja) * 1991-04-30 1998-04-08 日本電気株式会社 高速論理回路
US5293083A (en) * 1992-06-30 1994-03-08 International Business Machines Corporation Fast limited swing push-pull driver

Also Published As

Publication number Publication date
US5381057A (en) 1995-01-10
JPH07142991A (ja) 1995-06-02
JP2909382B2 (ja) 1999-06-23
KR0142271B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100301605B1 (ko) 밴드갭 기준 전압 발생 회로
US4453121A (en) Reference voltage generator
US4695750A (en) Voltage level converting circuit
WO1987003758A1 (en) Temperature compensated cmos to ecl logic level translator
US4717847A (en) TTL compatible CMOS input buffer
KR940027322A (ko) 반도체 집적회로장치
EP0305000A2 (en) An amplifier circuit including a load circuit
EP0083208B1 (en) A bias circuit for an emitter coupled logic circuit
US5309039A (en) Power supply dependent input buffer
US4626771A (en) ECL slave reference generator
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR950034156A (ko) 온도 검출 회로
KR960009401A (ko) 비교기 회로
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
US5262690A (en) Variable delay clock circuit
KR930009151B1 (ko) 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로
US4614884A (en) Input interface circuit as a buffer of a logic device to improve the signal to noise ratio of the logic device
KR970012689A (ko) 바이폴라 트랜지스터 정전압원 회로
US4847566A (en) CMOS Amplifier having enhanced current sinking and capacitance load drive
KR100420689B1 (ko) 버퍼회로
KR910021022A (ko) 히스테리시스회로
KR970019090A (ko) 전압 제어 발진기(Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation)
EP0664503B1 (en) Noise-insensitive device for bias current generation
US4258274A (en) Double balance type switching circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130312

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 17

EXPY Expiration of term