KR970028930A - 바이 모오스로 이루어진 정전압 발생회로 - Google Patents
바이 모오스로 이루어진 정전압 발생회로 Download PDFInfo
- Publication number
- KR970028930A KR970028930A KR1019950044850A KR19950044850A KR970028930A KR 970028930 A KR970028930 A KR 970028930A KR 1019950044850 A KR1019950044850 A KR 1019950044850A KR 19950044850 A KR19950044850 A KR 19950044850A KR 970028930 A KR970028930 A KR 970028930A
- Authority
- KR
- South Korea
- Prior art keywords
- connection node
- power supply
- constant voltage
- pull
- transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 다이나믹-램 및 아날로그 디지탈 변환기등의 반도체 장치에 사용되는 정전압을 바이오모오스의 구성에 의해 발생하는 정전압 발생회로에 관한 것이다. 상기의 정전압 발생회로는 제1전원이 공급되는 제1전원 단자와, 제2전원이 공급되는 제2전원단자와, 상기 제1전원단자와 제2전원단자의 사이에 접속되며 상기 제1전원단자로부터의 제1전원을 필터링하여 내부전원노드에 공급하는 필터링수단과, 상기 내부전원노드와 소정의 제1접속노드의 사이에 형성된 전류경로와 소정의 제2접속노드에 접속된 제어단자를 가지는 제1풀업 트랜지스터와, 상기 내부전원노드와 상기 제2접속노드의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자를 가지는 제2풀업 트랜지스터와, 상기 내부전원노드와 정전압출력노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자를 가지는 제3풀업 트랜지스터와, 상기 제1접속노드와 제2전원단자와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자를 가지는 제1풀다운 트랜지스터와, 상기 제2접속노드와 상기 제2전원단자의 사이에 형성된 전류제한경로와 상기 제1접속노드에 접속된 제어단자를 가지는 제2풀다운 트랜지스터와, 상기 정전압 출력노드와 제2전원단자와의 사이에 형성되는 부하소자를 포함하여 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 정전압 발생회로도.
제5도는 본 발명의 제2실시예에 따른 정전압 발생회로로서, 출력레벨이 서로 다른 제1 및 제2정전압을 출력하는 실시예이다.
제6도는 본 발명의 제3실시예에 따른 정전압 발생회로로서, 출력레벨이 서로 상이한 2개의 정전압을 발생하는 실시예시도.
제7도는 본 발명의 제4실시예에 따른 정전압 발생회로도.
제8도는 본 발명의 제5실시예에 따른 정전압 발생회로도.
Claims (32)
- 정전압발생회로에 있어서, 제1전원이 공급되는 제1전원단자와, 제2전원이 공급되는 제2전원단자와, 상기 제1전원단자와 소정의 제1접속노드와의 사에 연결된 제1저항소자와, 상기 제접속노드와 상기 제2전원단자 사이에 연결된 제1용량소자와 상기 제접속노드와 소정의 접속노드와의 사이에 형성된 전류경로와 소정의 제2접속노드에 접속된 제어단자로 이루어지는 제1풀엎트랜지스터와, 상기 제접속노드와 상기 제2접속노드와 상기 제2접속노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제접속노드와 정전압출력노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제3풀엎트랜지터와, 상기 제1접속노드와 제2전원단자와의 사이에 형성된 전류경로와 상기 제1접속노드와 제2전원단자와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제1풀엎다운트랜지스터와 상기 제2접속노드와 소정의 제5접속노드와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎다운 트랜지스터와, 상기 제5접속노드와 제2전원단자와의 사이에 형성되는 제2저항수단과, 상기 정전압출력노드와 제2전원단자와의 사이에 형성되는 부하소자를 구비함을 특징으로 하는 정전압 발생회로.
- 제1항에 있어서, 상기 정전압 출력노드와 상기 제2전원단자 사이에 제2용량소자를 더 구비함을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 제1전원이 전원전압이고, 상기 제2전원이 접지전원임을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 제1, 제2, 및 제3풀엎트랜지스터가 각각 피(P)형 채널을 가지는 절연게이트전계효과트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 제1 및 제2풀엎다운트랜지스터가 각각 엔피엔(NPN)형 바이폴라트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 정전압발생회로가, 상기 제1전원단자와 제1접속노드와의 사이에 형성된 전류경로와 상기 제2전원에 접속된 제어단자로 이루어지고 항상 도통상태를 유지하는 제4풀엎트랜지스터를 더 구비함을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 부하저소자가, 상기 정전압출력노드와 소정의 제3접속노드와의 사이에 형성되는 저항과, 상기 저항과 제2전원단자와의 사이에 형성된 전류경로와 상기 제3접속노드에 접속된 제어단자로 이루어지는 엔피엔형 바이폴라트랜지스터로 구성함을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 정전압발생회로가, 상기 제1전원단자와 상기 제1접속노드와의 사이에 전류경로가 각각 형성되고 상기 제2접속노드에 제어단자가 각각 접속되어 상기 제1풀엎트랜지스터와 동일한 스위칭동작을 수행하는 적어도 1개로 이루어지는 풀엎트랜지스터들을 더 구비함을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 정전압발생회로가, 상기 제2접속노드와 저항수단과의 사이에 전류경로가 각각 형성되고 상기 제1접속노드에 제어단자가 각각 접속되어 상기 제2풀다운트랜지스터와 동일한 스위칭동작을 수행하는 적어도 1개로 이루어지는 풀다운트랜지스터들을 구비함을 특징으로 하는 정전압발생회로.
- 제5항 내지 제9항 중 어느 하나인 항에 있어서, 상기 정전압 발생회로가 상기 제1접속노드와 상기 제2전원단자 사이에 제3용량소자를 더 구비하거나, 상기 제2접속노드와 상기 제2전원단자 사이에 제4용량소자를 더 구비함을 특징으로 하는 정전압발생회로.
- 제1전원이 공급되는 제1전원단자와 제2전원이 공급되는 제2전원단자와의 사이에 형성되는 정전압발생회로에 있어서, 상기 제1전원단자와 소정의 제접속노드와의 사이에 연결된 제1저항소자와, 상기 제접속노드와 상기 제2전원단자 사이에 제1용량소자와, 상기 제접속노드와 소정의 제1접속노드와의 사이에 형성된 전류경로와 소정의 제2접속노드에 접속된 제어단자로 이루어지는 제1풀엎트랜지스터와, 상기 제접속노드와 제2접속노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제접속노드와 정전압출력노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제3풀엎트랜지스터와, 상기 제1접속노드와 제2전원단자와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제1풀엎다운트랜지스터와, 상기 제2접속노드와 소정의 제5접속노드와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎다운트랜지스터와, 상기 제5접속노드와 상기 제2접속단자와의 사이에 삽입되는 제2저항수단과, 상기 정전압출력노드와 제2전원단자와의 사이에 형성된 부하소자와, 상기 정전압출력노드와 제4풀엎트랜지스터의 제어단자와의 사이에 형성되는 증폭회로와, 상기 제1전원단자와 제1접속노드와의 사이에 형성되는 전류경로와 상기 증폭회로의 출력신호에 응답하여 스위칭동작하는 제4풀엎트랜지스터를 구비함을 특징으로 하는 정전압발생회로.
- 제1항에 있어서, 상기 정전압 출력노드와 상기 제2전원단자 사이에 제2용량소자를 더 구비함을 특징으로 하는 정전압 발생회로.
- 제7항에 있어서, 상기 제1전원이 전원전압이고, 상기 제2전원이 접지전원임을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 제1, 재2, 제3 및 제4풀엎트랜지스터가 각각 피(P)형 채널을 가지는 절연게이트 전계효과 트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 제1 및 제2풀엎다운트랜지스터가 각각 엔피엔(NPN)형 바이폴라트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 부하소자가, 상기 정전압출력노드와 소정의 제3접속노드와의 사이에 형성되는 저항과, 상기 저항과 제2전원단자와의 사이에 형성된 전류경로와 상기 제3접속노드에 접속된 제어단자로 이루어지는 엔피엔형 바이폴라트랜지스터로 구성함을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 증폭회로가, 상기 정전압출력노드에 입력단자 접속되는 2개의 직렬연결된 씨모오스 인버터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 증폭회로가, 상기 정전압출력노드와 상기 제4풀엎트랜지스터의 제어단자와의 사이에 형성되는 래치회로와, 상기 래치회로의 출력단과 제2전원단자와의 사이에 형성되고 항상 도통상태를 유지하는 초기화트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 정전압발생회로가, 상기 제접속노드와 상기 접속노드와의 사이에 전류경로가 각각 형성되고 상기 제2접속노드에 제어단자가 각각 접속되어 상기 제1풀엎트랜지스터와 동일한 스위칭동작을 수행하는 적어도 1개로 이루어지는 풀엎트랜지스터들을 더 구비함을 특징으로 하는 정전압발생회로.
- 제13항에 있어서, 상기 정전압발생회로가, 상기 제2접속노드와 저항수단과의 사이에 전류경로가 각각 형성되고 상기 제1접속노드에 제어단자가 각각 접속되어 상기 제2풀엎다운트랜지스터와 동일한 스위칭동작을 수행하는 적어도 1개로 이루어지는 풀다운트랜지스터들을 더 구비함을 특징으로 하는 정전압발생회로.
- 정전압발생회로에 있어서, 제1전원이 공급되는 제1전원단자와, 제2전원이 공급되는 제2전원단자와, 상기 제1전원단자와 제1접속노드 사이에 형성된 전류경로와 소정의 제2접속노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제1전원단자와 제1정전압출력노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제3풀엎트랜지스터와, 상기 제1접속노드와 상기 제2전원단자 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제1풀엎다운트랜지스터와, 상기 제2접속노드와 소정의 제5접속노드와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제5접속노드와 상기 제5접속노드와의 사이에 형성된 제1저항수단과, 상기 제1정전압출력노드와 소정의 제2정전압출력노드 사이에 형성된 제2저항수단과, 상기 제2정전압출력노드와 소정의 제4접속노드와의 사이에 연결되는 제2저항수단과, 상기 제4접속노드와 상기 제2전원전압 사이에 형성되는 전류경로와 상기 제4접속노드에 접속되는 제어단자로 이루어지는 피엔피형 바이폴라트랜지스터를 구비함을 특징으로 하는 정전압발생회로.
- 제21항에 있어서, 상기 제1전원이 전원전압이고, 상기 제2전원이 접지전원임을 특징으로 하는 정전압발생회로.
- 제21항에 있어서, 상기 제1, 제2, 제3풀엎트랜지스터가 각각 P형 채널을 가지는 절연게이트전계효과트랜지스터로 이루어지고, 상기 제1, 제2풀엎다운트랜지스터가 NPN형 바이폴라트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 정전압발생회로에 있어서, 제1전원이 공급되는 제1전원단자와, 제2전원이 공급되는 제2단자와, 상기 제1전원단자와 소정의 제0접속노드와 제2접속노드와의 사이에 형성된 전류 경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제0접속노드와 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제0접속노드와 제1정전압출력노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제3풀엎트랜지스터와, 상기 제1접속노드와 상기 제2전원단자 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제1풀엎트랜지스터와, 상기 제2접속노드와 소정의 제5접속노드와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎다운트랜지스터와, 상기 제5접속노드와 상기 제5접속노드와의 사이에 형성된 제1저항수단과, 상기 제1정전압출력노드와 소정의 제2정전압출력노드 사이에 형성된 제2저항수단과, 상기 제2전원전압 사이에 형성되는 전류경로와 상기 제4접속노드에 접속되는 제어단자로 이루어지는 엔피엔형 바이폴라트랜지스터를 구비함을 특징으로 하는 정전압발생회로.
- 제24항에 있어서, 상기 제1, 제2, 3풀엎트랜지스터가 각각 P형 채널을 가지는 절연게이트전계효과 트랜지스터로 이루어지고, 상기 제1, 제2풀다운트랜지스터가 PNP형 바이폴라트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 내용 없음
- 정전압발생회로에 있어서, 제1전원이 공급되는 제1전원단자와, 제2전원이 공급되는 제2전원단자와, 상기 제1전원단자와 소정의 제1접속노드 사이에 형성된 전류경로와 소정의 제2접속노드에 접속된 제어단자로 이루어지는 제1풀엎트랜지스터와, 상기 제1전원전단자와 상기 제2접속노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제1전원단자와 적어도 2개 이상의 정전압출력노드들과 사이에 각각 형성된 적어도 2개 이상의 전류경로들과 상기 각각의 전류경로들을 제어하는 각각의 제어단자들이 상기 제2접속노드에 접속된 적어도 2개 이상의 풀엎트랜지스터들과, 상기 제1접속노드와 상기 제2접속노드 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제1풀엎다운트랜지스터와, 상기 제2접속노드와 소정의 제5접속노드와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎다운트랜지스터와, 상기 제5접속노드와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎다운트랜지스터와, 상기 제5접속노드와 상기 제2전원단자와의 사이에 형성된 제1저항수단과, 상기 각각의 정전압출력노드들과 상기 제2전원단자와의 사이에 각각 형성된 적어도 2개 이상의 각각의 부하소자들을 구비하여 적어도 2개 이상의 정전압출력을 제공함을 특징으로 하는 정전압발생회로.
- 제27항에 있어서, 상기 제1, 제2 및 상기 제2 및 상기 2개 이상의 풀엎트랜지스터가 각각 p형 채널을 가지는 절연게이트전계 효과트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 제27항에 있어서, 상기 제1, 제2 및 상기 2개 이상의 풀엎트랜지스터가 P형 채널을 가지는 절연게이트전계 효과트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.
- 정전압발생회로에 있어서, 제1전원이 공급되는 제1전원단자와, 제2전원이 공급되는 제2전원단자와, 상기 제1전원단자와 소정의 제0접속노드와의 사이에 형성된 제0저항소자와, 상기 제0접속노드와 상기 제2전원단자와의 사이에 형성된 제1용량소자와, 상기 제0접속노드와 소정의 제1접속노드 사이에 형성된 전류경로와 소정의 제2접속노드에 접속된 제어단자로 이루어지는 제1풀엎트랜지스터와, 상기 제0접속노드와의 사이에 형성된 전류경로와 상기 제2접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제0접속노드와 적어도 2개 이상의 정전압출력노드들과의 사이에 각각 형성된 적어도 2개 이상의 전류경로들과 상기 각각의 전류 경로들을 제어하는 각각의 제어단자들이 상기 제2접속노드에 접속된 적어도 2개 이상의 풀엎트랜지스터드와, 상기 제1접속노드와 상기 제2전원단자 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제1풀엎트랜지스터와, 상기 제2접속노드와 소정의 제5접속노드와의 사이에 형성된 전류경로와 상기 제1접속노드에 접속된 제어단자로 이루어지는 제2풀엎트랜지스터와, 상기 제5접속노드와 상기 제2전원단자와의 사이에 형성된 제1저항수단과, 상기 각각의 정전압출력노드들과 상기 제2전원단자와의 사이에 각각 형성된 적어도 2개 이상의 각각의 부하소자들을 구비하여 적어도 2개 이상의 정전압출력을 제공함을 특징으로 하는 정전압발생회로.
- 제30항에 있어서, 상기 제1전원이 전원전압이고, 상기 제2전원이 접지전원임을 특징으로 하는 정전압발생회로.
- 제30항에 있어서, 상기 제1, 제2 및 상기 2개 이상의 풀엎트랜지스터가 각각 p형 채널을 가지는 절연게이트전계 효과트랜지스터로 이루어짐을 특징으로 하는 정전압발생회로.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044850A KR0163728B1 (ko) | 1995-11-29 | 1995-11-29 | 바이모오스로 이루어진 정전압 발생회로 |
| US08/758,646 US5732028A (en) | 1995-11-29 | 1996-11-27 | Reference voltage generator made of BiMOS transistors |
| JP8319014A JP2758893B2 (ja) | 1995-11-29 | 1996-11-29 | 半導体装置の定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044850A KR0163728B1 (ko) | 1995-11-29 | 1995-11-29 | 바이모오스로 이루어진 정전압 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970028930A true KR970028930A (ko) | 1997-06-24 |
| KR0163728B1 KR0163728B1 (ko) | 1999-03-20 |
Family
ID=19436497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950044850A KR0163728B1 (ko) | 1995-11-29 | 1995-11-29 | 바이모오스로 이루어진 정전압 발생회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5732028A (ko) |
| JP (1) | JP2758893B2 (ko) |
| KR (1) | KR0163728B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804958A (en) * | 1997-06-13 | 1998-09-08 | Motorola, Inc. | Self-referenced control circuit |
| KR19990045273A (ko) * | 1997-11-14 | 1999-06-25 | 윌리엄 비. 켐플러 | 전원 라인 잡음에 강한 밴드 갭 기준 회로 |
| US6768355B1 (en) * | 2001-05-03 | 2004-07-27 | National Semiconductor Corporation, Inc. | Transient rejecting circuit |
| JP2007524944A (ja) * | 2004-01-23 | 2007-08-30 | ズモス・テクノロジー・インコーポレーテッド | Ｃｍｏｓ定電圧発生器 |
| WO2010082449A1 (en) * | 2009-01-16 | 2010-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Regulator circuit and rfid tag including the same |
| JP5219876B2 (ja) * | 2009-02-13 | 2013-06-26 | 新日本無線株式会社 | バイアス電流発生回路 |
| CN102055333B (zh) * | 2009-11-10 | 2013-07-31 | 意法半导体研发(深圳)有限公司 | 电压调节器结构 |
| FR2975513A1 (fr) * | 2011-05-20 | 2012-11-23 | St Microelectronics Rousset | Generation d'une reference de tension stable en temperature |
| CN103247322A (zh) * | 2012-02-10 | 2013-08-14 | 鸿富锦精密工业（深圳）有限公司 | 内存条及其参考电压产生电路 |
| US9231565B2 (en) | 2013-05-14 | 2016-01-05 | Infineon Technologies Austria Ag | Circuit with a plurality of bipolar transistors and method for controlling such a circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0320556B1 (en) * | 1987-12-15 | 1991-02-27 | International Business Machines Corporation | Improved reference voltage generator for cmos memories |
| US5109187A (en) * | 1990-09-28 | 1992-04-28 | Intel Corporation | CMOS voltage reference |
| US5245273A (en) * | 1991-10-30 | 1993-09-14 | Motorola, Inc. | Bandgap voltage reference circuit |
| KR940017214A (ko) * | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
-
1995
- 1995-11-29 KR KR1019950044850A patent/KR0163728B1/ko not_active IP Right Cessation
-
1996
- 1996-11-27 US US08/758,646 patent/US5732028A/en not_active Expired - Lifetime
- 1996-11-29 JP JP8319014A patent/JP2758893B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758893B2 (ja) | 1998-05-28 |
| KR0163728B1 (ko) | 1999-03-20 |
| US5732028A (en) | 1998-03-24 |
| JPH09179646A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920020847A (ko) | 샘플밴드-갭 전압 기준 회로 | |
| KR850006783A (ko) | 스위칭 회로 | |
| KR940017155A (ko) | 기준 전압 발생기 | |
| KR920001828A (ko) | 적분 회로 | |
| KR970031344A (ko) | 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals) | |
| KR870009238A (ko) | 고전압검출회로 | |
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| KR890017875A (ko) | 마스터-슬레이브 플립플롭회로 | |
| KR920009031B1 (ko) | 드라이버 회로 | |
| KR970028930A (ko) | 바이 모오스로 이루어진 정전압 발생회로 | |
| KR890005992A (ko) | 상보신호 출력회로 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US3955103A (en) | Analog switch | |
| US6605977B2 (en) | Circuit for current injection control in analog switches | |
| KR880002318A (ko) | 리카버리 타임을 단축 개선한 차동 증폭기 회로 | |
| KR940027322A (ko) | 반도체 집적회로장치 | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| KR900013718A (ko) | 수직 퓨즈 어레이용 고속 ecl입력 버퍼 | |
| KR900019374A (ko) | Ecl/cml에미터 플로워 전류 스위치 회로 | |
| KR920020831A (ko) | 차동 증폭기 | |
| KR910014944A (ko) | 반도체 집적회로장치 | |
| KR910003930A (ko) | 전압 자동 중계기 및 그 회로 | |
| KR890004498A (ko) | 논리회로 | |
| KR910015123A (ko) | Ecl논리회로 | |
| KR890012445A (ko) | 푸시-풀 출력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090814 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |