KR910008953A - 캐패시턴스 디바이스 구동용 cmos 집적 회로 - Google Patents

캐패시턴스 디바이스 구동용 cmos 집적 회로 Download PDF

Info

Publication number
KR910008953A
KR910008953A KR1019900014243A KR900014243A KR910008953A KR 910008953 A KR910008953 A KR 910008953A KR 1019900014243 A KR1019900014243 A KR 1019900014243A KR 900014243 A KR900014243 A KR 900014243A KR 910008953 A KR910008953 A KR 910008953A
Authority
KR
South Korea
Prior art keywords
transistor
node
output node
integrated circuit
cmos integrated
Prior art date
Application number
KR1019900014243A
Other languages
English (en)
Other versions
KR950000525B1 (ko
Inventor
에드워드 드레이크 챨스
레오 칼터 하워드
클래런스 루이스 스콧트
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR910008953A publication Critical patent/KR910008953A/ko
Application granted granted Critical
Publication of KR950000525B1 publication Critical patent/KR950000525B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Abstract

내용 없음

Description

캐패시턴스 디바이스 구동용 CMOS 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 CMOS구동 회로의 회로다이어그램.
재5도는 제4도의 회로에서 지연부의 한 실시예를 나타내는 회로 다이어그램.

Claims (11)

  1. 입력 노드와 출력 노드를 포함하며, 입력 노드에 접속되어 “온”및“오프”로될 제1트랜지스터를 구비하며, 상기 제1트랜지스터는 전원과 출력 노드사이에 접속되어 “온”으로 될때 출력을 출력 노드에 제공하는 캐패시턴스 디바이스 구동용 CMOS집적회로에 있어서, 상기 전원과 출력노드사이에 접속되어 “온”으로 될때 출력을 출력노드에 제공하는 제2트랜지스터와 상기 제2트랜지스터 이전에 상기 제1트랜지스터를 “온”으로 하도록 상기 제1 및 제2트랜지스터의 양쪽에 접속된 제1수단과, 제1트랜지스터의 출력 신호의 슬루율이 주어진 값보다 적다면 상기 제2트랜지스터를 “온”으로 하는 제어된 바이어스 피드백 수단을 구비하는 CMOS집적회로.
  2. 제1항에 있어서, 상기 제어된 바이어스 피드백 수단은 동작시 상기 출력 노드에 접속된 캐패시터 수단을 구비하는 CMOS 집적회로.
  3. 제2항에 있어서, 상기 제어된 바이어스 피드백 수단은 상기 캐패시터 수단을 통해 상기 출력 노드에 접속된 제어된 바이어스 피드백 회로 수단을 포함하며, 상기 제2트랜지스터는 상기 캐패시터의 충전율에 응답하여 동작하는 CMOS집적회로.
  4. 제1항에 있어서, 제2트랜지스터의 신호 슬루율은 제1트랜지스터의 슬루율 보다 더 빠른 CMOS집적회로.
  5. 제1항에 있어서, 상기 제1수단은 버퍼 회로를 구비하는 CMOS집적회로.
  6. 제2항에 있어서, 상기 제어된 바이어스 퍼드백 수단과 상기 입력 노드사이에 삽입된 제2캐패시터 수단을 특징으로 하는 CMOS집적회로.
  7. 제2항에 있어서, 상기 제어된 바이어스 피드백 수단은 동작시 상기 입력 노드에 접속된 제3트랜지스터를 구비하는 CMOS집적회로.
  8. 제3항에 있어서, 저 임피던스 클램프를 전압 공급에 제공하는 출력 슬루의 종결후 제2트랜지스터를 온으로 하도록 접속된 상기 제어된 바이어스 피드백 수단을 특징으로 하는 CMOS집적회로.
  9. 캐패시티브 부하 구동용 CMOS집적회로에 있어서, 제1 및 제2트랜지스터는 입력 노드에 접속된 제어 전극을 가지며, 각각의 트랜지스터가 제1전원 노드와 출력 노드사이에 접속되는 제1전도 형태의 제1 및 제2트랜지스터와, 제3 및 제4트랜지스터는 입력 노드에 접속된 제어 전극을 가지며, 각각의 트랜지스터가 제2전원 노드와 출력 노드사이에 접속되는 제2전도 형태의 제3 및 제4트랜지스터와, 상기 제2 및 제4트랜지스터의 각각의 제어 전극과 상기 입력 노드 사이에 접속된 제1 및 제2버퍼수단과, 상기 제1버퍼수단과 상기 출력 노드 사이에 접속되며, 상기 출력 노드에서 전압 충전율에 따라 상기 제2트랜지스터에 동작 전압을 제공하기 위한 제1수단과, 상기 제2버퍼 수단과 출력 노드 사이에 접속되여 상기 출력 노드에서 전압의 충전율에 따라 제4트랜지스터에 동작 전압을 제공하기 위한 제2수단을 구비하는 CMOS집적회로.
  10. 캐패시티브 부하 구동용 CMOS집적회로에 있어서, 입력 노드에 접속된 제어 전극과 각각 제1전원과 출력 노드에 접속된 제1 및 제2제어 전극을 갖는 제1트랜지스터와, 상기 입력 수단에 접속된 버퍼 수단과, 상기 버퍼 수단에 접속된 제어 전극과 각각 제1전원과 출력 노드에 접속된 제1 및 제2제어 전극을 갖는 제2트랜지스터와 상기 출력 노드와 상기 버퍼 수단 사이에 접속되여 출력 노드에서 출력 전압의 슬루율에 응답하여 상기 제2트랜지스터를 동작시키는 제어된 바이어스 피드백 수단을 구비하는 CMOS집적회로.
  11. 제10항에 있어서, 상기 제어된 바이어스 피드백 수단은 상기 출력 노드와 제2노드에 접속된 제1전극을 갖는 캐패시터와, 상기 제2노드에 접속된 저항과, 상기 저항에 접속되여 상기 제2노드에서 전압을 제어하는 바이어스 수단과, 상기 제2노드와 상기 버퍼 수단 사이에 접속된 제1제어 수단을 구비하며 상기 출력 전압이 상기 캐패시터를 방전시키기에 충분한 슬루율을 가진다면 상기 제1제어 수단은 상기 제2트랜지스터를 온으로 하기 위해 상기 버퍼 수단을 무력하게 하는 CMOS집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014243A 1989-10-10 1990-09-10 캐패시턴스 디바이스 구동용 cmos 집적 회로 KR950000525B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/419,341 US5015880A (en) 1989-10-10 1989-10-10 CMOS driver circuit
US419,341 1989-10-10

Publications (2)

Publication Number Publication Date
KR910008953A true KR910008953A (ko) 1991-05-31
KR950000525B1 KR950000525B1 (ko) 1995-01-24

Family

ID=23661834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014243A KR950000525B1 (ko) 1989-10-10 1990-09-10 캐패시턴스 디바이스 구동용 cmos 집적 회로

Country Status (9)

Country Link
US (1) US5015880A (ko)
EP (1) EP0422391B1 (ko)
JP (1) JPH0810820B2 (ko)
KR (1) KR950000525B1 (ko)
CN (1) CN1018489B (ko)
AU (1) AU631922B2 (ko)
CA (1) CA2024638C (ko)
DE (1) DE69019665T2 (ko)
MY (1) MY106617A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134616A (en) * 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
US5122690A (en) * 1990-10-16 1992-06-16 General Electric Company Interface circuits including driver circuits with switching noise reduction
US5119016A (en) * 1991-03-29 1992-06-02 At&T Bell Laboratories Clamp limiter circuit with precise clamping level control
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
JP3251661B2 (ja) * 1991-10-15 2002-01-28 テキサス インスツルメンツ インコーポレイテツド 制御されたスルー・レートを有するｃｍｏｓバッファ回路
JPH05300002A (ja) * 1992-04-23 1993-11-12 Mitsubishi Electric Corp 半導体論理回路
US5306965A (en) * 1992-07-01 1994-04-26 Hewlett-Packard Co. Process compensating variable impedence I/O driver with feedback
US5280204A (en) * 1992-07-02 1994-01-18 International Business Machines Corporation ECI compatible CMOS off-chip driver using feedback to set output levels
US5430387A (en) * 1992-09-16 1995-07-04 International Business Machines Corporation Transition-controlled off-chip driver
US5500610A (en) * 1993-10-08 1996-03-19 Standard Microsystems Corp. Very high current integrated circuit output buffer with short circuit protection and reduced power bus spikes
US5486782A (en) * 1994-09-27 1996-01-23 International Business Machines Corporation Transmission line output driver
US5774015A (en) * 1994-12-15 1998-06-30 Nec Corporation Compact semiconductor integrated circuit capable of reducing electromagnetic emission
US5528166A (en) * 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US6040707A (en) * 1997-09-15 2000-03-21 Intersil Corporation Constant slew rate amplifier
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
KR100295053B1 (ko) * 1998-09-03 2001-07-12 윤종용 부하적응형저잡음출력버퍼
NL1014401C2 (nl) * 2000-02-17 2001-09-04 Stichting Tech Wetenschapp Ceriumhoudend anorganisch scintillatormateriaal.
US6359478B1 (en) * 2001-08-31 2002-03-19 Pericom Semiconductor Corp. Reduced-undershoot CMOS output buffer with delayed VOL-driver transistor
US7095246B2 (en) * 2004-08-25 2006-08-22 Freescale Semiconductor, Inc. Variable impedance output buffer
US11223359B2 (en) * 2016-03-31 2022-01-11 Qualcomm Incorporated Power efficient voltage level translator circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958920A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd バツフア回路
US4567378A (en) * 1984-06-13 1986-01-28 International Business Machines Corporation Driver circuit for controlling signal rise and fall in field effect transistor processors
US4612466A (en) * 1984-08-31 1986-09-16 Rca Corporation High-speed output driver
US4638187A (en) * 1985-10-01 1987-01-20 Vtc Incorporated CMOS output buffer providing high drive current with minimum output signal distortion
JPH0691454B2 (ja) * 1986-10-29 1994-11-14 株式会社東芝 出力バツフア回路
IT1201859B (it) * 1986-12-10 1989-02-02 Sgs Microelettronica Spa Circuito logico cmos
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
JPS6457819A (en) * 1987-08-27 1989-03-06 Seiko Epson Corp Low noise output drive circuit
US4782250A (en) * 1987-08-31 1988-11-01 International Business Machines Corporation CMOS off-chip driver circuits
JPS6486549A (en) * 1987-09-28 1989-03-31 Hitachi Ltd Output buffer circuit
US4795917A (en) * 1987-11-02 1989-01-03 Pacific Bell Low power high voltage driver circuit
US4877980A (en) * 1988-03-10 1989-10-31 Advanced Micro Devices, Inc. Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus
JPH02105615A (ja) * 1988-10-13 1990-04-18 Nec Corp 半導体集積回路
US4890010A (en) * 1988-12-22 1989-12-26 Ncr Corporation Matched current source serial bus driver

Also Published As

Publication number Publication date
EP0422391A3 (en) 1991-07-03
EP0422391A2 (en) 1991-04-17
AU6232790A (en) 1991-04-18
CN1050942A (zh) 1991-04-24
JPH03135218A (ja) 1991-06-10
US5015880A (en) 1991-05-14
EP0422391B1 (en) 1995-05-24
CA2024638A1 (en) 1991-04-11
CA2024638C (en) 1995-04-25
MY106617A (en) 1995-06-30
DE69019665D1 (de) 1995-06-29
AU631922B2 (en) 1992-12-10
KR950000525B1 (ko) 1995-01-24
CN1018489B (zh) 1992-09-30
JPH0810820B2 (ja) 1996-01-31
DE69019665T2 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
JP2922028B2 (ja) 半導体集積回路の出力回路
JP3037031B2 (ja) パワーオン信号発生回路
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
JPH01815A (ja) Ｂｉｆｅｔ論理回路
JPS6451822A (en) Buffer circuit and integrated circuit using the same
US4045688A (en) Power-on reset circuit
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR890005992A (ko) 상보신호 출력회로
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR910019342A (ko) 기준전압과 상응한 출력신호를 공급하는 버퍼회로
US3946245A (en) Fast-acting feedforward kicker circuit for use with two serially connected inverters
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR960043524A (ko) 출력 버퍼링 장치
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
JPH03227119A (ja) Ｅｃｌ論理回路
KR920020851A (ko) 논리회로
KR910017743A (ko) 레벨변환회로
KR920008758A (ko) 파워-온 리세트회로
US4730123A (en) Circuit for driving a capacitive load which provides low current consumption
KR920009033A (ko) 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원
KR840006894A (ko) 다이리스터형 또는 트라이액형 반도체장치의 제어회로
JPH01268311A (ja) 出力回路
JPS6122345Y2 (ko)
KR900004105A (ko) 증폭기 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971215

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee