KR890004498A - 논리회로 - Google Patents

논리회로 Download PDF

Info

Publication number
KR890004498A
KR890004498A KR1019880009991A KR880009991A KR890004498A KR 890004498 A KR890004498 A KR 890004498A KR 1019880009991 A KR1019880009991 A KR 1019880009991A KR 880009991 A KR880009991 A KR 880009991A KR 890004498 A KR890004498 A KR 890004498A
Authority
KR
South Korea
Prior art keywords
output
transistor
mos transistor
logic circuit
output signal
Prior art date
Application number
KR1019880009991A
Other languages
English (en)
Other versions
KR910005588B1 (ko
Inventor
마사지 우에노
히데아키 마수오카
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890004498A publication Critical patent/KR890004498A/ko
Application granted granted Critical
Publication of KR910005588B1 publication Critical patent/KR910005588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Abstract

내용 없음.

Description

논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 1실시예에 관한 논리회로의 구성을 나타낸 회로도.
제4도는 제3도에 도시한 논리회로의 구성을 구체적으로 나타낸 회로도.

Claims (7)

  1. 정해진 입력신호와 전압원에 대응하는 2가지의 레벨중 1가지의 레벨과 정해진 파형을 갖는 출력신호를 공급해 주도록 된 논리회로에 있어서, 제1레벨출력신호와 제2레벨출력신호가 상호적으로 마련되어지는 제1 및 제2출력트랜지스터수단(11)(12)으로 이루어져서 출력신호를 발생시켜주는 출력회로수단(1)과, 상기 제1출력트랜지스터수단(11)으로 전류를 출력하기 위한 전압원에 대응하는 저항수단(R1), 폭으로 채널길이의 비율에 따라 제1레벨출력신호의 파형을 제어해 주는 제1 및 제2MOS트랜지스터수단(P1)(P2)으로 이루어져서 상기 제1출력트랜지스터수단(11)으로 공급되는 전류를 제어해주는 저항수단(R1)과 병렬로 접속되는 전류제어수단(5) 및 제1 제2레벨출력신호중 한 출력신호를 출력하기 위한 입력신호에 대응하는 제1 및 제2출력 트랜지스터수단 (11)(12)을 제어해 주는 출력제어수단(3)을 구비해서 이루어진 것을 특징으로 하는 논리회로.
  2. 제1항에 있어서, 상기 제1출력트랜지스터수단(11)이 제1바이폴러트랜지스터(Q10)으로 이루어지고, 상기 제2출력트랜지스터수단(12)이 제2바이폴러트랜지스터(Q12)로 이루어진 것을 특징으로 하는 논리회로.
  3. 제2항에 있어서, 입력신호에 응답해서 제2바이풀러트랜지스터(Q12)로 전하방출시켜 주는 전하방출수단(7)을 추가로 구비해서 이루어진 것을 특징으로 하는 논리회로.
  4. 제3항에 있어서, 상기 전류제어수단(5)이 제2MOS트랜지스터(P2)으로 흐르는 전류를 제한해 주는 숏트키다이오드(D5)를 상기 제2MOS트랜지스터(P2)에 접속시켜준는 것을 추가로 구성하는 것을 특징으로 하는 논리회로.
  5. 제1항에 있어서, 제1 및 제2전압원단자(Vcc)(GND)와, 입력신호를 공급받기 위한 제1 및 제2전압원단자(A)(B)를 포함해서, 상기 출력제어수단(3)은 게이트전극이 상기 제1 및 제2입력단자(A)(B)중 해당단자에 접속되는 제3 및 제4MOS트랜지스터(N3)(N4)로 이루어진 것을 특징으로 하는 논리회로.
  6. 제5항에 있어서, 상기 출력회로수단(1)이 제1 및 제2접속점(n1)(n2)을 포함하고, 상기 제1 및 제2접속점(n1)(n2)사이에 제3 및 제4MOS트랜지스터(N3)(N4)가 병렬로 끼워지며, 제2MOS트랜지스터수단(P2)은 게이트전극이 상기 제1 및 제2입력단자 (A)(B)중 해당된 한 입력단자에 접속되면서 상기 제1MOS트랜지스터수단(P1)과 제2접속점(n2)사이에 직렬로 접속되는 제5 및 제6MOS트랜지스터(P3)(P4)로 이루어지는 것을 특징으로 하는 논리회로.
  7. 제5항에 있어서, 상기 출력회로수단(1)이 제1 및 제2접속점(n1)(n2)을 포함하고, 상기 제1 및 제2접속점(n1)(n2)사이에 제3 및 제4MOS트랜지스터(N3)(N4)직렬로 끼워지며, 제2MOS트랜지스터수단(P2)은 게이트전극이 해당된 입력단자에 접속되면서 상기 제1MOS트랜지스터수단(P1)과 제2접속점(n2)사이에 병렬로 접속되는 제5 및 제6MOS트랜지스터(P3)(P4)로 이루어진 것을 특징으로 하는 논리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880009991A 1987-08-05 1988-08-05 논리회로 KR910005588B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-194527 1987-08-05
JP62194527A JPH0666681B2 (ja) 1987-08-05 1987-08-05 論理回路

Publications (2)

Publication Number Publication Date
KR890004498A true KR890004498A (ko) 1989-04-22
KR910005588B1 KR910005588B1 (ko) 1991-07-31

Family

ID=16326016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009991A KR910005588B1 (ko) 1987-08-05 1988-08-05 논리회로

Country Status (5)

Country Link
US (1) US4841172A (ko)
EP (1) EP0302671B1 (ko)
JP (1) JPH0666681B2 (ko)
KR (1) KR910005588B1 (ko)
DE (1) DE3884713T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2619415B2 (ja) * 1987-09-24 1997-06-11 株式会社日立製作所 半導体論理回路
NL8800234A (nl) * 1988-02-01 1989-09-01 Philips Nv Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap.
US4897564A (en) * 1988-12-27 1990-01-30 International Business Machines Corp. BICMOS driver circuit for high density CMOS logic circuits
JPH0736507B2 (ja) * 1989-02-02 1995-04-19 株式会社東芝 半導体論理回路
US5343092A (en) * 1992-04-27 1994-08-30 International Business Machines Corporation Self-biased feedback-controlled active pull-down signal switching
US6294959B1 (en) 1999-11-12 2001-09-25 Macmillan Bruce E. Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116768A (en) * 1977-03-22 1978-10-12 Nec Corp Logical operation circuit
US4430585A (en) * 1981-12-30 1984-02-07 Bell Telephone Laboratories, Incorporated Tristate transistor logic circuit with reduced power dissipation
JPS6066519A (ja) * 1983-09-22 1985-04-16 Nec Corp 半導体論理回路
US4623803A (en) * 1983-11-08 1986-11-18 Advanced Micro Devices, Inc. Logic level translator circuit for integrated circuit semiconductor devices having transistor-transistor logic output circuitry
FR2561472B1 (fr) * 1984-03-19 1991-05-10 Cit Alcatel Translateur de niveaux logiques
JPS6184112A (ja) * 1984-10-02 1986-04-28 Fujitsu Ltd 論理ゲ−ト回路
US4737665A (en) * 1985-01-15 1988-04-12 Texas Instruments Incorporated Adjustable speed up circuit for TTL-type gates
EP0191165B1 (en) * 1985-01-15 1990-10-24 Texas Instruments Incorporated Adjustable speed up circuit for ttl-type gates
US4746817A (en) * 1987-03-16 1988-05-24 International Business Machines Corporation BIFET logic circuit

Also Published As

Publication number Publication date
EP0302671A2 (en) 1989-02-08
KR910005588B1 (ko) 1991-07-31
EP0302671A3 (en) 1990-02-07
DE3884713T2 (de) 1994-03-10
JPS6439821A (en) 1989-02-10
DE3884713D1 (de) 1993-11-11
JPH0666681B2 (ja) 1994-08-24
EP0302671B1 (en) 1993-10-06
US4841172A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
KR910006732A (ko) 전류검출회로
KR900010531A (ko) 정전류원 회로
KR890004500A (ko) 출력버퍼
KR880010575A (ko) 논리회로
KR880010576A (ko) 논리회로
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR880001108A (ko) Cmos 입력회로
KR870009238A (ko) 고전압검출회로
KR910015114A (ko) 반도체 디지탈 회로
KR880001111A (ko) 반도체 집적회로
KR930015369A (ko) 디지탈/아나로그 변환기용 전류 소자
KR860007753A (ko) 반도체 집전회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR930005037A (ko) 반도체 메모리 장치의 자동 스트레스 모드 테스트장치
KR900700990A (ko) 드라이버 회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR890004498A (ko) 논리회로
KR940012851A (ko) 차동 전류원 회로
KR880002318A (ko) 리카버리 타임을 단축 개선한 차동 증폭기 회로
KR970067333A (ko) 전압 및 전류 기준 회로
KR950026102A (ko) 입력 신호에 대한 향상된 응납 속도를 가진 전류 버퍼 회로
KR940001568A (ko) 레벨 변환 회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR910008978A (ko) 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee