KR860007753A - 반도체 집전회로 - Google Patents
반도체 집전회로 Download PDFInfo
- Publication number
- KR860007753A KR860007753A KR1019860001554A KR860001554A KR860007753A KR 860007753 A KR860007753 A KR 860007753A KR 1019860001554 A KR1019860001554 A KR 1019860001554A KR 860001554 A KR860001554 A KR 860001554A KR 860007753 A KR860007753 A KR 860007753A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- level
- circuit
- constant current
- input signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000007704 transition Effects 0.000 claims 5
- 230000001052 transient effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 본 발명에 의한 반도체 집적회로 내의 입력회로의 기본 구성도.
제3도는 본 발명에 의한 반도체 집적회로의 일실시예의 입력회로의 상세도.
제4도 제3도에 도시된 회로에서 입력신호가 그에 입력될 때 각종 지점들에서의 전기 전위를 설명하는 도표.
Claims (4)
- 상이한 전도성의 한쌍의 제1 및 제2 트랜지스터들과 레벨 전이 회로를 포함하는 인버어터 회로를 포함하되, 제1 트랜지스터는 상기 레벨전이 회로를 통하여 입력신호를 공급받고, 제2 트랜지스터는 상기 입력 신호를 직접 공급받으며, 상기 레벨전의 회로는 상기 인버어터 회로내의 토직 레벨을 판별하기 위한 과도 레벨의 입력신호가 수신될 때 상기 레벨 전이 회로를 통하여 입력된 상기 신호의 레벨은 제1 트랜지스터의 임계레벨 근처로 전이되는 것이 특징인 반도체 집적회로.
- 제1항서, 상기 레벨 전이 회로는 정전류원과 상기 정전류원에 연결되는 제3 트랜지스터를 포함하는 소오스 플로워 회로로서 형성되며, 상기 입력신호는 상기 제3 트랜지스터의 게이트에 공급되며, 그리고 레벨 전이된 출력레벨은 상기 제3 트랜지스터의 소오스로 부터 출력되는 것이 특징인 반도체 집적회로.
- 제2항에서, 상기 정전류원은 제4 트랜지스터, 제5 트랜지스터, 전원 전압을 분배하기 위한 제6 트랜지스터, 그리고, 상기 전원전압과 상기 제1 트랜지스터 사이에 연결된 제7 트랜지스터에 의해 구성되며, 상기 제4 트랜지스터와 상기 제5 트랜지스터 간의 연결 지점의 제1 전위는 상기 제1 트랜지스터의 임계레벨 근처에 세트되며, 상기 제5 트랜지스터와 상기 제6 트랜지스터간의 연결 지점의 제2 전위는 상기 과도 레벨로서 세트되며, 또한 상기 제1 전위는 상기 제7 트랜지스터의 게이트에 인가되는 것이 특징인 반도체 집적회로.
- 제3항에서 제8 트랜지스터가 상기 제6 트랜지스터와 평형을 맞추도록 상기 제3 트랜지스터와 직렬로 제공되며, 제9 트랜지스터가 예정된 레벨에 의해 상기 제2 트랜지스터의 소오스를 상승시키도록 상기 제2 트랜지스터와 직렬로 제공되는 것이 특징인 반도체 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60042708A JPS61202523A (ja) | 1985-03-06 | 1985-03-06 | 半導体集積回路 |
JP42708 | 1985-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860007753A true KR860007753A (ko) | 1986-10-17 |
KR890004976B1 KR890004976B1 (en) | 1989-12-02 |
Family
ID=12643568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8601554A KR890004976B1 (en) | 1985-03-06 | 1986-03-05 | Semiconductor ic circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US4808852A (ko) |
EP (1) | EP0194134B1 (ko) |
JP (1) | JPS61202523A (ko) |
KR (1) | KR890004976B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0611109B2 (ja) * | 1986-12-09 | 1994-02-09 | 株式会社東芝 | 半導体集積回路 |
US5039886A (en) * | 1989-05-26 | 1991-08-13 | Nec Corporation | Current mirror type level converters |
US5229659A (en) * | 1991-10-16 | 1993-07-20 | National Semiconductor Corporation | Low power complementary mosfet digital signal buffer circuit |
JP3217498B2 (ja) * | 1992-10-29 | 2001-10-09 | 富士通株式会社 | 半導体集積回路装置 |
US5359240A (en) * | 1993-01-25 | 1994-10-25 | National Semiconductor Corporation | Low power digital signal buffer circuit |
US5329185A (en) * | 1993-03-19 | 1994-07-12 | Gte Laboratories Incorporated | CMOS logic circuitry providing improved operating speed |
US5361006A (en) * | 1993-03-19 | 1994-11-01 | Gte Laboratories Incorporated | Electrical circuitry with threshold control |
US5365127A (en) * | 1993-10-18 | 1994-11-15 | Hewlett-Packard Company | Circuit for conversion from CMOS voltage levels to shifted ECL voltage levels with process compensation |
US5682116A (en) * | 1994-06-07 | 1997-10-28 | International Business Machines Corporation | Off chip driver having slew rate control and differential voltage protection circuitry |
US5493235A (en) * | 1994-09-14 | 1996-02-20 | Unitrode Corporation | Programmable and stable threshold CMOS inverter |
US5541527A (en) * | 1995-10-31 | 1996-07-30 | Sgs-Thomson Microelectronics, Inc. | PECL buffer |
US5914617A (en) * | 1996-12-23 | 1999-06-22 | Lsi Logic Corporation | Output driver for sub-micron CMOS |
GB2335556B (en) | 1998-03-18 | 2002-10-30 | Ericsson Telefon Ab L M | Switch circuit |
US6906552B2 (en) * | 2001-12-03 | 2005-06-14 | Broadcom Corporation | System and method utilizing a one-stage level shift circuit |
JP2006140928A (ja) * | 2004-11-15 | 2006-06-01 | Toshiba Corp | 半導体装置 |
JP5395203B2 (ja) * | 2012-03-23 | 2014-01-22 | 力晶科技股▲ふん▼有限公司 | レベルシフト回路及びそれを用いた半導体デバイス |
JP2018130986A (ja) * | 2017-02-13 | 2018-08-23 | 株式会社三井E&Sホールディングス | 防舷構造体及び防舷構造体の設置方法 |
CN106899289B (zh) * | 2017-02-23 | 2019-01-29 | 电子科技大学 | 一种可控式电平位移电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631528A (en) * | 1970-08-14 | 1971-12-28 | Robert S Green | Low-power consumption complementary driver and complementary bipolar buffer circuits |
US4048518A (en) * | 1976-02-10 | 1977-09-13 | Intel Corporation | MOS buffer circuit |
JPS5467363A (en) * | 1977-11-08 | 1979-05-30 | Sharp Corp | C-mos circuit of high voltage operation |
JPS58116759A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | 出力ドライバ回路 |
US4486671A (en) * | 1982-03-29 | 1984-12-04 | Motorola, Inc. | Voltage level shifting circuit |
JPS58179025A (ja) * | 1982-04-14 | 1983-10-20 | Nec Corp | 反転回路 |
JPS5912627A (ja) * | 1982-07-13 | 1984-01-23 | Nec Corp | トランジスタ回路 |
JPS5990292A (ja) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | 電圧変換回路 |
JPS59117328A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 論理回路 |
DE3325873A1 (de) * | 1983-07-18 | 1985-01-31 | Siemens AG, 1000 Berlin und 8000 München | Logik-schaltungsanordnung |
US4614882A (en) * | 1983-11-22 | 1986-09-30 | Digital Equipment Corporation | Bus transceiver including compensation circuit for variations in electrical characteristics of components |
-
1985
- 1985-03-06 JP JP60042708A patent/JPS61202523A/ja active Pending
-
1986
- 1986-03-05 EP EP86301537A patent/EP0194134B1/en not_active Expired - Lifetime
- 1986-03-05 KR KR8601554A patent/KR890004976B1/ko not_active IP Right Cessation
-
1987
- 1987-12-02 US US07/127,567 patent/US4808852A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0194134A2 (en) | 1986-09-10 |
KR890004976B1 (en) | 1989-12-02 |
EP0194134B1 (en) | 1994-06-08 |
EP0194134A3 (en) | 1988-07-27 |
US4808852A (en) | 1989-02-28 |
JPS61202523A (ja) | 1986-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860007753A (ko) | 반도체 집전회로 | |
KR840006895A (ko) | 인터페이스 회로 | |
KR850006651A (ko) | 휴즈회로를 갖는 집적회로 | |
KR920010900A (ko) | 반도체지연회로 | |
KR910006732A (ko) | 전류검출회로 | |
KR870008243A (ko) | 기준전압발생 회로 | |
KR950020014A (ko) | 기준 전류 발생 회로 | |
KR880012008A (ko) | 전원절환회로 | |
KR960039341A (ko) | 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치 | |
KR890016759A (ko) | 파워 전계 효과 트랜지스터 구동회로 | |
KR870002509A (ko) | 온라인 직렬통신 인터페이스 | |
KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR920008498A (ko) | 전력 mosfet용 쌍방향 전류 감지 회로 | |
KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
KR890007424A (ko) | 반도체집적회로 | |
KR890009000A (ko) | 디지탈 집적 회로 | |
KR850007170A (ko) | 파워-온 검출회로 | |
KR880011996A (ko) | 차동증폭기 | |
KR870009478A (ko) | 입력회로 | |
KR850006902A (ko) | 전압레벨 검출회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR930005369A (ko) | 레벨변환회로 | |
KR830006990A (ko) | 정전류 회로 | |
KR870011703A (ko) | 집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19981116 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |