JPS61202523A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS61202523A
JPS61202523A JP60042708A JP4270885A JPS61202523A JP S61202523 A JPS61202523 A JP S61202523A JP 60042708 A JP60042708 A JP 60042708A JP 4270885 A JP4270885 A JP 4270885A JP S61202523 A JPS61202523 A JP S61202523A
Authority
JP
Japan
Prior art keywords
level
input signal
input
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60042708A
Other languages
English (en)
Inventor
Kunimitsu Kosaka
国光 高坂
Kunihiko Goto
邦彦 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60042708A priority Critical patent/JPS61202523A/ja
Priority to KR8601554A priority patent/KR890004976B1/ko
Priority to EP86301537A priority patent/EP0194134B1/en
Publication of JPS61202523A publication Critical patent/JPS61202523A/ja
Priority to US07/127,567 priority patent/US4808852A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明の半導体集積回路は、それぞれ異なる導電型を有
する一対のトランジスタからなるインバータ回路とレベ
ルシフト回路とをそなえており、該インバータ回路の一
方の導電型のトランジスタには入力信号が該レベルシフ
ト回路を介して供給されるとともに該インバータ回路の
他方の導電型のトランジスタには該入力信号が直接供給
されている。そして該レベルシフト回路は、該インバー
タに対して境界レベル（該インバータに入力されたとき
それぞれハイレベルおよびローレベルと判別される該２
つの論理レベルの境界部に相当するレベル）となる入力
信号が入力されたときに、該境界レベルを該一方の導電
型のトランジスタのしきい値近傍のレベルにまでレベル
シフトさせるようなシフト量をもつように構成されてい
る。かかる構成によって、該入力信号レベルが該集積回
路の電源電圧より狭範囲のレベルであっても、そのレベ
ル変化に応じてｉＫ　ｌ対のトランジスタを確実に交互
にオンオフさせ、高速度でかつ確実に所定の反転動作を
行わせることができる。
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に電源電圧より狭範
囲の入力信号レベルでも検出可能な入力回路装置をそな
えた半導体集積回路に関する。
〔従来の技術〕
一般に半導体集積回路においては、その入力回路に、該
集積回路の電源電圧より狭範囲の入力レベルしか有しな
い入力信号（例えば該集積回路の電源電圧が１０■の場
合に５■の入力レベルしかな、い人力信号）がしばしば
入力される。
特にその電源電圧が所定の値（例えばｌ０Ｖ）とされて
いる半導体集積回路に対し、その電源電圧が該半導体集
積回路より低い値（例えば５Ｖ）とされている前段の半
導体集積回路からの出力信号が入力されるような場合、
又は特定の半導体集積回路（例えばＭＯ３回路）に対し
、該半導体集積回路とは論理振巾を異にする前段の半導
体集積回路（例えばＴＴＬ）からの出力信号が人力され
るような場合において、後段側の半導体集積回路には、
上述したようにその電源電圧より狭範囲の入力レベルし
か有しない入力信号が入力されることになる。
一方、従来より、かかる半導体集積回路の入力回路とし
ては第５図に示されるような、それぞれのゲートをとも
に入力端子ＩＮに接続した１対のトランジスタ（Ｐチャ
ネルトランジスタＴｌｌとＮチャネルトランジスタＴ、
□）からなるインバータ回路３が用いられている。
かかる入力回路において、いま仮に電源電圧ＶＣＣをＩ
ＯＶとし、一方入力端子ＩＮに入力される入力信号はそ
のハイレベルが５■、ローレベルがＯＶであるとする。
このような場合において、該入力端子ＩＮに入力される
入力信号がローレベルであるとすると、該Ｐチャネルト
ランジスタＴ、は導通し、一方、該Ｎチャネルトランジ
スタＴ１□は非導通となる。
一方、該入力端子ＩＮに入力される入力信号がハイレベ
ルとなった場合を考えると該ＮチャネルトランジスタＴ
、□は導通となり、一方、該ＰチャネルトランジスタＴ
ｌ＋も、電Ｒｖ　ｃ　ｃ側に接続されたソースに対し入
力端子ＩＮ側に接続されたゲートの電位が負（この例で
は５ｖだけ負）のままとなっていることからそのしきい
値如何によっては依然として導通しつづけるという事態
が発生する。
このことは、該入力信号のハイレベルが該電源電圧より
低くなっていて、そのために該ハイレベルの値が該Ｐチ
ャネルトランジスタＴ＋＋のしきい値ＶＴＭＰを越える
ことがないために生ずるものである。
このような場合には、上述したように、該入力回路にお
けるＰチャネルトランジスタＴｌｌとＮチャネルトラン
ジスタＴ１．とがともに導通状態となり、そのために過
大な電源電流が消費されることになり、更にその反転ス
ピードもおそくなるという問題点を生ずる。しかも入力
レベルの変化に応じてオンオフの切換えが行われるのは
一方のＮチャネルトランジスタＴ１□のみであるため出
力端子ＯＵＴ側からはそのレベル変化の不十分な出力し
かえられないという問題点をも生ずることになる。
〔発明が解決しようとする問題点〕
本発明は上記従来例の問題点を解決するためになされた
もので、特にその電源電圧より狭範囲の入力レベルしか
有しない入力信号に対しても、そのレベル変化を正確に
検知し、過大な電力を消費することなく、しかも高速度
で安定した動作をする入力回路をそなえた半導体集積回
路を提供するようにしたものである。
〔問題点を解決するための手段〕
上記問題点を解決するために、本発明によれば、それぞ
れ一方の導電型および他方の導電型を有する一対のトラ
ンジスタからなるインバータ回路とレベルシフト回路と
をそなえていて、該インバータ回路の一方の導電型のト
ランジスタには入力信号が該レベルシフト回路を介して
供給されるとともに、該インバータ回路の他方の導電型
のトランジスタには該入力信号が直接供給され、該レベ
ルシフト回路は、該インバータ回路においてその論理レ
ベルを判別するときの境界レベルに相当する入力信号が
入力されたときに、該境界レベルを該インバータ回路の
一方の導電型のトランジスタのしきい値近傍のレベルに
までレベルシフトさせるようなシフト量をもつように構
成されている半導体集積回路が提供される。
なお、本発明の実施態様としては、該レベルシフト回路
が定電流源と該定電流源に接続されたトランジスタ（第
２図の実施例におけるトランジスタＴｓ）とからなるソ
ースフォロア回路として構成されており、該トランジス
タ（Ｔ、）のゲートに該入力信号が供給され、該トラン
ジスタ（Ｔ、）のソースからレベルシフトされた出力レ
ベルＶＡがとり出される。
〔作用〕
上記構成によれば、該集積回路の電源電圧より狭範囲の
入力レベルしか有しない入力信号が入力されても、該人
力信号レベルの変化に応じてインバータを構成する該ｌ
対のトランジスタを確実に交互にオンオフさせて、それ
により所定の反転動作を高速度でかつ確実に行わせるこ
とができる。
〔実施例〕
第１図は本発明の半導体集積回路における入力回路の基
本構成を示すもので、１は１対のトランジスタ（Ｐチャ
ネルトランジスタエフとＮチャネルトランジスタＴｅ）
からなるインバータであって、該Ｐチャネルトランジス
タＴ、のゲートには入力端子ＩＮからの入力信号がレベ
ルシフト回゛路２によって所定のレベルだけシフトされ
て供給され、一方該ＮチャネルトランジスタＴ８のゲー
トには入力端子ＩＮからの入力信号が直接供給される。
そして該レベルシフト回路２は、該インバータ１に対し
て境界レベル（該インバータｌによってそれぞれハイレ
ベルおよびローレベルと判別される該２つの論理レベル
の境界部に相当するレベルとなる入力信号が入力された
ときに、該境界レベルを該ＰチャネルトランジスタＴ、
のしきい値近傍のレベルにまでレベルシフトさせるよう
なシフト量をもつように構成される。
かかる構成によって、入力信号レベルが該集積回路の電
源電圧より狭範囲のレベルであっても（例えば該集積回
路の電源電圧がＩＯＶであるとして該入力信号レベルが
５ＶＬかないような場合でも）、そのレベル変化（すな
わちローレベルであるＯｖとハイレベルである５■との
間の変化）に応じて該１対のトランジスタＴ、、Ｔ、を
確実に交互にオンオフさせることができる。
すなわち該入力端子ＩＮに入力される入力信号がローレ
ベルの場合には、該ＰチャネルトランジスタＴ７カ（導
通し、諜亥ＮチャネルトランジスタＴｓが非導通となる
。一方該入力端子ＩＮに入力され入力信号がハイレベル
となった場合には、上述したように該入力信号レベルが
該集積回路の電源電圧より低レベルとなっていても、該
入力信号レベルが該レベルシフト回路２によって上記所
定のシフト量だけレベルシフトされて（持ち上げられて
）該ＰチャネルトランジスタＴ７に入力される（すなわ
ち工亥ＰチャネルトランジスタＴ、のしきい値レベルを
越えるまでレベルシフトされて該Ｐチャネルトランジス
タＴ７に入力される）ため、該Ｐチャネルトランジスタ
Ｔ７を確実に非導通とし、他方のＮチャネルトランジス
タＴ８のみを導通させる。このようにして、上記従来例
におけるように、１対のトランジスタＴ７．Ｔ、がとも
に導通するようなことがなく、したがって過大な電力消
費がなくしかも高速かつ安定に動作する入力回路かえら
れる。
第２図は本発明の半導体集積回路の１実施例としての入
力回路を詳細に示すもので第１図に示されるレベルシフ
ト回路２はトランジスタＴ１乃至Ｔ、によって構成され
ている。
ここでトランジスタＴ、およびＴ５はともにＰチャネル
トランジスタであって該一方のトランジスタＴ、のゲー
トには入力端子ＩＮからの入力信号が直接供給され、他
方のトランジスタＴ４のゲートには、トランジスタＴ、
、Ｔ、およびＴ３からなるレベル分割回路（バイアス回
路）におけるトランジスタＴ１およびＴ２の接続点から
、該接続点の電位Ｖ、が供給される。
ここで、該トランジスタＴ、、Ｔ２およびＴ３は、電源
電圧Ｖ　ｃｃをレベル分割してトランジスタＴ４に所定
のバイアス電圧■１を供給するもので、該トランジスタ
Ｔ４とともに定電流源を構成しており、第３図に示され
るように、該トランジスタ′ｒ１およびＴ２の接続点の
電位■、は該ＰチャネルトランジスタＴ７のしきい値Ｖ
　ＴＯＰの近傍のレベル（第３図では該■ア、の直下）
に設定され、また該トランジスタＴ２およびＴ３の接続
点の電位Ｖ２は上記境界レベル（すなわちインバータに
よってその論理レベルが判別される入力信号■、がロー
レベルからハイレベルに切換るときの境界部に相当する
レベル）に設定される。
また上述したようにして、そのゲートに所定のバイアス
電圧■、が供給されて定電流源を構成するトランジスタ
Ｔ４と、そのゲートに入力端子ＩＮからの入力信号が供
給されるトランジスタＴ、とは所謂ソースフォロア回路
を形成しており、それによって該トランジスタＴ、のソ
ース側の電位■１がそのゲート電位（入力信号レベルと
なっている）より所定の電位だけ持ち上げられる（レベ
ルシフトされる）ことになる。
第３図は、上記第２図の回路において入力信号レベルＶ
ＩＮがローレベル（０■）からハイレベル（５■）に変
化する場合における上記電位ＶＡ（すなわちＰチャネル
トランジスタＴ、のゲートに供給される電位■Ａ）の変
化の状況を示している。なお上述したようにトランジス
タＴ、およびＴ２の接続点の電位（トランジスタＴ４の
ゲートにイ共給される）■、は８亥Ｐチヤネルトランジ
スタＴ７のしきい値■ＴＨＰ近傍の電位にまたトランジ
スタＴ２およびＴＪの接続点の電位Ｖ２は該インバータ
回路１に対して上記境界レベルとなる人力信号レベルに
設定されている。
そして該トランジスタＴ、のソース側の電位■４がその
ゲート電位（入力信号レベルＶ　１　Ｈとなっている）
からレベルシフトされるシフト量は、該人力信号レベル
ＶＩＮが上記境界レベルｖ２となっているときに、該電
位■、が該電位ｖ１　（すなわち［）チャふルトランジ
スタＴ７のしきい値Ｖ　、、。
近傍の電位）まで持ち上げられるような値とされる。（
第３図参照）。
このように電位ＶＡすなわち該Ｐチャネルトランジスタ
Ｔ７のゲート電位がレベルシフトされることによって、
該入力信号レベルがインバータ回路に対する境界レベル
７２以上（すなわちハイレベル）となったときは、該電
位ＶＡが直ちに該トランジスタＴ７のしきい値Ｖ　ＴＨ
Ｆを越えることになり、該トランジスタＴ７は確実に非
導通とされる。なお第３図中■。０アは出力端子ＯＵＴ
から出力される出力信号レベルを示しており、上記入力
信号レベルがローレベル（０■）のときにはハイレベル
（ＩＯＶ）となっており、液入力信号レベルがハイレベ
ル（５Ｖ）になると、上述したようにＰチャネルトラン
ジスタＴ、がカットオフすなわち非導通（このときＮチ
ャネルトランジスタＴ８は導通）とされることにより該
出力信号レベルは確実にローレベル（ＯＶ）とされる。
第４図は本発明の半導体集積回路の他の実施例としての
入力回路を詳細に示すもので、該ソースフォロア回路を
形成するＰチャネルトランジスタＴ５と直列にトランジ
スタＴ６が接続されており、該トランジスタＴ６を設け
ることによって上記レベル分割回路（バイアス回路）に
おけるトランジスタＴ３とのバランスをとりそれによっ
て８亥トランジスタＴ４．Ｔ、に流れる電流値を容易に
所望の値とすることができる。
また第４図の実施例においてＮチャネルトランジスタＴ
、に直列に接続されているトランジスタＴ９は、該入力
信号のローレベル側が、該ＮチャネルトランジスタＴ８
のしきい値よりハイレベルとなっているような場合でも
、該ＮチャネルトランジスタＴ６を確実にカッ１−オフ
させるために設けられている。
すなわち該トランジスタＴ、を設けることによって該Ｎ
チャネルトランジスタＴ８のソース側の電位がアース電
位より所定のレベル（１個のＭＯＳダイオード分の電位
差に相当するだけ持ち上げられ、そのため該入力信号の
ローレベルがＯ■より高い所定のレベルとなっている場
合であっても、該ローレベルの入力信号が入力されたと
きには、該ＮチャネルトランジスタＴ８を確実に非導通
として、該トランジスタＴ、が導通しつづけるのを確実
に阻止し、該ローレベル時における回路の誤動作を防ぐ
ことができる。
〔発明の効果〕
本発明の半導体集積回路によれば、その電源電圧より狭
範囲の入力レベルしか有しない入力信号が入力されても
、そのレベル変化を正確に検知し、過大な電力を消費す
ることなく、高速度で安定した動作を行う入力回路を構
成することができる。
【図面の簡単な説明】
第１図は、本発明の半導体集積回路における入力回路の
基本構成を示す図、 第２図は、本発明の半導体集積回路の１実施例における
入力回路の詳細図、 第３図は、第２図の回路において入力信号が人力された
ときにおける各点の電位を説明する動作説明図、 第４図は、本発明の半導体集積回路の他の実施例におけ
る入力回路の詳細図、 第５図は、従来の半導体集積回路における入力回路を例
示する図である。 （符号の説明） １・−インバータ、 ２−・−レベルシフト回路、 Ｔ、、Ｔ２、Ｔ４゜’ｒｓ、’ｒヮ、Ｔ、−・Ｐチャネ
ルトランジスタ、 Ｔ：１．　Ｔｂ、　Ｔｅ１．　Ｔｅ、　Ｔｅ２・−Ｎチ
ャネルトランジスタ、 ＩＮ−一入力端子、 ０ＵＴ−一出力端子。

Claims (1)

  1. 【特許請求の範囲】 １、それぞれ一方の導電型および他方の導電型を有する
    一対のトランジスタからなるインバータ回路とレベルシ
    フト回路とをそなえていて、該インバータ回路の一方の
    導電型のトランジスタには入力信号が該レベルシフト回
    路を介して供給されるとともに該インバータ回路の他方
    の導電型のトランジスタには該入力信号が直接供給され
    、該レベルシフト回路は、該インバータ回路においてそ
    の論理レベルを判別するときの境界レベルに相当する入
    力信号が入力されたときに、該境界レベルを該インバー
    タ回路の一方の導電型のトランジスタのしきい値近傍の
    レベルにまでレベルシフトさせるようなシフト量をもつ
    ように構成されていることを特徴とする半導体集積回路
    。 ２、該レベルシフト回路が定電流源と該定電流源に接続
    されたトランジスタとからなるソースフォロア回路とし
    て構成されており、該トランジスタのゲートに該入力信
    号が供給され、該トランジスタのソースからレベルシフ
    トされた出力レベルがとり出される、特許請求の範囲第
    １項記載の半導体集積回路。
JP60042708A 1985-03-06 1985-03-06 半導体集積回路 Pending JPS61202523A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60042708A JPS61202523A (ja) 1985-03-06 1985-03-06 半導体集積回路
KR8601554A KR890004976B1 (en) 1985-03-06 1986-03-05 Semiconductor ic circuit
EP86301537A EP0194134B1 (en) 1985-03-06 1986-03-05 Semiconductor integrated circuit device
US07/127,567 US4808852A (en) 1985-03-06 1987-12-02 Input circuit having level shift

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60042708A JPS61202523A (ja) 1985-03-06 1985-03-06 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS61202523A true JPS61202523A (ja) 1986-09-08

Family

ID=12643568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60042708A Pending JPS61202523A (ja) 1985-03-06 1985-03-06 半導体集積回路

Country Status (4)

Country Link
US (1) US4808852A (ja)
EP (1) EP0194134B1 (ja)
JP (1) JPS61202523A (ja)
KR (1) KR890004976B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140928A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体装置
JP2013201524A (ja) * 2012-03-23 2013-10-03 Powerchip Technology Corp レベルシフト回路及びそれを用いた半導体デバイス
WO2018146993A1 (ja) * 2017-02-13 2018-08-16 三井Ｅ＆Ｓ造船株式会社 防舷構造体及び防舷構造体の設置方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611109B2 (ja) * 1986-12-09 1994-02-09 株式会社東芝 半導体集積回路
US5039886A (en) * 1989-05-26 1991-08-13 Nec Corporation Current mirror type level converters
US5229659A (en) * 1991-10-16 1993-07-20 National Semiconductor Corporation Low power complementary mosfet digital signal buffer circuit
JP3217498B2 (ja) * 1992-10-29 2001-10-09 富士通株式会社 半導体集積回路装置
US5359240A (en) * 1993-01-25 1994-10-25 National Semiconductor Corporation Low power digital signal buffer circuit
US5329185A (en) * 1993-03-19 1994-07-12 Gte Laboratories Incorporated CMOS logic circuitry providing improved operating speed
US5361006A (en) * 1993-03-19 1994-11-01 Gte Laboratories Incorporated Electrical circuitry with threshold control
US5365127A (en) * 1993-10-18 1994-11-15 Hewlett-Packard Company Circuit for conversion from CMOS voltage levels to shifted ECL voltage levels with process compensation
US5682116A (en) * 1994-06-07 1997-10-28 International Business Machines Corporation Off chip driver having slew rate control and differential voltage protection circuitry
US5493235A (en) * 1994-09-14 1996-02-20 Unitrode Corporation Programmable and stable threshold CMOS inverter
US5541527A (en) * 1995-10-31 1996-07-30 Sgs-Thomson Microelectronics, Inc. PECL buffer
US5914617A (en) * 1996-12-23 1999-06-22 Lsi Logic Corporation Output driver for sub-micron CMOS
GB2335556B (en) 1998-03-18 2002-10-30 Ericsson Telefon Ab L M Switch circuit
US6906552B2 (en) * 2001-12-03 2005-06-14 Broadcom Corporation System and method utilizing a one-stage level shift circuit
CN106899289B (zh) * 2017-02-23 2019-01-29 电子科技大学 一种可控式电平位移电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467363A (en) * 1977-11-08 1979-05-30 Sharp Corp C-mos circuit of high voltage operation
JPS5912627A (ja) * 1982-07-13 1984-01-23 Nec Corp トランジスタ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631528A (en) * 1970-08-14 1971-12-28 Robert S Green Low-power consumption complementary driver and complementary bipolar buffer circuits
US4048518A (en) * 1976-02-10 1977-09-13 Intel Corporation MOS buffer circuit
JPS58116759A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 出力ドライバ回路
US4486671A (en) * 1982-03-29 1984-12-04 Motorola, Inc. Voltage level shifting circuit
JPS58179025A (ja) * 1982-04-14 1983-10-20 Nec Corp 反転回路
JPS5990292A (ja) * 1982-11-12 1984-05-24 Toshiba Corp 電圧変換回路
JPS59117328A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 論理回路
DE3325873A1 (de) * 1983-07-18 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Logik-schaltungsanordnung
US4614882A (en) * 1983-11-22 1986-09-30 Digital Equipment Corporation Bus transceiver including compensation circuit for variations in electrical characteristics of components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467363A (en) * 1977-11-08 1979-05-30 Sharp Corp C-mos circuit of high voltage operation
JPS5912627A (ja) * 1982-07-13 1984-01-23 Nec Corp トランジスタ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140928A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体装置
JP2013201524A (ja) * 2012-03-23 2013-10-03 Powerchip Technology Corp レベルシフト回路及びそれを用いた半導体デバイス
WO2018146993A1 (ja) * 2017-02-13 2018-08-16 三井Ｅ＆Ｓ造船株式会社 防舷構造体及び防舷構造体の設置方法

Also Published As

Publication number Publication date
EP0194134B1 (en) 1994-06-08
KR860007753A (ko) 1986-10-17
EP0194134A3 (en) 1988-07-27
EP0194134A2 (en) 1986-09-10
KR890004976B1 (en) 1989-12-02
US4808852A (en) 1989-02-28

Similar Documents

Publication Publication Date Title
US4472647A (en) Circuit for interfacing with both TTL and CMOS voltage levels
JPS61202523A (ja) 半導体集積回路
US5578941A (en) Voltage compensating CMOS input buffer circuit
US5166555A (en) Drive circuit comprising a subsidiary drive circuit
US4464587A (en) Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section
KR940003809B1 (ko) Ttl 대 cmos 입력 버퍼
US6433582B2 (en) Voltage level shifter circuit
EP0082567A2 (en) TTL to CMOS input buffer
EP1229649B1 (en) Output circuit
US5191235A (en) Semiconductor integrated circuit device having substrate potential detection circuit
US6275073B1 (en) Differential input circuit
US4150308A (en) CMOS level shifter
US5886556A (en) Low power schmitt trigger
KR950007462B1 (ko) 멀티모드 입력회로
US6084459A (en) Voltage level shifting circuit
US5013937A (en) Complementary output circuit for logic circuit
KR900000993B1 (ko) 개선된 출력특성을 갖는 비교기 회로
US4164842A (en) Buffer amplifier circuit
JPH04150411A (ja) 二重電圧源インタフェース回路
US5225721A (en) Signal translator for interconnecting CMOS and BiCMOS logic gates
US6501298B1 (en) Level-shifting circuitry having “low” output during disable mode
JPH04269011A (ja) レベルシフト回路
JP2646771B2 (ja) 半導体集積回路
JPS6337716A (ja) ゲ−ト回路
JP2937349B2 (ja) 半導体集積回路