KR870009478A - 입력회로 - Google Patents

입력회로 Download PDF

Info

Publication number
KR870009478A
KR870009478A KR870003028A KR870003028A KR870009478A KR 870009478 A KR870009478 A KR 870009478A KR 870003028 A KR870003028 A KR 870003028A KR 870003028 A KR870003028 A KR 870003028A KR 870009478 A KR870009478 A KR 870009478A
Authority
KR
South Korea
Prior art keywords
transistor
input circuit
current voltage
emitter
power
Prior art date
Application number
KR870003028A
Other languages
English (en)
Other versions
KR900004591B1 (ko
Inventor
가즈노리 츠가루
야스히로 스기모토
Original Assignee
와타리 스기이치로
가부시키 가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이치로, 가부시키 가이샤 도시바 filed Critical 와타리 스기이치로
Publication of KR870009478A publication Critical patent/KR870009478A/ko
Application granted granted Critical
Publication of KR900004591B1 publication Critical patent/KR900004591B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

입력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기본회로도.
제2도는 본 발명의 일실시예에 따른 회로도.
제3도는 제2도에 도시된 회로의 입력신호와 추력회로간의 관계에 대한 시뮬레이션결과를 나타내는 도면이다.
10…제3전원, 11…입력단자,
12…저항, 13…트랜지스터,
14…제1전원, 15…제2전원,
16…다이오드, 17…저항(전류전압변환기),
18…ECL IC, 19…트랜지스터,
20…부하저항, 21…제4전원,
22…트랜지스터, 23…저항,
24…MOS트랜지스터, 25…전원선로,
26…MOS트랜지스터, 27…MOS트랜지스터,
28…트랜지스터, 29…저항,
30―32…저항, 33…다이오드.

Claims (5)

  1. 부극성전위레벨의 입력신호를 정극성 전위레벨의 출력신호로 변환시켜 주는 입력회로에 있어서,
    입력회로를 수신하는 입력단자(11)와, 이 입력단자(11)에 에미터가 접속된 제1트랜지스터(13), 제1트랜지스터(13)의 베이스에 부극성전위의 바이어스전압을 인가해 주는 바이어스수단(22, 23, 30―33), 제1트랜지스터(13)의 동작상태에 따라 출력신호의 레벨을 변환시켜 주는 전류 전압변환수단(24) 및 이 전류전압변환수단(24)에 전류를 공급해 주는 전원선로(25)로 구성된 것을 특징으로 하는 입력회로.
  2. 제1항에 있어서, 제1트랜지스터(13)의 컬렉터전위가 접지 전위 이하로 떨어지는 것을 방지해 주는 클램핑수단(28)이 추기로 구성되어 이루어진 것을 특징으로 하는 입력회로.
  3. 제2항에 있어서, 바이어스수단(22, 23)은 클랩핑수단(28)의 출력에 의해 베이스가 바이어스 되는 제2 트랜지스터(22)와, 제1트랜지스터(13)의 에미터와 제1트랜지스터(13)의 베이스와 제2트랜지스터(22)의 에미터간의 접속점 사이에 접속된 저항(23)을 구비하여 이루어진 것을 특징으로 하는 입력회로.
  4. 제2항에 있어서, 클램핑수단(28)은 전원선로(25)로 부터 전원이 공급되어지되, 그에 에미터가 제1트랜지스터(13)의 컬렉터에 접속되어 있는 제3트랜지스터(28)를 구비하여 이루어진 것을 특징으로 하는 입력회로.
  5. 제1항에 있어서, 전류전압변환수단(24)은 전원선로(25)로 부터 전원이 공급되어지되, 그의 드레인이 제1트랜지스터(13)의 컬렉터에 접속되어짐과 더불어 그의 드레인과 게이트가 직접상호 접속되어진 P챈널 MOS트랜지스터(24)를 구비하여 이루어진 것을 특징으로 하는 입력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870003028A 1986-03-31 1987-03-31 입력회로 KR900004591B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-72843 1986-03-31
JP61072843A JPS62230222A (ja) 1986-03-31 1986-03-31 入力回路
JP72843 1986-03-31

Publications (2)

Publication Number Publication Date
KR870009478A true KR870009478A (ko) 1987-10-27
KR900004591B1 KR900004591B1 (ko) 1990-06-30

Family

ID=13501075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003028A KR900004591B1 (ko) 1986-03-31 1987-03-31 입력회로

Country Status (5)

Country Link
US (1) US4798981A (ko)
EP (1) EP0239939B1 (ko)
JP (1) JPS62230222A (ko)
KR (1) KR900004591B1 (ko)
DE (1) DE3781919T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585599B2 (ja) * 1987-06-05 1997-02-26 株式会社日立製作所 出力インタ−フエ−ス回路
US4857766A (en) * 1987-10-30 1989-08-15 International Business Machine Corporation BiMos input circuit
US5144163A (en) * 1988-03-14 1992-09-01 Matsushita Electric Industrial Co., Ltd. Dynamic BiCMOS logic gates
JPH06103839B2 (ja) * 1988-12-28 1994-12-14 株式会社東芝 半導体論理回路
US5001362A (en) * 1989-02-14 1991-03-19 Texas Instruments Incorporated BiCMOS reference network
US4914321A (en) * 1989-04-10 1990-04-03 Motorola, Inc. BIMOS level convertor
JP2549729B2 (ja) * 1989-04-26 1996-10-30 株式会社東芝 半導体集積回路
JP2540971B2 (ja) * 1990-03-13 1996-10-09 日本電気株式会社 レベル変換回路
JP2800522B2 (ja) * 1992-02-03 1998-09-21 日本電気株式会社 電流切換回路
US5264745A (en) * 1992-08-28 1993-11-23 Advanced Micro Devices, Inc. Recovering phase and data from distorted duty cycles caused by ECL-to-CMOS translator
JP3257504B2 (ja) * 1998-03-30 2002-02-18 株式会社日立製作所 半導体記憶装置
US6362652B1 (en) 1999-12-20 2002-03-26 Fujitsu Microelectronics, Inc. High voltage buffer for submicron CMOS

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56106427A (en) * 1980-01-25 1981-08-24 Mitsubishi Electric Corp Transister logical circuit
JPS585029A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd レベル変換回路
DE3217512A1 (de) * 1982-05-10 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
US4453095A (en) * 1982-07-16 1984-06-05 Motorola Inc. ECL MOS Buffer circuits
JPS59215122A (ja) * 1983-05-23 1984-12-05 Fujitsu Ltd トランジスタ回路
JPH0720059B2 (ja) * 1984-05-23 1995-03-06 株式会社日立製作所 トランジスタ回路
JPS6157118A (ja) * 1984-08-29 1986-03-24 Toshiba Corp レベル変換回路
US4677320A (en) * 1985-05-02 1987-06-30 Fairchild Semiconductor Corporation Emitter coupled logic to transistor transistor logic translator
JPS6269719A (ja) * 1985-09-24 1987-03-31 Toshiba Corp レベル変換論理回路

Also Published As

Publication number Publication date
DE3781919T2 (de) 1993-02-18
US4798981A (en) 1989-01-17
DE3781919D1 (de) 1992-11-05
JPS62230222A (ja) 1987-10-08
EP0239939A2 (en) 1987-10-07
EP0239939A3 (en) 1988-12-14
EP0239939B1 (en) 1992-09-30
KR900004591B1 (ko) 1990-06-30

Similar Documents

Publication Publication Date Title
KR880012020A (ko) 디지탈/아날로그 변환기
KR840002176A (ko) 반도체 집적회로 장치
KR890000959A (ko) 출력 인터페이스 회로
KR840004280A (ko) 표시 구동장치
KR870009478A (ko) 입력회로
KR900010529A (ko) 전압 발생회로
KR860007753A (ko) 반도체 집전회로
KR920008498A (ko) 전력 mosfet용 쌍방향 전류 감지 회로
KR920003670A (ko) D/a 변환기
KR890009004A (ko) 바이폴라-cmos 회로
KR930007095A (ko) 조정된 바이폴라 시모스 출력 버퍼
KR880005768A (ko) 데이타 형성 회로
KR910010850A (ko) Mos형 파우워 트랜지스터에서의 전류 검출회로
KR890001287A (ko) 논리 레벨 변환기 회로
KR920022675A (ko) 정전압 회로
KR940001568A (ko) 레벨 변환 회로
KR830006990A (ko) 정전류 회로
US4698519A (en) Monolithically integratable high-efficiency control circuit for switching transistors
KR850006988A (ko) 푸시-풀 증폭기
KR870005458A (ko) 반도체 집적회로장치
KR880005743A (ko) 비교기
KR890016769A (ko) 바이폴라트랜지스터와 mosfet의 복합으로 형성된 논리회로
KR900702642A (ko) 광대역 증폭기
KR850008050A (ko) 반도체 집적회로장치
KR890017884A (ko) 인터페이스회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee