KR880005768A - 데이타 형성 회로 - Google Patents

데이타 형성 회로 Download PDF

Info

Publication number
KR880005768A
KR880005768A KR870011429A KR870011429A KR880005768A KR 880005768 A KR880005768 A KR 880005768A KR 870011429 A KR870011429 A KR 870011429A KR 870011429 A KR870011429 A KR 870011429A KR 880005768 A KR880005768 A KR 880005768A
Authority
KR
South Korea
Prior art keywords
circuit
coupled
transistor
input
base
Prior art date
Application number
KR870011429A
Other languages
English (en)
Other versions
KR950007691B1 (ko
Inventor
에릭 매인 더블유.
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR880005768A publication Critical patent/KR880005768A/ko
Application granted granted Critical
Publication of KR950007691B1 publication Critical patent/KR950007691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
    • H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
    • H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용 없음

Description

데이타 형성 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3도는 본 발명의 회로의 한 실시예를 도시한 개략 다이어드램.
제 4도는 본 발명의 양호한 실시예를 도시한 개략 다이어그램.

Claims (10)

  1. 용량성 소자를 통하여 입력부에 공급왼 교류 입력신호에 응답하여 출력부에 직각 출력 펄스를 발생시키는 데이타 형성회로는 ; 교류 입력 신호의 포지티브 반 사이클 동안 입력부를 통하여 흐르는 전류가 제공되도록 교류 입력 신호에 의해 순방 향으로 바이어스 되는 입력에 결합된 제 1전극을 갖고 있는 제 1반도체 PN 접합과, 교류 입력 신호의 네가티브 반 사이클동안 입력부를 통하여 흐르는 전류가 제공되도록 교류 입력 신호에 의해 순방향 바이어스되는 입력에 연결된 제 1전극을 갖고 있는 제 2반도체 PN 전합을 갖고 있고, 교류 신호에 응답하여 구동 전류를 제공하는 제 1회로 수단 ; 상기 제 1 및 제 2반도체 PN접합에 바이어싱을 제공하는 수단 ; 및, 상기 제 1 및 제 2PN 접합에 흐르는 전류에 응답하여 상기 제 1 및 제 2반도체 PN 접합에 연결되어 출력 펄스를 제공하는 제 2회로 수단을 포함하여, 상기 출력 펄스는 상기 제 1PN 접합에 흐르는 상기 전류가 상기 제 2PN에 접합에 흐르는 상기 전류보다 클때는 제 1레벨 상태에 있고, 상기 제1PN 접합을 흐르는 상기 전류가 상기 제 2PN 접합을 흐르는 상기 전류보다 작을때는 제 2레벨 상태에 있는 것을 특징으로 하는 데이타 형성 회로.
  2. 제1항에 있어서, 상기 바이어싱 수단은 상기 제 1 및 제 2PN 접합을 정지동작 상태에 바이어스하는 것을 특징으로 하는 데이타 형성 회로.
  3. 제2항에 있어서, 상기 제 1PN 접합은 제 1트랜지스터이고, 베이스-에미터 통로는 상기 바이어스 회로의 제 1출력 단자와 데이타 형성 회로의 입력부사이에 연결되어 있고, 그것은 콜렉터는 상기 제 2회로 수단에 결합되어 있으며, 상기 제 2PN 접합은 상기 제 1트랜지스터로부터 반대 전도성 형태인 제 2트랜지스터이며, 그것의 베이스-에미터 통로는 상기 바이어스 회로의 제 2출력부와 데이타형성 회로의 입력부사이에 결합되어 있고, 그것의 콜렉터는 상기 제 2회로 수단에 결합되어 있는 것을 특징으로 하는 데이타 형성 회로.
  4. 제3항에 있어서, 상기 제 2회로 수단은 상기 제 1트랜지스터에 흐르는 전류에 응답하여 제 1회로 노드에 비례 전률를 공급하고, 상기 제 2트랜지스터에 흐르는 전류에 응답하여 상기 제 1회로 노드로부터 비례전류를 싱크하는 전류 미러 회로, 및 상기 제1회로 노드에 결합된 입력부와 데이타 형성회로의 출력에 연결된 출력부를 갖고 있으며 상기 전류미러 회로에 응답하여 출력 펄스를 발생시키는 스위칭 회로 수단을 포함하는 것을 특징으로 하는 데이타 형성 회로.
  5. 제4항에 있어서, 상기 전류 미러 회로는 상기 제 1트랜지스터의 상기 콜렉터에 결합된 입력부와 상기 제 1회로 노드에 결합된 출력부를 갖고 있는 제 1전류 미러 회로 및 상기 제 2트렌지스터의 상기 콜렉터에 결합된 입력부와 상기 제 1회로 노드에 결합된 출력부를 갖고 있는 제 2전류 미러 회로를 포함하는 것을 특징으로 하는 데이타 형성 회로.
  6. 제5항에 있어서, 상기 바이어스 회로가 에미터, 콜렉터 및 베이스를 갖고 있는 제 제3트랜지스터, 상기 제 3트랜지스터의 상기 콜렉터와 에미터를 제 1및 제 2전원 전도체 사이에 결합시키는 저항 수단, 및 베이스 구동 전류를 상기 제 3트랜지스터의 상기 베이스에 공급하는 수단을 포함하는 것을 특징으로 하는 데이타 형성 회로.
  7. 제 6항에 있어서, 베이스 전류를 공급하는 상기 수단은 상기 제 3트랜지스터의 콜렉터에 결합되는 에미터,상기 제 3트랜지스터의 상기 베이스에 결합되는 콜렉터 및 베이스를 갖고 있는 제 4트랜지스터, 및 상기 제 4트랜지스터의 상기 베이스에 결합되는 상기 콜렉터 및 베이스와, 상기 제 3트랜지스터의 상기 에미터에 결합되는 상기 에미터를 갖고 있는 제 5트랜지스터를 포함하는 것을 특징으로 하는 데이타 형성 회로.
  8. 제 6항에 있어서, 베이스구동 전류를 공급하는 상기 수단은 상기 제 3트랜지스터의 베이스에 결합되는 베이스와 콜렉터 및 상기 제 3트랜지스터의 상기 콜렉터에 결합되는 에미터를 갖고 있는 제 4트랜지스터를 포함하는 것을 특징으로 하는 데이타 형성 회로.
  9. 제 1항에 있어서, 상기 제 2회로 수단은 회로의 입력에 결합된 제 1입력부, 바이어싱 전위의 상기 소스에 결합된 제 2입력 및 상기 회로의 출력에 연결된 출력부를 갖고 있는 비교기를 포함하는 것을 특징으로 하는 데이타 형성 회로.
  10. 제 8항에 있어서, 상기 제 1반도체 PN 접합은 회로와 입력에 인가된 에노드와 바이어스 전위의 상기 소스에 결합된 캐소드를 구비하는 제 1다이오드이며, 상기 제 2반도체 PN 접합은 바이어스 전위의 상기 소스에 결합된 에노드와 회로의 입력에 결합된 캐소드를 구비하는 제 2다이오드인 것을 특징으로 하는 데이타 형성 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870011429A 1986-10-16 1987-10-15 데이타 형성회로 KR950007691B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/919,349 US4728815A (en) 1986-10-16 1986-10-16 Data shaping circuit
US919349 1992-07-23
US919,349 1992-07-23

Publications (2)

Publication Number Publication Date
KR880005768A true KR880005768A (ko) 1988-06-30
KR950007691B1 KR950007691B1 (ko) 1995-07-14

Family

ID=25441932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011429A KR950007691B1 (ko) 1986-10-16 1987-10-15 데이타 형성회로

Country Status (4)

Country Link
US (1) US4728815A (ko)
JP (1) JPH07105698B2 (ko)
KR (1) KR950007691B1 (ko)
GB (1) GB2196499B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281861A (en) * 1989-11-30 1994-01-25 Compaq Computer Corporation Sine wave clock distribution with high voltage output
US5500615A (en) * 1991-12-06 1996-03-19 Tektronix, Inc. Low power CCD driver with symmetrical output drive signal
DE4200681A1 (de) * 1992-01-14 1993-07-15 Bosch Gmbh Robert Schaltungsanordnung zur unterspannungserkennung
US5227963A (en) * 1992-04-16 1993-07-13 Westinghouse Electric Corp. Flat-top waveform generator and pulse-width modulator using same
US5365120A (en) * 1992-09-21 1994-11-15 Motorola, Inc. Data slicer with hold
US5451937A (en) * 1993-08-16 1995-09-19 Badger Meter, Inc. Universal generator interface module
JP2611725B2 (ja) * 1993-09-13 1997-05-21 日本電気株式会社 カスコード回路
DE19739960C2 (de) * 1997-09-11 2000-11-30 Siemens Ag Signalregenerierungsschaltung
US6091272A (en) * 1997-12-18 2000-07-18 Vlsi Technologies, Inc. Low power clock squarer with tight duty cycle control
US6753705B1 (en) * 2000-07-27 2004-06-22 Sigmatel, Inc. Edge sensitive detection circuit
WO2005039044A1 (en) * 2003-10-15 2005-04-28 Koninklijke Philips Electronics N.V. Electronic circuit for amplification of a bipolar signal
EP2016771B1 (en) * 2006-05-11 2012-12-19 Thomson Licensing Frequency translation module data clamp
DE102013201686A1 (de) * 2013-02-01 2014-08-21 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zur Wandlung eines Sinussignals in ein Rechtecksignal, sowie Verwendung hierfür

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374461A (en) * 1964-02-25 1968-03-19 Ibm Physiological monitoring system
US3818356A (en) * 1968-05-10 1974-06-18 Japan Atomic Energy Res Inst Pulse-shape discriminating circuit, for discriminating between pulses of differing amplitude and time duration
GB1306115A (ko) * 1970-04-08 1973-02-07
SU374725A1 (ru) * 1971-08-30 1973-03-20 Устройство для формирования прямоугольных импульсов из синусоидального напряжения
US3810090A (en) * 1972-09-15 1974-05-07 Avco Corp Pneumatic tire low pressure monitoring and warning system
US3895237A (en) * 1973-07-05 1975-07-15 Ibm Peak detector
JPS57117835U (ko) * 1981-01-17 1982-07-21
JPS5990412A (ja) * 1982-11-15 1984-05-24 Nec Corp 双方向性定電流駆動回路
JPS59129589A (ja) * 1983-01-13 1984-07-25 Jeol Ltd 高周波ゼロクロス信号検出回路

Also Published As

Publication number Publication date
US4728815A (en) 1988-03-01
JPS63114410A (ja) 1988-05-19
GB2196499A (en) 1988-04-27
GB2196499B (en) 1991-04-17
JPH07105698B2 (ja) 1995-11-13
KR950007691B1 (ko) 1995-07-14
GB8719489D0 (en) 1987-09-23

Similar Documents

Publication Publication Date Title
KR880005768A (ko) 데이타 형성 회로
KR870008243A (ko) 기준전압발생 회로
KR0136875B1 (ko) 전압-전류 변환기
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR920008498A (ko) 전력 mosfet용 쌍방향 전류 감지 회로
KR900700990A (ko) 드라이버 회로
KR870006569A (ko) 현장 프로그램가능 장치
KR870009478A (ko) 입력회로
KR900013520A (ko) BiCMOS기준 회로망 및 기준 전압 발생 방법
KR950010367A (ko) 대칭적인 스위칭 지연을 갖는 트랜슬레이터 회로
KR860003702A (ko) 시뮬레이트된 트랜지스터/다이오드 및 포락선 검파기
KR950026102A (ko) 입력 신호에 대한 향상된 응납 속도를 가진 전류 버퍼 회로
KR940022929A (ko) 광 결합기 장치
KR850006737A (ko) 전류원 장치
KR950034156A (ko) 온도 검출 회로
KR920022675A (ko) 정전압 회로
KR880002063A (ko) 회로 장치
KR940020151A (ko) 아날로그 컬러신호를 수신하는 액정 디스플레이장치용 신호레벨 변환회로
KR850006988A (ko) 푸시-풀 증폭기
KR850006989A (ko) 달링턴 트랜지스터 장치 및 이를 이용한 푸시풀 증폭기
KR870001698A (ko) 트렌지스터 인버터의 베이스 드라이브 회로
KR930024160A (ko) 반도체집적회로장치
KR920010295A (ko) 전류 임계 검출기 회로
KR910003976A (ko) 전화기용 전원회로
KR850008050A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee