JPS63114410A - データ整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般に高周波、高利得の受信機に関し、更に詳
細には、このような受信機に利用して受信信号の前縁お
よび後縁を改善する回路に関する。

［従来の技術］ 高周波高利得受信システムは無数の用途に使用されてい
る。たとえば、ディジタルデータ通信機器は一般的に高
周波、高利得周波数シフトキーインク（ＦＳＫ）受信機
を備えている。ディジタルデータは承知のとおり受信さ
れ復調される。

送信されたディジタルデータは受信機の中間段階を通じ
て方形波ディジタルデータが正弦波に一層近い形になる
ようにゆがめられることがときどきある。このような場
合には、データは有益な情報ビットを得るために再整形
しなければならない。

従来技術のシステムはデータビットを方形にするのにコ
ンパレータを使用してきた。しかしながらある受信機、
たとえば、ＦＳＫ受信臨では、データ信号の直流（ＤＣ
）レベルはコンパレータの基準電圧からドリフトする可
能性がある。これは交流（ＡＣ）結合により解決するこ
とができるが、こうした回路はもはや１つの極性の長い
ビット列を処理することができない。

この問題は従来技術の１つの広帯域ＦＳＫ受信機、すな
わちモトローラ社が製作したＭＣ３３５６型受信機で、
「浮動」コンパレータの入力を横切る背面結合クランプ
ダイオード（ｂａｃｋ　ｔｏ　ｂａｃｋｃｌａｍｐｉｎ
ｇ　ｄｉｏｄｅｓ）を用いて解決された。

［発明が解決しようとする問題点］ この機構は入力が大きく電源電圧が充分な場合には極め
て良く動作するが、２つの背面結合ダイオードにバイア
スが必要のため、電源電圧および信号レベルが低い場合
には使用することができない。

したがって上述の問題を克服するデータ整形回路の必要
性が存在する。

本発明の目的は、改良されたデータ整形回路を提供する
ことである。

本発明の他の目的は、改良されたデータ整形集積回路を
提供することである。

［問題点を解決するための手段］ 上記のおよび他の目的によれば、交番入力信号が加えら
れる入力と、方形パルスが発生する出力と、その正の半
サイクルの期間入力信号により順方向にバイアスされる
第１のＰＮ接合と、その負の半サイクルの期間入力信号
により順方向にバイアスされる第２のＰＮ接合と、第１
および第２のＰＮ接合を貫流する電流を比較し、これに
応じて出力パルスを発生する回路とを有する、集積回路
の形に製作するに適するデータ整形回路が提供される。

［実施例コ 第１図には上述のＭＣ３３５６型広帯域ＦＳＫ受信機に
データ整形のために使用されているデータ整形回路８の
「浮動」コンパレータ１０を示しである。コンパレータ
１０はそれぞれのエミッタが電流源１８に差動的に接続
されているＮＰ、Ｎトランジスタ１４および１６を有す
る差動増幅器１２を備えている。トランジスタ１４およ
び１６のコレクタはトランジスタを流れる差動電流を出
力２２で単一出力電流に変換する差動・単一変換回路（
ｄｉｆｆｅｒｅｎｔｉａｌ−ｔｏ−ｓｉｎｇｌｅ　ｅｎ
ｄｅｄ　ｃｏｎｖｅｒｔｅｒｃｉｒｃｕｉｔ）　２０に
結合されている。出力２２はインバータ２３を経てＮＰ
Ｎトランジスタ２４のベースに接続されるとともにその
コレクタはデータ整形回路１０の出力２６に結合されて
いる。トランジスタ２４のエミッタは、電流ｗ、１８と
ともに、端子２８に負またはグランドの基準電位源を供
給される。差動増幅器１２の入力３０と３２とはそれぞ
れトランジスタ１４および１６のベース電極に結合され
ている。内部ベース電流源３４および３６はそれぞれの
トランジスタ１４および１６のベースにＩｂの電流を供
給する。電流源３４および３６は、変換器回路２０と同
様に正の供給レール３８に接続されて動作電位■。Ｃを
受ける。逆結合（ｂａｃｋ　ｔｏ　ｂａｃｋ）クランプ
ダイオード４０および４２は入力３０および３２にまた
がって接続されている。デカップリングコンデンサ４３
は入力３２とグランド基準との間に接続されている。

第２図を参照してデータ整形回路１０の動作を説明する
。下記の説明では人力３２に加えられる入力信号は人力
３４に現われる信号に関して正であると仮定するが、逆
も真であり得ることが理解される。コンデンサ４３は「
浮動」基準となって入力段での周波数偏移に追随する。

入力３０での大きな電圧偏移（第２Ａ図の波形４４）に
対して、入力３２に、１ダイオード電圧により入力３０
の電圧に追随する電圧（第２Ｂ図の波形４６）が発生す
ることになる。このように、時刻１０とｔｌとの間に、
ダイオード４０は順方向にバイアスされてコンデンサ４
３を充電し、入力３２の電圧は入力３０の電圧よりダイ
オードをはさむ電圧降下分だけ小さい。ｔｌで入力３０
の電圧はピークとなって振幅が減少し始め、コンデンサ
４３はもはや充電しないようになる。したがって人力３
２の電圧レベルは時刻ｔ２まで一定になっている。ｔ２
で入力３０の電圧が減少して人力３２の電圧と等しくな
る。その後、コンパレータ１０の出力の状態が切換ねる
。時刻ｔ２の前に、トランジスタ１４はそのベースがト
ランジスタ１６のベースに関して順方向にバイアスされ
るにつれて導通し、トランジスタ１６のコレクタの電圧
が高になり、出力トランジスタ２４がインバータ２３を
介して遮断されるようになる。これによって出力２６が
高出力レベル状態（第２図のＣの波形４８）となる。次
いで入力３０での入力信号が人力３２に保持されている
電圧より低くなるにつれてトランジスタ１６が導通し、
トランジスタ１４が非導通となる。このようにしてトラ
ンジスタ１６のコレクタの電圧レベルが下がって出力ト
ランジスタ２４が導通する。次に、コンパレータ１０の
出力が高レベル状態から低レベル状態に切換わる。人力
３２の電圧は入力３０の電圧が入力３２の電圧より１ダ
イオード電圧低くなってコンデンサ４３がダイオード４
２を通して放電できるようになるまでコンデンサ４３に
よって一定に保持される。したがって、人力３２の電圧
は入力信号に追随するが、入力信号が、時刻ｔ３に負方
向のピークに達するまでは１ダイオード電圧だけ高い値
になっている。この時刻に、入力信号は増加し始め、こ
れによりダイオード４２が非導通になるにつれてコンデ
ンサ４３の放電が停止する。

ｔ４で入力３０の電圧が入力３２の電圧と等しくなり（
コンパレータ１０の境界スイッチング状態）、入力信号
が入力３２の電圧を超えるとコンパレータ１０の出力の
状態が切換ねる。コンパレータ１０の出力は入力３０に
加えられる入力信号が方向を変えてからある時間間隔の
後にレベル状態が切換えられる。このように、送信中に
ゆがめられる可能性のあるデータビットはデータ整形回
路１０により整形され、出力２６にデータパルスとして
現われる。

上記の従来技術のデータ整形回路は動作に対して２つの
入力端子が必要であるという点で１つの欠点を持ってい
る。別のピンアウトを利用できるようにするためにデー
タ整形回路１０に２つの入力が必要でおるということを
除くことが望ましい。

第３図に戻ると、２つの入力端子の必要性を除去したデ
ータ整形回路５０が示されている。第３図に示す構成要
素は、続く第４図とともに、第１図の同様の構成要素に
対応するものは同じ参照番号が付けであることが理解さ
れる。上述の方法で整形される交番入力信号はそれぞれ
の電圧源（図示せず）からコンデンサ４３に入力５２で
加えられる。コンデンサ４３は上）小の人力３２とは反
対に入力３０に対して直列に配置されている。ダイオー
ド４０および４２は今度はコンパレータの反転入力と非
反転入力との間に逆結合されており、非反転入力は■Ｂ
ＩＡＳにも接続されている。

入力信号の振幅が少なくとも２ダイオード電圧であれば
、データ整形回路５０は加えられる交番入力信号を方形
にするデータ整形回路８に関して先に述べたと実質上同
じ方法で動作する。したがって、交番信号が正のピーク
値まで増大するにつれてダイオード４０はコンデンサ４
３を充電する。

この時間中コンパレータ１０の出力は高レベル状態すな
わち第１のレベル状態になっている。コンパレータ１０
の出力は入力信号がそのピーク値から１ダイオード電圧
下まで減少するまでこの状態を保ち、その時点でコンパ
レータ１０の出力は低いレベル状態すなわち第２の出力
レベル状態に切換ねる。その後コンパレータ１０は第２
のレベル状態になっているがコンデンサ４３は交番信号
がその負のピーク値に達し、その正のピーク値に向って
増大し始めるまでダイオード４２を通して放電する。交
番信号の振幅が１ダイオード電圧だけ大きい値となる点
でコンパレータは再び出力状態を切換える。

上述のデータ整形回路は電源電位が充分な場合には極め
て良く動作するが、電源電圧が２ボルト未満の場合には
、２つのクランピングダイオードにバイアス電圧が必要
であるため、動作しない。

今度は第４図に移ると、上述のバイアス問題を克服する
とともに入力を１つだけしか必要としない本発明のデー
タ整形回路５４が示されている。

回路５４は第１および第２の電源導体５６および５Ｂを
備えており、これらの間に電源が接続されている。デー
タ入力信号は単一の入力端子６０に供給される。出力デ
ータパルスは出力６２、すなわちトランジスタ６４のコ
レクタに供給される。

トランジスタ６４のエミッタは導体５８に戻されている
が、そのベースは抵抗６６を介してＮＰＮトランジスタ
６８のエミッタに結合されている。

トランジスタ６８のコレクタは導体５６に戻されており
、そのベースはノード７０でカレントミラー回路７２の
出力に接続されている。カレントミラー回路７２は相補
的カレントミラー７４および７６を備えている。カレン
トミラー７４はそのベースが相互に接続されているＰＮ
Ｐトランジスタ７８および８０を備えている。トランジ
スタ７８と８０とのエミッタは電源導体５６に接続され
ているが、トランジスタ７８のベースはそのコレクタと
トランジスタ８２のコレクタとに接続され、トランジス
タ８０のコレクタはノード７０に接続されている。カレ
ントミラー７６はそのベースが相互に接続されそのエミ
ッタが電源導体５８に戻されているＮＰＮトランジスタ
８４および８６を備えている。トランジスタ８４のベー
スはそのコレクタとＰＮＰトランジスタ８８のコレクタ
とに接続されている。トランジスタ８６のコレクタはノ
ード７０に接続されている。トランジスタ８２と８８は
直列に接続されており、それらのエミッタは入力６０に
接続され、そのそれぞれのコレクタはカレントミラー７
４および７６の入力に結合されている。バイアス回路９
０は静止状態でトランジスタ８２および８８をバイアス
して入力６０に高い入力インピーダンスが得られるよう
にするのに使用される。バイアス回路９０は、図示の目
的で、そのコレクタ・エミッタ導通径路が抵抗９４およ
び９６を経由して電源導体５６と５８との間に結合して
いるＮＰＮトランジスタ９２を備えている。トランジス
タ９２のコレクタとエミッタとはそれぞれトランジスタ
８２と８８とのベースに結合している。ＰＮＰトランジ
スタ９８はそのエミッタとコレクタとがトランジスタ９
２のコレクタとベースとの間に結合しているトランジス
タ９２にベース駆動電流を供給する。トランジスタ９８
のベースはダイオード接続されたトランジスタ１００の
コレクタとベースとに接続されており、そのエミッタは
トランジスタ８８のベースに結合されている。データ整
形回路５４は集積回路の形で製作するのに適しているこ
とが理解される。

今度はデータ整形回路５４の休止動作状態について説明
する。コンデンサ４３に入力交番信号が加えられていな
い状態でバイアス回路９０は休止状態にあるクランピン
グダイオード／トランジスタ８２および８８をバイアス
して入力６０に高インピーダンスを提供するが、２ボル
ト未満の供給電圧で回路を動作することができるように
している。前述の事項を実現させるために、バイアス回
路９０が回路５４の正常動作中クランピングに充分な電
流が利用できるとともにトランジスタ８２および８８を
貫流する休止バイアス電流が最小になるようにしている
。トランジスタ９８および１’　ＯＯはトランジスタ８
２および８８のベース間に２ダイオ一ド分の電圧降下を
与え、トランジスタ９８および１００を貫流する電流を
最小限にすることによりトランジスタ８２および８８の
ベース間の電圧ではクランピングトランジスタを完全に
導通させるには不充分となる。ただし、通常動作中トラ
ンジスタ９２を通る全電流は、トランジスタ９８を貫流
する休止電流の大きざのβ（ベータ）倍でおるが、トラ
ンジスタ８２および８８をクランプするのに利用できる
。

通常動作では、入力信号を加えない状態で、トランジス
タ８２および８８を貫流する電流は理想的に等しくなり
かつカレントミラー７４および７６によって同等に反映
されるのでトランジスタ６８を導通させるのに利用でき
る余分な電流は無い。この状態ではトランジスタ６４は
遮断されたままであり出力は第１のレベル状態にある。

コンデンサ４３に加えられる交番入力信号が正になると
トランジスタ８８はトランジスタ８２よりよく導通し始
め、これによってコンデンサをクランプする。この状態
では、カレントミラー７６はその入力にカレントミラー
７４の入力に供給されるよりも多い電流が供給されるこ
とになり、カレントミラー７４の出力に与えられるより
も大きな電流をノード７０で吸込もうとする。トランジ
スタ６８は、したがってそのベースに利用できる余分な
電流が無いので遮断状態のままになっており、出力は第
１のレベル状態のままでおる。入力信号が負になると、
トランジスタ８２はトランジスタ８８より一層導電的と
なり、カレントミラー７４はカレントミラー７６の出力
から吸込まれるよりも多い電流をノード７０に供給する
。このようにしてトランジスタ６８を導通させるための
余分な電流が得られ、これによりトランジスタ６４が導
通する。したがって出力６２における出力信号はトラン
ジスタ６４が導通するのに応じて第２のレベル状態に切
換ねる。上述のように、トランジスタ８２と８８とはカ
レントミラー回路７２およびトランジスタ６８と協同し
て、第１図および第３図を参照して上に述べたクランピ
ングと比較とを組合せ提供する。

［発明の効果］ 上に述べたことは、これに加えられる、送信中にゆがめ
られたディジタルデータを再整形する新規なデータ整形
回路である。このデータ整形回路は、外部入力を１つし
か必要とせず、また本発明の１つの特徴によれば、２ポ
ルトの電源で動作することができる。

【図面の簡単な説明】

第１図は従来のデータ整形コンパレータを示す概要回路
図でおる。 第２図は第１図の従来のコンパレータの動作を説明する
のに役立つ波形図でおる。 第３図は本発明の回路の１実施例を示す概要回路図でお
る。 第４図は本発明の好ましい実施例を示す簡略回路図でお
る。 １０．５４・・・データ整形回路、 １２・・・差動増幅器、 １８．３４．３６・・・電流源、 ２２．２６．６２・・・出力、 ３０．３２．６０・・・入力、 ４０．４２・・・クランピングダイオード、５６．５８
・・・電源導体、 ７４．７６・・・カレントミラー。

Claims (1)

1. 【特許請求の範囲】 １、容量性素子を介してその入力に供給される交番入力
   信号に応じて出力に方形出力パルスを発生するデータ整
   形回路であって、 入力に結合している第１の電極を有し、その正の半サイ
   クルの期間交番入力信号により順方向にバイアスされて
   電流を貫流させる第１の半導体ＰＮ接合と、入力に結合
   している第１の電極を有し、その負の半サイクルの期間
   交番入力信号により順方向にバイアスされて電流を貫流
   させる第２の半導体ＰＮ接合とを備え、交番信号に応じ
   て電流駆動を行う第１の回路と、 前記第１および第２の半導体ＰＮ接合をバイアスする回
   路と、 前記第１および第２の半導体ＰＮ接合に結合しており、
   前記第１および第２のＰＮ接合を流れる前記電流に応じ
   て、前記第１のＰＮ接合を流れる前記電流が前記第２の
   ＰＮ接合を流れる前記電流より大きいとき第１のレベル
   状態にあり、前記第１のＰＮ接合を流れる前記電流が前
   記第２のＰＮ接合を流れる前記電流より小さいとき第２
   のレベル状態にある出力パルスを発生する第２の回路と
   、を具備することを特徴とするデータ整形回路。 ２、前記第１のＰＮ接合は、ベース・エミッタ径路が前
   記バイアス回路の第１の出力端子とデータ整形回路の入
   力との間に結合しており、そのコレクタが前記第２の回
   路に結合している第１のトランジスタであり、 前記第２のＰＮ接合は前記第１のトランジスタとは逆の
   導電型の第２のトランジスタであつて、そのベース・エ
   ミッタ径路は前記バイアス回路の第２の出力とデータ整
   形回路の入力との間に結合しており、そのコレクタは前
   記第２の回路に結合しているものである特許請求の範囲
   第１項に記載の回路。 ３、前記第２の回路は、 前記第１のトランジスタを流れる電流に応じて第１の回
   路ノードに比例電流を供給し、前記第２のトランジスタ
   を流れる電流に応じて前記第１の回路ノードから比例電
   流を吸い出すカレントミラー回路と、 入力が前記第１の回路ノードに結合し、出力がデータ整
   形回路の出力に結合して、前記カレントミラー回路に応
   答して出力パルスを発生するスイッチング回路と、 を備えている特許請求の範囲第２項に記載の回路。