JP3423150B2 - レベル検出回路 - Google Patents
レベル検出回路Info
- Publication number
- JP3423150B2 JP3423150B2 JP15688396A JP15688396A JP3423150B2 JP 3423150 B2 JP3423150 B2 JP 3423150B2 JP 15688396 A JP15688396 A JP 15688396A JP 15688396 A JP15688396 A JP 15688396A JP 3423150 B2 JP3423150 B2 JP 3423150B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistors
- circuit
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力交流信号のレ
ベルを検出するレベル検出回路に関するもので、特に、
微少な入力交流信号でもレベルを正確に検出できるレベ
ル検出回路に関する。
ベルを検出するレベル検出回路に関するもので、特に、
微少な入力交流信号でもレベルを正確に検出できるレベ
ル検出回路に関する。
【０００２】
【従来の技術】入力信号の振幅を検出するものとしては
様々なものがあるが、全波整流を使いものとして、図２
の回路が考えられる。図２において、今、入力端子
（１）に図３（ａ）の入力信号が印加されたとする。図
３（ａ）の入力信号は、全波整流回路（２）で全波整流
されて、図３（ｂ）のようになる。ここで、コンパレー
タ（３）の基準電圧回路（４）の電圧を図３（ｂ）のＶ
Rのレベルに設定すると、コンパレータ（３）の出力端
には図３（ｃ）の実線の信号が得られる。図３（ｃ）の
実線の信号は、時定数回路（５）で積分され、図３
（ｃ）の点線の信号Ｖ１に変換されて出力端子（６）に
導出される。
様々なものがあるが、全波整流を使いものとして、図２
の回路が考えられる。図２において、今、入力端子
（１）に図３（ａ）の入力信号が印加されたとする。図
３（ａ）の入力信号は、全波整流回路（２）で全波整流
されて、図３（ｂ）のようになる。ここで、コンパレー
タ（３）の基準電圧回路（４）の電圧を図３（ｂ）のＶ
Rのレベルに設定すると、コンパレータ（３）の出力端
には図３（ｃ）の実線の信号が得られる。図３（ｃ）の
実線の信号は、時定数回路（５）で積分され、図３
（ｃ）の点線の信号Ｖ１に変換されて出力端子（６）に
導出される。
【０００３】次に、入力端子（１）に図３（ｄ）の小レ
ベルの入力信号が印加されたとする。図３（ｄ）の入力
信号は、全波整流回路（２）で全波整流されて、図３
（ｅ）のようになる。ここで、コンパレータ（３）の基
準電圧回路（４）の電圧は図３（ｅ）のＶRのレベルで
あるので、コンパレータ（３）の出力端には図３（ｆ）
のパルス状の信号が得られる。図３（ｆ）のパルス信号
は、時定数回路（５）で積分され、図３（ｆ）の点線の
信号Ｖ２に変換されて出力端子（６）に導出される。
ベルの入力信号が印加されたとする。図３（ｄ）の入力
信号は、全波整流回路（２）で全波整流されて、図３
（ｅ）のようになる。ここで、コンパレータ（３）の基
準電圧回路（４）の電圧は図３（ｅ）のＶRのレベルで
あるので、コンパレータ（３）の出力端には図３（ｆ）
のパルス状の信号が得られる。図３（ｆ）のパルス信号
は、時定数回路（５）で積分され、図３（ｆ）の点線の
信号Ｖ２に変換されて出力端子（６）に導出される。
【０００４】このため、入力信号の振幅が大きい時には
図３（ｃ）の信号Ｖ１が得られ、入力信号の振幅が小さ
い時には図３（ｆ）の信号Ｖ２が得られる。従って、図
２の装置によれば、入力信号の振幅に応じた出力信号が
得られる。
図３（ｃ）の信号Ｖ１が得られ、入力信号の振幅が小さ
い時には図３（ｆ）の信号Ｖ２が得られる。従って、図
２の装置によれば、入力信号の振幅に応じた出力信号が
得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
装置ではＩＣ化した際に素子のバラツキがあるときは基
準電圧回路（４）の電圧ＶRが変動し、最終的なＤＣ電
圧が変動してしまうという欠点があった。特に小信号の
レベル検出を行う場合には、基準電圧回路（４）の電圧
ＶRの値も微少値となるがこの場合には全波整流回路
（２）の出力信号の無信号レベルＶ0がＶR＜Ｖ0になっ
てしまい、レベル検出が出来なくなるおそれがあった。
装置ではＩＣ化した際に素子のバラツキがあるときは基
準電圧回路（４）の電圧ＶRが変動し、最終的なＤＣ電
圧が変動してしまうという欠点があった。特に小信号の
レベル検出を行う場合には、基準電圧回路（４）の電圧
ＶRの値も微少値となるがこの場合には全波整流回路
（２）の出力信号の無信号レベルＶ0がＶR＜Ｖ0になっ
てしまい、レベル検出が出来なくなるおそれがあった。
【０００６】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力交流信号のレベルを検出するレ
ベル検出回路であって、エミッタが共通接続された第１
及び第２トランジスタと該第１トランジスタのコレクタ
に接続された第１負荷回路と前記第２トランジスタのコ
レクタに接続された第２負荷回路とを備える第１差動増
幅器と、抵抗値の等しい２つの抵抗の第１直列接続回路
と該第１直列接続回路をエミッタ間に接続した第３及び
第４トランジスタとを備え、前記第１差動増幅器の２つ
の出力信号が前記第３及び第４トランジスタのベースに
印加される第２差動増幅器と、エミッタが共通接続され
た第５及び第６トランジスタを備え、前記第１差動増幅
器の２つの出力信号が前記第５及び第６トランジスタの
ベースに印加される第３差動増幅器とを備え、前記第２
差動増幅器の前記第１直列接続回路の接続中点の電圧を
基準電圧として前記第３差動増幅器の前記第５及び第６
トランジスタの共通エミッタからの電圧をレベル比較す
ることにより前記入力交流信号のレベル検出を行うよう
にしたことを特徴とする。
みなされたもので、入力交流信号のレベルを検出するレ
ベル検出回路であって、エミッタが共通接続された第１
及び第２トランジスタと該第１トランジスタのコレクタ
に接続された第１負荷回路と前記第２トランジスタのコ
レクタに接続された第２負荷回路とを備える第１差動増
幅器と、抵抗値の等しい２つの抵抗の第１直列接続回路
と該第１直列接続回路をエミッタ間に接続した第３及び
第４トランジスタとを備え、前記第１差動増幅器の２つ
の出力信号が前記第３及び第４トランジスタのベースに
印加される第２差動増幅器と、エミッタが共通接続され
た第５及び第６トランジスタを備え、前記第１差動増幅
器の２つの出力信号が前記第５及び第６トランジスタの
ベースに印加される第３差動増幅器とを備え、前記第２
差動増幅器の前記第１直列接続回路の接続中点の電圧を
基準電圧として前記第３差動増幅器の前記第５及び第６
トランジスタの共通エミッタからの電圧をレベル比較す
ることにより前記入力交流信号のレベル検出を行うよう
にしたことを特徴とする。
【０００７】
【発明の実施の形態】図１は、本発明のレベル検出回路
を示すもので、（７）はエミッタが共通接続された第１
及び第２トランジスタ（８）（９）と該第１トランジス
タ（８）のコレクタに接続された第１及び第２抵抗（１
０）（１１）からなる第１負荷回路（１２）と前記第２
トランジスタ（９）のコレクタに接続された第３及び第
４抵抗（１３）（１４）からなる第２負荷回路（１５）
とを備える第１差動増幅器、（１６）は抵抗値の等しい
２つの抵抗（１７）（１８）の直列接続回路（１９）と
該直列接続回路（１９）をエミッタ間に接続した第３及
び第４トランジスタ（２０）（２１）とを備え、前記第
１差動増幅器（７）の２つの出力信号が前記第３及び第
４トランジスタ（２０）（２１）のベースに印加される
第２差動増幅器、（２２）はエミッタが共通接続された
第５及び第６トランジスタ（２３）（２４）を備え、前
記第１差動増幅器（７）の２つの出力信号が前記第５及
び第６トランジスタ（２３）（２４）のベースに印加さ
れる第３差動増幅器、（２５）はエミッタが共通接続さ
れたトランジスタ（２６）（２７）を備え、前記第１差
動増幅器（７）の２つの出力信号が印加され前記第２差
動増幅器（１６）の前記第１直列接続回路（１９）の接
続中点の電圧を基準電圧として前記第３差動増幅器（２
２）の前記第５及び第６トランジスタ（２３）（２４）
の共通エミッタからの電圧をレベル検出する第４差動増
幅器、（２８）はエミッタが共通接続されたトランジス
タ（２９）（３０）を備え、前記第１差動増幅器（７）
の２つの出力信号を更に増幅する第５差動増幅器であ
る。
を示すもので、（７）はエミッタが共通接続された第１
及び第２トランジスタ（８）（９）と該第１トランジス
タ（８）のコレクタに接続された第１及び第２抵抗（１
０）（１１）からなる第１負荷回路（１２）と前記第２
トランジスタ（９）のコレクタに接続された第３及び第
４抵抗（１３）（１４）からなる第２負荷回路（１５）
とを備える第１差動増幅器、（１６）は抵抗値の等しい
２つの抵抗（１７）（１８）の直列接続回路（１９）と
該直列接続回路（１９）をエミッタ間に接続した第３及
び第４トランジスタ（２０）（２１）とを備え、前記第
１差動増幅器（７）の２つの出力信号が前記第３及び第
４トランジスタ（２０）（２１）のベースに印加される
第２差動増幅器、（２２）はエミッタが共通接続された
第５及び第６トランジスタ（２３）（２４）を備え、前
記第１差動増幅器（７）の２つの出力信号が前記第５及
び第６トランジスタ（２３）（２４）のベースに印加さ
れる第３差動増幅器、（２５）はエミッタが共通接続さ
れたトランジスタ（２６）（２７）を備え、前記第１差
動増幅器（７）の２つの出力信号が印加され前記第２差
動増幅器（１６）の前記第１直列接続回路（１９）の接
続中点の電圧を基準電圧として前記第３差動増幅器（２
２）の前記第５及び第６トランジスタ（２３）（２４）
の共通エミッタからの電圧をレベル検出する第４差動増
幅器、（２８）はエミッタが共通接続されたトランジス
タ（２９）（３０）を備え、前記第１差動増幅器（７）
の２つの出力信号を更に増幅する第５差動増幅器であ
る。
【０００８】尚、図１において、図２と同一の回路ブロ
ックについては同一の符号を付し、説明を省略する。図
１では、前記第１抵抗（１０）及び第３抵抗（１３）の
抵抗値を等しく設定するとともに前記第２抵抗（１１）
及び第４抵抗（１４）の抵抗値を等しく設定している。
ックについては同一の符号を付し、説明を省略する。図
１では、前記第１抵抗（１０）及び第３抵抗（１３）の
抵抗値を等しく設定するとともに前記第２抵抗（１１）
及び第４抵抗（１４）の抵抗値を等しく設定している。
【０００９】図１では入力端子（３１）（３２）からの
入力交流信号を第１差動増幅器（７）及び第５差動増幅
器（２８）でリミッタ増幅し、出力端子（３３）（３
４）に導出している。このリミッタ増幅している信号の
振幅を正確に検出したい場合を示している。図１におい
て、今、入力端子（３１）（３２）に入力交流信号が印
加されたとする。すると、第１及び第２トランジスタ
（８）（９）のコレクタには互いに逆位相の出力信号が
発生し、第２差動増幅器（１６）及び第３差動増幅器
（２２）のトランジスタのベースに印加される。
入力交流信号を第１差動増幅器（７）及び第５差動増幅
器（２８）でリミッタ増幅し、出力端子（３３）（３
４）に導出している。このリミッタ増幅している信号の
振幅を正確に検出したい場合を示している。図１におい
て、今、入力端子（３１）（３２）に入力交流信号が印
加されたとする。すると、第１及び第２トランジスタ
（８）（９）のコレクタには互いに逆位相の出力信号が
発生し、第２差動増幅器（１６）及び第３差動増幅器
（２２）のトランジスタのベースに印加される。
【００１０】尚、第１及び第２トランジスタ（８）
（９）のコレクタ出力信号は、第５差動増幅器（２８）
にも印加される。第２差動増幅器（１６）は、抵抗値の
等しい２つの抵抗（１７）（１８）の直列接続回路（１
９）をエミッタ間に接続した第３及び第４トランジスタ
（２０）（２１）から構成されている。第３及び第４ト
ランジスタ（２０）（２１）のエミッタには互いに逆位
相の信号が発生し、該２つの逆位相の信号は、その交流
レベルが等しく抵抗（１７）（１８）の抵抗値も等しい
ので抵抗（１７）（１８）の接続点Ａには一定の直流電
圧が発生する。
（９）のコレクタ出力信号は、第５差動増幅器（２８）
にも印加される。第２差動増幅器（１６）は、抵抗値の
等しい２つの抵抗（１７）（１８）の直列接続回路（１
９）をエミッタ間に接続した第３及び第４トランジスタ
（２０）（２１）から構成されている。第３及び第４ト
ランジスタ（２０）（２１）のエミッタには互いに逆位
相の信号が発生し、該２つの逆位相の信号は、その交流
レベルが等しく抵抗（１７）（１８）の抵抗値も等しい
ので抵抗（１７）（１８）の接続点Ａには一定の直流電
圧が発生する。
【００１１】一方、第３差動増幅器（２２）は、第５及
び第６トランジスタ（２３）（２４）のエミッタが共通
接続されているので、全波整流動作を行う。今、第２抵
抗（１１）及び第４抵抗（１４）の抵抗値がゼロだとす
ると、第３トランジスタ（２０）のエミッタには図４
（ａ）に示す直流信号Ｖ0上に交流信号が対称に発生す
る。ここで、第１抵抗（１０）及び第３抵抗（１３）の
抵抗値Ｒ１と、第２抵抗（１１）及び第４抵抗（１４）
の抵抗値Ｒ２の抵抗比を適当に設定すると、点Ａの直流
電圧は、図４（ｂ）に示すように直流信号Ｖ0から直流
信号ＶRに変化できる。
び第６トランジスタ（２３）（２４）のエミッタが共通
接続されているので、全波整流動作を行う。今、第２抵
抗（１１）及び第４抵抗（１４）の抵抗値がゼロだとす
ると、第３トランジスタ（２０）のエミッタには図４
（ａ）に示す直流信号Ｖ0上に交流信号が対称に発生す
る。ここで、第１抵抗（１０）及び第３抵抗（１３）の
抵抗値Ｒ１と、第２抵抗（１１）及び第４抵抗（１４）
の抵抗値Ｒ２の抵抗比を適当に設定すると、点Ａの直流
電圧は、図４（ｂ）に示すように直流信号Ｖ0から直流
信号ＶRに変化できる。
【００１２】一方、第３差動増幅器（２２）の第５及び
第６トランジスタ（２３）（２４）の共通エミッタ点Ｂ
には、直流信号Ｖ0を中心に振れる信号が全波整流され
た図４（ｂ）の実線の交流信号が表れる。点Ａ及び点Ｂ
の信号は、第４差動増幅器（２５）のトランジスタ（２
６）（２７）のベースに印加され、レベル比較される。
すると、トランジスタ（２７）のコレクタには図４
（Ｃ）に実線で示す比較出力が電流として発生し、時定
数回路（５）で積分され、図４（ｃ）の点線の信号ＶDE
Tに変換されて出力端子（６）に導出される。
第６トランジスタ（２３）（２４）の共通エミッタ点Ｂ
には、直流信号Ｖ0を中心に振れる信号が全波整流され
た図４（ｂ）の実線の交流信号が表れる。点Ａ及び点Ｂ
の信号は、第４差動増幅器（２５）のトランジスタ（２
６）（２７）のベースに印加され、レベル比較される。
すると、トランジスタ（２７）のコレクタには図４
（Ｃ）に実線で示す比較出力が電流として発生し、時定
数回路（５）で積分され、図４（ｃ）の点線の信号ＶDE
Tに変換されて出力端子（６）に導出される。
【００１３】ここで、点Ａ及び点Ｂの信号は、ともに第
１差動増幅器（７）からベース・エミッタ路を介して得
られており、直流信号ＶRは抵抗比で設定されるので、
その値の相対値に変動はほとんどない。ＩＣでの抵抗比
は正確に設定できる。このため、点Ａ及び点Ｂの信号
は、バラツキに対して相対的な変動を有さず、無信号レ
ベルＶ0がＶR＜Ｖ0になることはない。
１差動増幅器（７）からベース・エミッタ路を介して得
られており、直流信号ＶRは抵抗比で設定されるので、
その値の相対値に変動はほとんどない。ＩＣでの抵抗比
は正確に設定できる。このため、点Ａ及び点Ｂの信号
は、バラツキに対して相対的な変動を有さず、無信号レ
ベルＶ0がＶR＜Ｖ0になることはない。
【００１４】従って、図１の回路によれば、微少な入力
信号に対しても正確にレベル検出できる。尚、図１の回
路では第３差動増幅器（２２）への入力信号を第１及び
第２トランジスタ（８）（９）のコレクタ出力信号から
得ているが、ある程度の振幅があればどのような信号レ
ベルでも良く、第１負荷回路（１２）及び第２負荷回路
（１５）を複数の抵抗で構成し、途中の接続点から得る
ようにしてもよい。
信号に対しても正確にレベル検出できる。尚、図１の回
路では第３差動増幅器（２２）への入力信号を第１及び
第２トランジスタ（８）（９）のコレクタ出力信号から
得ているが、ある程度の振幅があればどのような信号レ
ベルでも良く、第１負荷回路（１２）及び第２負荷回路
（１５）を複数の抵抗で構成し、途中の接続点から得る
ようにしてもよい。
【００１５】
【発明の効果】以上述べた如く、本発明によれば、第２
差動増幅器の第１直列接続回路の接続中点の電圧を基準
電圧として第３差動増幅器の第５及び第６トランジスタ
の共通エミッタからの電圧をレベル検出するようにして
いるので、基準電圧とレベル比較される信号との間に相
対的なレベル変動がなくなり、微少な入力信号に対して
も正確にレベル検出できる。
差動増幅器の第１直列接続回路の接続中点の電圧を基準
電圧として第３差動増幅器の第５及び第６トランジスタ
の共通エミッタからの電圧をレベル検出するようにして
いるので、基準電圧とレベル比較される信号との間に相
対的なレベル変動がなくなり、微少な入力信号に対して
も正確にレベル検出できる。
【図１】本発明のレベル検出回路を示すブロック図であ
る。
る。
【図２】従来のレベル検出回路を示すブロック図であ
る。
る。
【図３】図２の説明に供するための波形図である。
【図４】図１の説明に供するための波形図である。
（７） 第１差動増幅器
（１６） 第２差動増幅器
（２２） 第３差動増幅器
（２５） 第４差動増幅器
Claims (2)
- 【請求項１】 入力交流信号のレベルを検出するレベル
検出回路であって、エミッタが共通接続された第１及び
第２トランジスタと該第１トランジスタのコレクタに接
続された第１負荷回路と前記第２トランジスタのコレク
タに接続された第２負荷回路とを備える第１差動増幅器
と、 抵抗値の等しい２つの抵抗の第１直列接続回路と該第１
直列接続回路をエミッタ間に接続した第３及び第４トラ
ンジスタとを備え、前記第１差動増幅器の２つの出力信
号が前記第３及び第４トランジスタのベースに印加され
る第２差動増幅器と、 エミッタが共通接続された第５及び第６トランジスタを
備え、前記第１差動増幅器の２つの出力信号が前記第５
及び第６トランジスタのベースに印加される第３差動増
幅器とを備え、前記第２差動増幅器の前記第１直列接続
回路の接続中点の電圧を基準電圧として前記第３差動増
幅器の前記第５及び第６トランジスタの共通エミッタか
らの電圧をレベル比較することにより前記入力交流信号
のレベル検出を行うようにしたことを特徴とするレベル
検出回路。 - 【請求項２】 入力交流信号のレベルを検出するレベル
検出回路であって、エミッタが共通接続された第１及び
第２トランジスタと該第１トランジスタのコレクタに接
続された第１及び第２抵抗からなる第１負荷回路と前記
第２トランジスタのコレクタに接続された第３及び第４
抵抗からなる第２負荷回路とを備える第１差動増幅器
と、 抵抗値の等しい２つの抵抗の直列接続回路と該直列接続
回路をエミッタ間に接続した第３及び第４トランジスタ
とを備え、前記第１差動増幅器の２つの出力信号が前記
第３及び第４トランジスタのベースに印加される第２差
動増幅器と、 エミッタが共通接続された第５及び第６トランジスタを
備え、前記第１差動増幅器の２つの出力信号が前記第５
及び第６トランジスタのベースに印加される第３差動増
幅器とを備え、前記第１抵抗及び第３抵抗の抵抗値を等
しく設定するとともに前記第２抵抗及び第４抵抗の抵抗
値を等しく設定し前記第２差動増幅器の前記直列接続回
路の接続中点の電圧を基準電圧として前記第３差動増幅
器の前記第５及び第６トランジスタの共通エミッタから
の電圧をレベル比較することによ り前記入力交流信号の
レベル検出を行うようにしたことを特徴とするレベル検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15688396A JP3423150B2 (ja) | 1996-06-18 | 1996-06-18 | レベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15688396A JP3423150B2 (ja) | 1996-06-18 | 1996-06-18 | レベル検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013167A JPH1013167A (ja) | 1998-01-16 |
| JP3423150B2 true JP3423150B2 (ja) | 2003-07-07 |
Family
ID=15637483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15688396A Expired - Fee Related JP3423150B2 (ja) | 1996-06-18 | 1996-06-18 | レベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423150B2 (ja) |
-
1996
- 1996-06-18 JP JP15688396A patent/JP3423150B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013167A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685048A (en) | AC-DC transformation circuit | |
| JPS63114410A (ja) | データ整形回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPS6359197B2 (ja) | ||
| JP2755184B2 (ja) | Ａｓｋ変調における復調回路 | |
| JPH045949B2 (ja) | ||
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| US4132907A (en) | Full wave rectifier circuit | |
| WO1999037019A1 (en) | Detector circuit | |
| JPH0216042B2 (ja) | ||
| JP3421710B2 (ja) | Ｆｓｋ受信信号振幅検波回路 | |
| JPH0528814Y2 (ja) | ||
| JP3943767B2 (ja) | 電圧比検出回路 | |
| SU1376236A1 (ru) | Усилитель | |
| JPS6338889B2 (ja) | ||
| JPS5929373Y2 (ja) | 電力検出回路 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JPS5847891B2 (ja) | 直流再生回路 | |
| JPH0240541Y2 (ja) | ||
| JPS5830321Y2 (ja) | 検波回路 | |
| SU1298840A1 (ru) | Устройство дл детектировани амплитудно-модулированных сигналов | |
| JPH0629747A (ja) | 周波数弁別回路 | |
| JPH0690239B2 (ja) | 振幅検出回路 | |
| JPH06303054A (ja) | 電圧制限機能付き演算増幅回路 | |
| JPH0451084B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |