JP3421710B2 - Ｆｓｋ受信信号振幅検波回路 - Google Patents
Ｆｓｋ受信信号振幅検波回路Info
- Publication number
- JP3421710B2 JP3421710B2 JP28963693A JP28963693A JP3421710B2 JP 3421710 B2 JP3421710 B2 JP 3421710B2 JP 28963693 A JP28963693 A JP 28963693A JP 28963693 A JP28963693 A JP 28963693A JP 3421710 B2 JP3421710 B2 JP 3421710B2
- Authority
- JP
- Japan
- Prior art keywords
- fsk
- detection circuit
- received signal
- amplitude detection
- signal amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＦＳＫ（周波数偏移キー
イング）受信信号振幅検波回路に関し、特に高速コヒー
レントＦＳＫ方式における受信機の受信入力レベル検波
器に関するものである。
イング）受信信号振幅検波回路に関し、特に高速コヒー
レントＦＳＫ方式における受信機の受信入力レベル検波
器に関するものである。
【０００２】
【従来の技術】ＦＳＫ受信信号の振幅検波回路としては
種々のものが提案されているが、その例を図４に示す。
尚、この図４の回路例は特開平３−２３０６０６号公報
に示されたものである。
種々のものが提案されているが、その例を図４に示す。
尚、この図４の回路例は特開平３−２３０６０６号公報
に示されたものである。
【０００３】図において、ＦＳＫ受信信号の相補信号３
１３，３１４はエミッタ共通の差動対トランジスタ３０
１，３０２の各ベース入力となっている。このエミッタ
共通接続点には入力信号の振幅に相関のある信号すなわ
ち全波整流信号が現れるので、この信号を、抵抗３０
４，コンデンサ３１１からなる平滑回路３２１で平滑化
し、この平滑出力をオペアンプ３１７の正相入力へ抵抗
３０６を介して印加している。
１３，３１４はエミッタ共通の差動対トランジスタ３０
１，３０２の各ベース入力となっている。このエミッタ
共通接続点には入力信号の振幅に相関のある信号すなわ
ち全波整流信号が現れるので、この信号を、抵抗３０
４，コンデンサ３１１からなる平滑回路３２１で平滑化
し、この平滑出力をオペアンプ３１７の正相入力へ抵抗
３０６を介して印加している。
【０００４】このオペアンプ３１７の逆相入力には、バ
イアス電圧３１２にてベースバイアスされたトランジス
タ３０３と定電流源３１６とからなるエミッタフォロワ
回路３２２の出力が抵抗３０５を介して印加されてい
る。このオペアンプ３１７による増幅出力３２０に検波
出力が得られるようになっている。
イアス電圧３１２にてベースバイアスされたトランジス
タ３０３と定電流源３１６とからなるエミッタフォロワ
回路３２２の出力が抵抗３０５を介して印加されてい
る。このオペアンプ３１７による増幅出力３２０に検波
出力が得られるようになっている。
【０００５】尚、３０９，３１０はバイアス電圧、３０
７，３０８は抵抗を夫々示している。
７，３０８は抵抗を夫々示している。
【０００６】
【発明が解決しようとする課題】この様な振幅検波回路
においては、その応答特性がオペアンプ３１７の特性に
より定まり、例えば高速コヒーレントＦＳＫ方式を用い
た入力レベルが数１０ｄＢに亘って変化しかつ最大受信
レベルよりも約半分低下した場合に、信号断をビット伝
送速度である１００ｎｓに近い速度で検出するために
は、オペアンプ３１７の特性が極めて良いものを用いる
必要があり、コスト的には現実的ではない。
においては、その応答特性がオペアンプ３１７の特性に
より定まり、例えば高速コヒーレントＦＳＫ方式を用い
た入力レベルが数１０ｄＢに亘って変化しかつ最大受信
レベルよりも約半分低下した場合に、信号断をビット伝
送速度である１００ｎｓに近い速度で検出するために
は、オペアンプ３１７の特性が極めて良いものを用いる
必要があり、コスト的には現実的ではない。
【０００７】また、図４の回路構成では構成要素が多く
複雑化して集積化にも適さないという欠点がある。
複雑化して集積化にも適さないという欠点がある。
【０００８】本発明の目的は、簡単な回路構成で高速コ
ヒーレントＦＳＫ方式の受信信号の振幅検波に適したＦ
ＳＫ受信信号振幅検波回路を提供することである。
ヒーレントＦＳＫ方式の受信信号の振幅検波に適したＦ
ＳＫ受信信号振幅検波回路を提供することである。
【０００９】
【課題を解決するための手段】本発明によるＦＳＫ受信
信号振幅検波回路は、ＦＳＫ受信信号が互いに逆相でベ
ースに供給されエミッタが共通接続された一対のトラン
ジスタと、この一対のトランジスタのエミッタ共通接続
点にエミッタが接続されベースに所定バイアス電圧が供
給された第３のトランジスタと、この第３のトランジス
タのコレクタ出力を平滑化する平滑化手段とを含むこと
を特徴としている。
信号振幅検波回路は、ＦＳＫ受信信号が互いに逆相でベ
ースに供給されエミッタが共通接続された一対のトラン
ジスタと、この一対のトランジスタのエミッタ共通接続
点にエミッタが接続されベースに所定バイアス電圧が供
給された第３のトランジスタと、この第３のトランジス
タのコレクタ出力を平滑化する平滑化手段とを含むこと
を特徴としている。
【００１０】
【実施例】以下に本発明の実施例につき図面を用いて説
明する。
明する。
【００１１】図１は本発明の実施例の回路図である。図
において、コヒーレントＦＳＫ受信信号は入力端子１か
らリミッタ特性を有する差動増幅器５へ入力されて増幅
及びリミッタ処理される。
において、コヒーレントＦＳＫ受信信号は入力端子１か
らリミッタ特性を有する差動増幅器５へ入力されて増幅
及びリミッタ処理される。
【００１２】リミッタ処理の必要性は、後段の回路のダ
イナミックレンジを軽減して回路設計を容易とするため
であり、受信信号の振幅が極端に大きなものを振幅制限
してある一定振幅にすることにより、後段回路のダイナ
ミックレンジを小さくすることが可能となると共に、ノ
イズ等を除去して信号処理をし易くするためのものでも
ある。
イナミックレンジを軽減して回路設計を容易とするため
であり、受信信号の振幅が極端に大きなものを振幅制限
してある一定振幅にすることにより、後段回路のダイナ
ミックレンジを小さくすることが可能となると共に、ノ
イズ等を除去して信号処理をし易くするためのものでも
ある。
【００１３】このリミッタ機能を有する差動増幅器５か
らは一対の相補的な出力信号６，７が得られる。この相
補信号６，７はカツプリングコンデンサ８，９及びバイ
アス抵抗１０〜１３を介してエミッタ共通接続された一
対のトランジスタ１４，１５の各ベース入力となってい
る。この一対のトランジスタ１４，１５のエミッタ共通
点２３は抵抗１７を介して負電源４（ＶEE）に接続さ
れ、コレクタは共に正電源３（Ｖcc）に接続されてい
る。
らは一対の相補的な出力信号６，７が得られる。この相
補信号６，７はカツプリングコンデンサ８，９及びバイ
アス抵抗１０〜１３を介してエミッタ共通接続された一
対のトランジスタ１４，１５の各ベース入力となってい
る。この一対のトランジスタ１４，１５のエミッタ共通
点２３は抵抗１７を介して負電源４（ＶEE）に接続さ
れ、コレクタは共に正電源３（Ｖcc）に接続されてい
る。
【００１４】このエミッタ共通点２３には、両トランジ
スタ１４，１５のベース入力である差動信号が両波整流
された波形が現れる。そこで、この両波整流波形を導出
すべく第３のトランジスタ１６が設けられている。この
トランジスタ１６のエミッタはエミッタ共通点２３に接
続されており、ベースには、抵抗２０〜２２によるバイ
アス回路のバイアス電圧が印加されており、このベース
バイアス電圧は抵抗２２を可変とすることで変化自在と
なっている。
スタ１４，１５のベース入力である差動信号が両波整流
された波形が現れる。そこで、この両波整流波形を導出
すべく第３のトランジスタ１６が設けられている。この
トランジスタ１６のエミッタはエミッタ共通点２３に接
続されており、ベースには、抵抗２０〜２２によるバイ
アス回路のバイアス電圧が印加されており、このベース
バイアス電圧は抵抗２２を可変とすることで変化自在と
なっている。
【００１５】トランジスタ１６のコレクタには負荷抵抗
１８及びコンデンサ１９が並列に設けられており、差動
入信号のレベルとトランジスタ１６のベースバイアス電
圧（トランジスタ１６の動作点設定電圧）とに応じた出
力電圧が、コンデンサ１９にて平滑化されて出力２とし
て得られるようになっている。
１８及びコンデンサ１９が並列に設けられており、差動
入信号のレベルとトランジスタ１６のベースバイアス電
圧（トランジスタ１６の動作点設定電圧）とに応じた出
力電圧が、コンデンサ１９にて平滑化されて出力２とし
て得られるようになっている。
【００１６】尚、トランジスタ１６のベースバイアス電
圧は、受信信号のレベルが所定値、例えば規定入力レベ
ルの半値付近まで低下したとき出力２の電圧が１．４Ｖ
付近になる様に設定されるものとする。これは、後続の
回路の論理回路における閾値が１．４Ｖ付近にある場合
にレベル整合をとるためであり、他の閾値を有する論理
回路の場合には、その閾値に合わせてトランジスタ１６
のベースバイアス電圧は設定される。
圧は、受信信号のレベルが所定値、例えば規定入力レベ
ルの半値付近まで低下したとき出力２の電圧が１．４Ｖ
付近になる様に設定されるものとする。これは、後続の
回路の論理回路における閾値が１．４Ｖ付近にある場合
にレベル整合をとるためであり、他の閾値を有する論理
回路の場合には、その閾値に合わせてトランジスタ１６
のベースバイアス電圧は設定される。
【００１７】以上の構成により、受信入力信号のレベル
判定信号を得るためのリミッタ増幅、両波整流、増幅及
びレベル検出、平滑化の各機能を有する振幅検波回路が
得られたことになる。
判定信号を得るためのリミッタ増幅、両波整流、増幅及
びレベル検出、平滑化の各機能を有する振幅検波回路が
得られたことになる。
【００１８】図２及び図３は図１の回路の各部動作波形
図であり、図２は受信信号レベルが正常時の波形であっ
て、ミリッタ範囲にある正常入力の場合の検波動作波形
である。
図であり、図２は受信信号レベルが正常時の波形であっ
て、ミリッタ範囲にある正常入力の場合の検波動作波形
である。
【００１９】この動作波形から判る様に、信号断の検出
が約３０ｎｓの高速で行われていることが判る。この高
速性は、トランジスタ１４，１５の共通エミッタ出力で
ある両波整流出力を増幅してレベル検出する回路が、単
にトランジスタ１６を１個用いた構成とされているから
であり、従来のオペアンプに比し極めて簡単で高速動作
可能となるものである。
が約３０ｎｓの高速で行われていることが判る。この高
速性は、トランジスタ１４，１５の共通エミッタ出力で
ある両波整流出力を増幅してレベル検出する回路が、単
にトランジスタ１６を１個用いた構成とされているから
であり、従来のオペアンプに比し極めて簡単で高速動作
可能となるものである。
【００２０】図３は受信信号レベルが正常な入力レベル
範囲から低下した場合の動作波形であり、検出出力を
１．４Ｖの閾値で判定すると、常時信号断であることが
検知できることが判る。
範囲から低下した場合の動作波形であり、検出出力を
１．４Ｖの閾値で判定すると、常時信号断であることが
検知できることが判る。
【００２１】
【発明の効果】叙上の如く、本発明によれば、極めて簡
単にかつ高速動作可能なＦＳＫ受信信号の振幅検波回路
が得られることにより、よって高速コヒーレントＦＳＫ
信号の振幅検波に好適となるものである。
単にかつ高速動作可能なＦＳＫ受信信号の振幅検波回路
が得られることにより、よって高速コヒーレントＦＳＫ
信号の振幅検波に好適となるものである。
【図１】本発明の一実施例の回路図である。
【図２】図１の回路の入力信号レベル正常時の動作を示
す波形図である。
す波形図である。
【図３】図１の回路の入力信号レベル異常時の動作を示
す波形図である。
す波形図である。
【図４】従来のＦＳＫ受信信号振幅検波回路の一例を示
す回路図である。
す回路図である。
１ 入力信号
２ 出力信号
３，４ 電源
５ リミッタ差動増幅器
６，７ 相補出力
８，９ カップリングコンデンサ
１４，１５ エミッタ共通トランジスタ
１６ 第３のトランジスタ
１８ コレクタ負荷抵抗
１９ 平滑用コンデンサ
２０〜２２ ベースバイアス用抵抗
Claims (3)
- 【請求項１】 ＦＳＫ受信信号が互いに逆相でベースに
供給されエミッタが共通接続された一対のトランジスタ
と、この一対のトランジスタのエミッタ共通接続点にエ
ミッタが接続されベースに所定バイアス電圧が供給され
た第３のトランジスタと、この第３のトランジスタのコ
レクタ出力を平滑化する平滑化手段とを含むことを特徴
とするＦＳＫ受信信号振幅検波回路。 - 【請求項２】 前記ＦＳＫ受信信号の振幅を制限するリ
ミッタ手段を更に含み、このリミッタ出力の相補出力を
前記一対のトランジスタのベース入力とすることを特徴
とする請求項１記載のＦＳＫ受信信号振幅検波回路。 - 【請求項３】 前記ベースバイアスは変化自在に構成さ
れていることを特徴とする請求項１または２記載のＦＳ
Ｋ受信信号振幅検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28963693A JP3421710B2 (ja) | 1993-11-19 | 1993-11-19 | Ｆｓｋ受信信号振幅検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28963693A JP3421710B2 (ja) | 1993-11-19 | 1993-11-19 | Ｆｓｋ受信信号振幅検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07143190A JPH07143190A (ja) | 1995-06-02 |
| JP3421710B2 true JP3421710B2 (ja) | 2003-06-30 |
Family
ID=17745808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28963693A Expired - Fee Related JP3421710B2 (ja) | 1993-11-19 | 1993-11-19 | Ｆｓｋ受信信号振幅検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3421710B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2016771B1 (en) * | 2006-05-11 | 2012-12-19 | Thomson Licensing | Frequency translation module data clamp |
-
1993
- 1993-11-19 JP JP28963693A patent/JP3421710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07143190A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436931A (en) | FSK receiver | |
| US5801552A (en) | Voltage detector circuit | |
| JP3421710B2 (ja) | Ｆｓｋ受信信号振幅検波回路 | |
| US3691465A (en) | Low level am detector and automatic gain control network | |
| JP3437344B2 (ja) | 波形整形回路 | |
| US5337020A (en) | Differential radio frequency detector/comparator for power level control | |
| US4795919A (en) | Zero signal state detecting circuit | |
| JP3908643B2 (ja) | デジタル信号復調回路 | |
| US4241453A (en) | Citizens band radio receiver with squelch control | |
| US6556050B2 (en) | High speed signal window detection | |
| US4143330A (en) | Detector circuit | |
| JPH045949B2 (ja) | ||
| JPH0438567Y2 (ja) | ||
| JPS6318362B2 (ja) | ||
| US4027268A (en) | Demodulator for PM or FM signals | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPS6244620Y2 (ja) | ||
| JPS5844672Y2 (ja) | 雑音除去回路 | |
| JPS6119529Y2 (ja) | ||
| EP0585557A1 (en) | Non-linear burst mode data receiver | |
| JPS628975B2 (ja) | ||
| JPH09162931A (ja) | 光受信回路 | |
| JPS6121855Y2 (ja) | ||
| JPS6211088Y2 (ja) | ||
| JPH03273720A (ja) | 光受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |