JP3908643B2 - デジタル信号復調回路 - Google Patents
デジタル信号復調回路 Download PDFInfo
- Publication number
- JP3908643B2 JP3908643B2 JP2002304618A JP2002304618A JP3908643B2 JP 3908643 B2 JP3908643 B2 JP 3908643B2 JP 2002304618 A JP2002304618 A JP 2002304618A JP 2002304618 A JP2002304618 A JP 2002304618A JP 3908643 B2 JP3908643 B2 JP 3908643B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- peak hold
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路化されるデジタル信号復調回路に係り、特にＡＳＫ（振幅シフトキーイング）変調波を包絡線検波して２値化するデジタル信号復調回路に関するもので、例えばＲＦ（高周波）タグなどに使用されるものである。
【０００２】
【従来の技術】
最近のＲＦ（高周波）タグは、変調された電磁波を送受信することによって通信が行われるが、電池電源を省略するために上記電磁波を整流して内部回路の駆動電力も得ている。
【０００３】
図６は、ＲＦタグの一般的な構成例を示す。
【０００４】
図７（ａ）乃至（ｃ）は、図６のＲＦタグの動作を説明するために示す信号波形図である。
【０００５】
このＲＦタグにおいて、アンテナ部から得た電力は整流及び平滑部で半波整流とコンデンサによる平滑が行われて、包絡線検波電圧及び一次電源が得られる。上記一次電源は、電源電圧生成部のクランプ回路によって過剰な供給電流がシャントされることによって電圧上昇が抑えられ、この一次電源の出力電圧は、電源回路に入力され、定電圧化されて二次電源となり、復調部やロジック(Logic) ＆メモリ部等に与えられる。
【０００６】
一方、前記包絡線検波電圧は、復調部のＬＰＦ（ロウパスフィルタ）によって残留搬送波成分が除去され、検波出力（包絡線成分のみ）が復調回路に伝達される。この検波出力には前記電源回路から出力する二次電源電圧よりも高い直流電圧が重畳している。
【０００７】
前記復調回路は、包絡線成分入力を二次電源電圧と内部GND 電圧の２値化データに変換し、ロジック回路が扱えるようにする。２値化データに変換する際、包絡線成分入力をカップリングコンデンサを通して直流成分を除去した後、電圧比較回路で基準電圧との比較を行う方法がよく知られている。
【０００８】
上記復調回路の構成として、電圧比較回路の一方の入力に比較電圧が印加され、他方の入力に前記比較電圧でバイアスされた抵抗が接続される場合、バイアス抵抗と前記カップリングコンデンサは微分回路を形成してしまう。この場合、包絡線成分入力の変調符号がNRZ の場合は、データ偏移が無い期間が長い場合を考慮して、前記微分回路の遮断周波数を低くする必要がある。
【０００９】
しかし、微分回路の遮断周波数を低くすることは、微分回路の過渡的な時定数を大きくすることであり、データ偏移時に生じる直流変動が収束するのに長い時間を要することになってしまう。
【００１０】
また、無線データ伝送では、周波数の有効利用を目的として帯域幅を制限することが一般的に行われており、データの偏移は緩やかである。このようなデータ偏移が緩やかな変調信号が直流変動収束時間が長い微分回路を通過すると、データ偏移を検出するタイミングがずれてしまう。特にデータ偏移が無い状態が長く続いた後に短いデータ偏移が起きた時など、最悪の場合は検出できない状態となり、ビットエラーレートが悪化すると言う問題があった。
【００１１】
このような問題を回避するための復調回路の従来例を図８に示す。
【００１２】
図８に示す復調回路においては、包絡線成分入力INをカップリングコンデンサC1を介して直流成分を除去し、電圧比較回路COM1の非反転入力端子(+) に入力する。上記カップリングコンデンサC1の出力側には抵抗素子R1を介して基準電圧源VREFが接続されており、カップリングコンデンサC1は抵抗素子R1とともに微分回路を構成している。
【００１３】
前記電圧比較回路COM1の反転入力端子(VIN-)は、第１のスイッチ素子であるPMOSトランジスタP1および第１の差分電圧源Vdiff を順方向に介して前記基準電圧源VREFに接続されており、第２のスイッチ素子であるPMOSトランジスタP2および第２の差分電圧源Vdiff を逆方向に介して前記基準電圧源VREFに接続されている。
【００１４】
そして、前記電圧比較回路COM1の出力はインバータ回路を介して復調出力ノードに接続されており、上記電圧比較回路COM1およびインバータ回路の相補的な出力により前記第１のスイッチ素子P1および第２のスイッチ素子P2が制御される。
【００１５】
上記構成の復調回路は、データ偏移が無い期間が長い場合でもデータ偏移を検出するための対策として、微分回路の時定数を短く設定し、検出出力の２値レベルの状態によって電圧比較回路COM1の閾値を切り換える、いわゆるヒステリシスコンパレータを採用している。このヒステリシスコンパレータの２つの閾値は、固定値を与えても良いし、ピークホールド回路によって作っても良い。
【００１６】
次に、上記構成の復調回路の動作を説明する。この回路の動作を説明するための信号波形を図３中に示した。
【００１７】
ＲＦタグのリーダ・ライタからＡＳＫ変調波を送出する場合、搬送波から電力を取り出す関係上、無変調状態時に最大振幅とし、変調時に振幅を小さくするのが一般的である。よって、復調回路の入力データが"H" →"L" →"H" のように偏移する場合を例として動作説明する。
【００１８】
まず、微分回路通過後の直流電位をVREF、電圧比較回路COM1の２つの閾値（スレショールドレベル）の絶対値とVREFの差をVdiff で表わすと、VREFに対して高い方の閾値はVREF+Vdiff、低い側はVREF−Vdiff である。
【００１９】
今、電圧比較回路COM1の閾値がVREF−Vdiff になっていると仮定すると、復調回路出力RXD は"H" レベルを出力している。この状態から、データが"L" に偏移し、データ振幅がVdiff よりも大きければ、復調回路出力RXD は"L" に転じると共に、電圧比較回路COM1の閾値をVREF+Vdiffに切り換える。データ偏移後の微分回路通過後の波形VIN+は、短い時定数の微分曲線を描きながらVREFに収束するが、この時、既に電圧比較回路COM1の閾値がVREF+Vdiffに変化しているので、復調回路出力RXD は"L" に保たれる。そして、データが"H" に偏移して電圧比較回路COM1の閾値VREF+Vdiffよりも高くなると、復調回路出力RXD は"H" に、電圧比較回路COM1の閾値はVREF−Vdiff に転じる。そして、このような動作を繰り返す。
【００２０】
このようにデータの無偏移期間が長い場合でも偏移後の状態を保ち続けることができるので、微分回路の時定数を短くすることができる。これは、データの長い無偏移期間後の短いデータ偏移にも対応できることを意味している。
【００２１】
しかし、偏移後のデータ波形がVREFに収束している期間では、電圧的なノイズマージンがVdiff だけとなり、データ振幅が大きくてもS/N が悪化してしまうと言う問題がある。また、インパルス性ノイズ対策として、復調出力をサンプリングすることがあるが、誤反転状態までも保持してしまうので、効果が期待できなくなる。
【００２２】
さらに、回路が動作を始めた時や、ノイズによる誤反転によって電圧比較回路COM1の閾値が変わるので、初期化信号を与える必要がある。この初期化信号を与えるタイミングは受信開始直前がもっとも効果的であるが、調歩同期式のシステムでは、そのタイミングを得るのが難しい。
【００２３】
上記したような問題点を解決するために、本願発明者は、まず、図９に示すような構成の復調回路を考えた。
【００２４】
図９に示す復調回路においては、包絡線成分入力をカップリングコンデンサC1を介して直流成分を除去し、電圧比較回路COM1の非反転入力端子(+) に入力する。上記カップリングコンデンサC1の出力側は、電源(VDD) ノードとの間に定電流源I1が接続されており、接地(VSS) ノードとの間にPNP トランジスタQ1のエミッタ・コレクタ間が接続されている。ここで、カップリングコンデンサC1は定電流源I1とともに微分回路を構成しており、カップリングコンデンサC1はPNP トランジスタQ1とともにピークホールド回路を構成している。
【００２５】
前記VDD ノードとGND ノードとの間には、定電流源I2とPNP トランジスタQ2のエミッタ・コレクタ間が直列に接続されており、また、定電流源I3と抵抗素子R1が直列に接続されている。上記PNP トランジスタQ2のベースはGND ノードに接続されており、前記PNP トランジスタQ1のベースは、定電流源I3と抵抗素子R1の直列接続ノードに接続されている。そして、前記PNP トランジスタQ2のエミッタは電圧比較回路COM1の反転入力端子(VIN-)に接続されている。
【００２６】
次に、上記構成の復調回路の動作を説明する。この回路の動作を説明するための信号波形を図３中に示した。
【００２７】
まず、無入力状態では、ピークホールド回路の出力は、定電流源I1の電流によって発生するトランジスタQ1のベース・エミッタ間順方向電圧VBE1に定電流源I3の電流によって抵抗素子R1に発生する電圧降下(I3 ×R1) 分が加算された電圧となっている。この電圧は電圧比較回路COM1の非反転入力端子(+) に入力し、その反転入力端子(-) には、定電流源I2の電流によって発生するトランジスタQ2のベース・エミッタ間順方向電圧VBE2が入力する。
【００２８】
いま、VBE1= VBE2とすると、非反転入力端子(+) の方が(I3 ×R1) 分だけ高いので、復調回路出力RXD は"H" を出力している。データ偏移が"H" →"L" の時は、定電流源I1の電流はカップリングコンデンサC1の充電に費やされるので、トランジスタQ1がオフし、ピークホールド回路出力は入力に追随して下がる。そして、電圧比較回路COM1の反転入力端子(-) の電圧よりも下がった時点で、復調回路出力RXD は"L" に遷移する。そして、定電流源I1の電流とカップリングコンデンサC1の容量によって決まる時定数を無遷移時間よりも十分に長く設定すれば、入力が"L" の期間中、復調回路出力RXD は"L" を保持することができる。
【００２９】
データ偏移が"L" →"H" の時は、ピークホールド回路出力は入力に追随して上昇し、電圧比較回路COM1の反転入力端子(-) の電圧よりも高くなると、復調回路出力RXD が"H" に遷移する。この時、カップリングコンデンサC1の充電電流がトランジスタQ1のエミッタ電流として流れるので、このトランジスタQ1のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、ピークホールド回路出力は、初期状態の(VBE1+I3×R1) のレベルと殆んど変わらない電圧でクランプがかかり、直ぐに初期状態の電圧に収束する。そして、このような動作を繰り返す。
【００３０】
ここで、長い無偏移期間後の短いデータ偏移に対しては、ピークホールド回路通過後の直流変動が対数圧縮された小さな変動であるので、問題無く復調することができる。そして、データの無偏移期間中も、電圧比較回路COM1の入力には大きな振幅が得られるので、従来例の復調回路に比べてノイズマージンが大きく、初期化信号も必要無い。
【００３１】
しかし、電圧比較回路COM1の閾値である反転入力端子(-) の電圧が固定であるので、帯域制限された信号を復調する場合には、データ振幅によって電圧比較回路COM1の閾値を横切るタイミングが異なり、復調結果にデータ幅歪が生じるという問題がある。
【００３２】
なお、ＡＳＫ変調波を包絡線検波回路で検波した出力が良質でない場合にも、検波出力を遅延回路で所定位相だけ遅延させた遅延出力と前記検波出力を電圧比較回路で比較して２値化することによって、忠実に再生可能な「追従検波方式」が特許文献１に開示されている。
【００３３】
【特許文献１】
特開平７−１２３１２２号公報
【００３４】
【発明が解決しようとする課題】
上記したように直流電圧が重畳され、帯域制限されたデジタル信号を２値化する従来のデジタル信号復調回路は、ノイズマージンが小さいという問題があった。
【００３５】
本発明は上記の問題点を解決すべくなされたもので、帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難いデジタル信号復調回路を提供することを目的とする。
【００３６】
【課題を解決するための手段】
本発明の第１のデジタル信号復調回路は、ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサと、前記カップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、前記ピークホールド回路の出力から所望のレベル差および位相差を有する２つの信号を生成し、両信号を電圧比較して２値化する信号処理回路とを具備することを特徴とする。
【００３７】
本発明の第２のデジタル信号復調回路は、ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、前記ピークホールド回路の出力から第１の信号およびこの第１の信号よりレベルが低く、かつ、位相が遅れた第２の信号を生成する信号分岐回路と、前記信号分岐回路から出力する２信号を電圧比較して２値化する電圧比較器とを具備することを特徴とする。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３９】
＜第１の実施形態＞
第１の実施形態に係るデジタル信号復調回路は、例えば図６および図７を参照して前述したＲＦタグに適用されるものであり、MOS LSI に形成される。
【００４０】
図１は、本発明の第１の実施形態のデジタル信号復調回路のブロック構成を示している。
【００４１】
図１において、ピークホールド回路11は、ＡＳＫ変調波を受信して包絡線検波したデータ入力INに重畳された直流電圧成分を除去するカップリングコンデンサC1を含み、データ入力INが本来有していた直流成分を再生するものである。
【００４２】
このピークホールド回路11の出力はレベルシフト回路12によりレベルが高くシフトされた後に２経路に分けられ、一方の経路の信号に対しては振幅減衰回路13による振幅減衰及び位相遅延回路14による位相遅延を施すことにより他方の経路の信号に比べて振幅を小さく、位相を遅れさせるように処理する。このように処理された２経路の信号を電圧比較回路（コンパレータ；COMP）15で比較して２値化する。
【００４３】
図２は、図１のデジタル信号復調回路の具体的な回路例を示している。
【００４４】
図２において、I1〜I4はそれぞれ定電流源であり、I1の電流＝I2の電流、I3の電流＝I4の電流である。
【００４５】
M1およびM2はそれぞれPMOSトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００４６】
Q1およびQ2はそれぞれMOS トランジスタの構造に寄生するバイポーラ型のPNPトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００４７】
電源ノード（VDD ノード）と接地ノード（GND ノード）との間に、定電流源I1とトランジスタQ1のエミッタ・コレクタ間が直列に接続されている。また、VDDノードとGND ノードとの間に、定電流源I3と抵抗素子R1とトランジスタM1のソース・ドレイン間が直列に接続されている。また、VDD ノードとGND ノードとの間に、定電流源I4とトランジスタM2のソース・ドレイン間が直列に接続されている。また、VDD ノードとGND ノードとの間に、定電流源I2とトランジスタQ2のエミッタ・コレクタ間が直列に接続されている。このトランジスタQ2のエミッタはトランジスタM2のゲートに接続されている。
【００４８】
一方、入力端子INは、カップリングコンデンサC1を介して前記トランジスタQ1のエミッタに接続されており、このカップリングコンデンサC1、トランジスタQ1および定電流源I1は前記ピークホールド回路11を構成している。上記カップリングコンデンサC1は、例えばハイボルテージタイプのMOS トランジスタのゲート・基板間キャパシタが用いられている。
【００４９】
前記ピークホールド回路11の出力ノード（トランジスタQ1のエミッタ）は前記トランジスタM1のゲートに接続されており、このトランジスタM1、抵抗素子R1および定電流源I3からなるソースフォロワ回路は、前記レベルシフト回路12に相当する。
【００５０】
さらに、前記定電流源I3の一端と定電流源I4の一端との間には、抵抗素子R2とR3が直列に接続された抵抗分圧回路（前記振幅減衰回路13に相当する）が接続されており、この抵抗素子R2とR3の直列接続ノード（分圧ノード）とGND ノードとの間に、抵抗素子R4と積分用のコンデンサC2の直列接続からなる積分回路（前記位相遅延回路14に相当する）が接続されている。上記コンデンサC2は、例えばローボルテージタイプのMOS トランジスタのゲート・基板間キャパシタが用いられている。
【００５１】
そして、前記定電流源I3と抵抗素子R1の直列接続ノードはCOMP15の非反転入力端子(VIN+)に接続されており、前記位相遅延回路14の出力ノード（抵抗素子R4と積分用のコンデンサC2の直列接続ノード）はCOMP15の反転入力端子(VIN-)に接続されている。
【００５２】
次に、上記構成の復調回路の動作を詳細に説明する。
【００５３】
図３は、図２のデジタル信号復調回路の動作を、図８および図９を参照して前述したデジタル信号復調回路の動作と対比して説明するために示す信号波形図である。
【００５４】
入力端子INには、包絡線検波出力（包絡線検波成分が直流電圧成分に重畳している）が入力し、この検波出力に重畳している直流電圧はカップリングコンデンサC1で除去されて前記トランジスタQ1のエミッタに印加される。
【００５５】
入力データが"H" レベルの初期状態においては、M1のソース電圧とM2のソース電圧は等しく、M1のソース電圧から、定電流源I3の電流により抵抗素子R1に発生する電圧分だけ上昇した電圧がCOMP15の非反転入力（VIN+）に入力する。
【００５６】
COMP15の非反転入力（VIN+）の電圧と反転入力端子(VIN-)の電圧との差電圧をVdiff で表わすと、
Vdiff=（M1のソース電圧）＋R1×I3｛R3/(R2+R3)｝
であり、VIN+＞VIN-であるので、COMP15の出力RXD は"H" レベルを出力している。
【００５７】
入力データが"L" レベルに転じると、定電流源I1の電流はコンデンサC1の充電に費やされるので、トランジスタQ1がオフし、ピークホールド回路11の出力は入力に追随して下降し、レベルシフト回路12のトランジスタM1のソース電圧およびCOMP15の非反転入力端子（VIN+）の電圧も入力の変化量だけ下降する。
【００５８】
この時、COMP15の反転入力端子(VIN-)にもR2を介して入力電圧が伝達されるが、偏移振幅はR2とR3で分割されて小さくなり、電圧位相は位相遅延回路14によって遅れている。ここで、位相遅延回路14のR4とC2の時定数は、入力データの１ビット幅よりも短く設定しておかないと、シンボル間干渉を起こしてしまう。
【００５９】
そして、VIN+＜VIN-となった時に、COMP15の出力RXD は"L" レベルに転じ、I1とC1の時定数を最大無偏移時間よりも長く設定すれば、データが"L" レベルの間、この状態を維持することができる。
【００６０】
即ち、I1でC1が充電されることによってCOMP15の非反転入力端子（VIN+）の電圧が徐々に上昇するが、位相遅延回路14のR4とC2の時定数は十分に短いので、R2とR3によって減衰されたCOMP15の反転入力端子（VIN-）の電圧は非反転入力端子（VIN+）よりも高い電圧で追随して上昇し、COMP15の出力RXD を"L" レベルに保つことができる。
【００６１】
次に、入力データが"H" レベルに偏移すると、ピークホールド回路11の出力は入力に追随して上昇し、COMP15の非反転入力端子（VIN+）だけでなく、反転入力端子（VIN-）の電圧も上昇しようとする。しかし、反転入力端子（VIN-）の電圧はデータ偏移のタイミングが位相遅延回路14の時定数によって遅れるので、偏移の過渡状態で非反転入力端子（VIN+）の電圧が反転入力端子（VIN-）の電圧よりも高い状態になり、この時、COMP15の出力RXD は"H" レベルに転じる。
【００６２】
入力データのレベルがさらに上昇すると、コンデンサC1の充電電流がトランジスタQ1のエミッタ電流として流れるので、Q1のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、初期状態のレベルと殆ど変わらない電圧でクランプがかかり、即初期状態の電圧に収束する。
【００６３】
この時、反転入力端子（VIN-）の電圧は、非反転入力端子（VIN+）の電圧よりもR2とR3で分圧された分だけ低くなっているので、COMP15の出力RXD には"H" レベルが出力され続け、以降はこの動作を繰り返す。
【００６４】
このようにデータの無偏移期間が"L" レベルの時は長い時定数で状態を保持し、"H" レベルの時は初期の平衡状態と同じなので状態を保持することができる。
【００６５】
また、長い無偏移期間後の短いデータ偏移についても、ピークホールド回路11通過後の直流変動は対数圧縮された小さな変動であるので、問題は無い。
【００６６】
したがって、NRZ 符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【００６７】
なお、インパルス性のノイズに対しては、COMP15の両入力間の差電圧はVdiffしかないが、COMP15のCMRRによりある程度は打ち消されるのでノイズマージンは比較的大きい。この場合、非反転入力端子（VIN+）の電圧と反転入力端子（VIN-）の電圧に位相差があるので完全には打ち消すことはできないが、復調回路には図６に示したようにＬＰＦを通過した信号が入力されるので、位相差が問題となるような早いノイズは伝達されず、殆ど問題は無い。さらに、COMP15の比較電圧は入力振幅に応じて変化するのでデータの再現性が良い。
【００６８】
＜第１の実施形態の変形例＞
図１中の振幅減衰回路13と位相遅延回路14の接続位置を入れ替えても、原理的に第１の実施形態と同様の効果が得られる。
【００６９】
＜第２の実施形態＞
図４は、第２の実施形態のデジタル信号復調回路のブロック構成を示している。
【００７０】
このデジタル信号復調回路は、図１中と同様のピークホールド回路11の出力が２経路に分けられ、一方の経路の信号に対してはレベルシフト回路12によりレベルシフトさせ、他方の経路の信号に対してはバッファ回路（図示せず）を介して振幅減衰回路13a による振幅減衰及び位相遅延回路14a による位相遅延を施すことにより一方の経路の信号に比べて振幅を小さく、位相を遅れさせるように処理する。そして、このように処理された２経路の信号を電圧比較回路15で比較して２値化する。
【００７１】
図５は、図４のデジタル信号復調回路の具体的な回路例を示している。
【００７２】
図５において、I1〜I5はそれぞれ定電流源であり、I1の電流＝I2の電流、I3の電流＝I4の電流＝I5の電流である。
【００７３】
M1、M2およびM3はそれぞれPMOS トランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００７４】
Q1およびQ2はそれぞれMOS トランジスタの構造に寄生するバイポーラ型のPNPトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００７５】
このデジタル信号復調回路は、図２に示したデジタル信号復調回路と比べて、（１）ピークホールド回路11の出力が２分岐され、一方の信号はレベルシフト回路12に入力し、他方の信号はバッファ回路16を介して振幅減衰回路13a に入力する点、（２）バッファ回路16は、VDD ノードとGND ノードとの間に、定電流源I5とソース・ドレイン間が直列に接続されたPMOSトランジスタM3からなり、このPMOSトランジスタM3のゲートにピークホールド回路11の出力が入力する点、（３）直列接続された抵抗素子R2、R3（振幅減衰回路13a に相当する）は、定電流源I3の一端と定電流源I4の一端との間ではなく、前記バッファ回路16の定電流源I5の一端と定電流源I4の一端との間に接続されている点、（３）抵抗素子R2とR3の直列接続ノードとGND ノードとの間に積分用のコンデンサC2（位相遅延回路14a に相当する）が接続されており（抵抗素子R4が省略されている）、抵抗素子R2とR3の直列接続ノードがCOMP15の反転入力端子（VIN-）に接続されている点が異なり、その他は同じであるので図２中と同じ符号を付している。
【００７６】
上記構成の復調回路は、データ入力INに重畳された直流電圧をコンデンサC1で除去し、ピークホールド回路11によってデータの直流成分を再生する。そして、その信号を２経路に分岐し、一方の経路ではレベルシフト回路12により固定の直流電圧で信号をレベルシフトして第１の信号とし、他方の経路では信号をバッファ回路16を介して振幅減衰回路13a により減衰させるとともに位相遅延回路14aにより信号位相を遅延させて第２の信号とする。これらの第１、第２の信号をCOMP15で電圧比較する。これによって、長い無遷移な信号を２値化できるようにした。
【００７７】
次に、上記構成の復調回路の動作について、図３を参照しながら詳細に説明する。
【００７８】
入力端子には、包絡線検波出力（包絡線検波成分が直流電圧成分に重畳している）INが入力し、この検波出力に重畳している直流電圧はカップリングコンデンサC1で除去されてトランジスタQ1のエミッタに印加される。
【００７９】
入力データが"H" レベルの初期状態においては、M1のソース電圧とM2のソース電圧とM3のソース電圧は等しく、M1のソース電圧から、定電流源I3の電流により抵抗素子R1に発生する電圧Vdiff 分だけ上昇した電圧がCOMP15の非反転入力（VIN+）に入力する。
【００８０】
M2のソース電圧とM3のソース電圧は定常状態においては等しく、VIN+＞VIN-であるので、COMP15の出力RXD は"H" レベルを出力している。
【００８１】
入力データが"L" レベルに転じると、定電流源I1の電流はコンデンサC1の充電に費やされるので、トランジスタQ1がオフし、ピークホールド回路11の出力は入力に追随して下降し、レベルシフト回路12のトランジスタM1のソース電圧およびCOMP15の非反転入力端子（VIN+）の電圧も入力の変化量だけ下降する。この時、M1のソース電圧の変化は定電流源I3の電流により抵抗素子R1に発生している固定の直流電圧分だけシフトされて非反転入力端子（VIN+）に伝達される。
【００８２】
一方、M3のソース電圧の変化は、定電圧を出力しているM2のソース電圧との間で差電圧を発生させ、その差電圧がR2とR3の比によって減衰してCOMP15の反転入力端子(VIN-)に伝達される。
【００８３】
即ち、COMP15の両入力端子間の変化量は、VIN = VIN+ = VIN- である。また、反転入力端子(VIN-)にはコンデンサC2が接続されており、このコンデンサC2はR2と共に積分回路を形成しており、非反転入力端子（VIN+）に比べて反転入力端子(VIN-)での変化は遅れて伝達される。
【００８４】
従って、過渡的には、変化が遅い反転入力端子(VIN-)の電圧を非反転入力端子（VIN+）の電圧が横切ることになり、VIN+＜VIN-となった時に、コンパレータの出力RXD は"L" レベルに転じる。この時、積分回路の時定数は、入力データの１ビット幅よりも短く設定し、ピークホールド回路11の時定数を最大無偏移時間よりも長く設定する。すれば、データが"L" レベルの間、この状態を維持することができる。
【００８５】
即ち、I1でC1が充電されることによってCOMP15の非反転入力端子（VIN+）の電圧が徐々に上昇するが、積分回路のR2とC2の時定数は十分に短いので、R2とR3によって減衰された反転入力端子（VIN-）の電圧は非反転入力端子（VIN+）よりも高い電圧で追随して上昇し、COMP15の出力RXD を"L" レベルに保つことができる。
【００８６】
次に、入力データが"H" レベルに偏移すると、ピークホールド回路の出力は入力に追随して上昇し、COMP15の非反転入力端子（VIN+）だけでなく、反転入力端子（VIN-）の電圧も上昇しようとする。しかし、反転入力端子（VIN-）の電圧はデータ偏移のタイミングが積分回路の時定数によって遅れるので、偏移の過渡状態で非反転入力端子（VIN+）の電圧が反転入力端子（VIN-）の電圧よりも高い状態になり、この時、COMP15の出力RXD は"H" レベルに転じる。
【００８７】
入力データのレベルがさらに上昇すると、コンデンサC1の充電電流がトランジスタQ1のエミッタ電流として流れるので、Q1のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、初期状態のレベルと殆ど変わらない電圧でクランプがかかり、即初期状態の電圧に収束する。
【００８８】
この時、反転入力端子（VIN-）の電圧は、非反転入力端子（VIN+）の電圧よりもVdiff 分だけ低くなっているので、COMP15の出力RXD には"H" レベルが出力され続け、以降はこの動作を繰り返す。
【００８９】
このようにデータの無偏移期間が"L" レベルの時は長い時定数で状態を保持し、"H" レベルの時は初期の平衡状態と同じなので状態を保持することができる。
【００９０】
また、長い無偏移期間後の短いデータ偏移についても、ピークホールド回路11を通過後の直流変動は対数圧縮された小さな変動であるので、問題は無い。
【００９１】
したがって、NRZ 符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【００９２】
なお、インパルス性のノイズに対しては、COMP15の両入力間の差電圧はVdiffしかないが、COMP15のCMRRによりある程度は打ち消されるのでノイズマージンは比較的大きい。この場合、非反転入力端子（VIN+）の電圧と反転入力端子（VIN-）の電圧に位相差があるので完全には打ち消すことはできないが、復調回路には図６に示したようにＬＰＦを通過した信号が入力されるので、位相差が問題となるような早いノイズは伝達されず、殆ど問題は無い。さらに、COMP15の比較電圧は入力振幅に応じて変化するのでデータの再現性が良い。
【００９３】
＜第２の実施形態の変形例１＞
図５中の振幅減衰回路13a と位相遅延回路14a の接続位置を入れ替えても、原理的に第２の実施形態と同様の効果が得られる。
【００９４】
＜第２の実施形態の変形例２＞
図５中の振幅減衰回路13a を省略し、レベルシフト回路12として増幅回路を用いても、原理的に第２の実施形態と同様の効果が得られる。
【００９５】
【発明の効果】
上述したように本発明のデジタル信号復調回路によれば、帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難くすることができる。したがって、NRZ 符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のデジタル信号復調回路を示すブロック図。
【図２】図１のデジタル信号復調回路の具体例を示す回路図。
【図３】図２のデジタル信号復調回路の動作を図８および図９に示したデジタル信号復調回路の動作と対比して説明するために示す信号波形図。
【図４】本発明の第２の実施形態のデジタル信号復調回路を示すブロック図。
【図５】図４のデジタル信号復調回路の具体例を示す回路図。
【図６】ＲＦタグの一般的な構成を示す図。
【図７】図６のＲＦタグの動作を説明するために示す信号波形図。
【図８】復調回路の従来例を示す回路図。
【図９】本願発明者が考えた復調回路を示す回路図。
【符号の説明】
11…ピークホールド回路、
12…レベルシフト回路、
13…振幅減衰回路、
14…位相遅延回路、
15…電圧比較回路（コンパレータ；COMP）、
C1…カップリングコンデンサ。
【発明の属する技術分野】
本発明は、半導体集積回路化されるデジタル信号復調回路に係り、特にＡＳＫ（振幅シフトキーイング）変調波を包絡線検波して２値化するデジタル信号復調回路に関するもので、例えばＲＦ（高周波）タグなどに使用されるものである。
【０００２】
【従来の技術】
最近のＲＦ（高周波）タグは、変調された電磁波を送受信することによって通信が行われるが、電池電源を省略するために上記電磁波を整流して内部回路の駆動電力も得ている。
【０００３】
図６は、ＲＦタグの一般的な構成例を示す。
【０００４】
図７（ａ）乃至（ｃ）は、図６のＲＦタグの動作を説明するために示す信号波形図である。
【０００５】
このＲＦタグにおいて、アンテナ部から得た電力は整流及び平滑部で半波整流とコンデンサによる平滑が行われて、包絡線検波電圧及び一次電源が得られる。上記一次電源は、電源電圧生成部のクランプ回路によって過剰な供給電流がシャントされることによって電圧上昇が抑えられ、この一次電源の出力電圧は、電源回路に入力され、定電圧化されて二次電源となり、復調部やロジック(Logic) ＆メモリ部等に与えられる。
【０００６】
一方、前記包絡線検波電圧は、復調部のＬＰＦ（ロウパスフィルタ）によって残留搬送波成分が除去され、検波出力（包絡線成分のみ）が復調回路に伝達される。この検波出力には前記電源回路から出力する二次電源電圧よりも高い直流電圧が重畳している。
【０００７】
前記復調回路は、包絡線成分入力を二次電源電圧と内部GND 電圧の２値化データに変換し、ロジック回路が扱えるようにする。２値化データに変換する際、包絡線成分入力をカップリングコンデンサを通して直流成分を除去した後、電圧比較回路で基準電圧との比較を行う方法がよく知られている。
【０００８】
上記復調回路の構成として、電圧比較回路の一方の入力に比較電圧が印加され、他方の入力に前記比較電圧でバイアスされた抵抗が接続される場合、バイアス抵抗と前記カップリングコンデンサは微分回路を形成してしまう。この場合、包絡線成分入力の変調符号がNRZ の場合は、データ偏移が無い期間が長い場合を考慮して、前記微分回路の遮断周波数を低くする必要がある。
【０００９】
しかし、微分回路の遮断周波数を低くすることは、微分回路の過渡的な時定数を大きくすることであり、データ偏移時に生じる直流変動が収束するのに長い時間を要することになってしまう。
【００１０】
また、無線データ伝送では、周波数の有効利用を目的として帯域幅を制限することが一般的に行われており、データの偏移は緩やかである。このようなデータ偏移が緩やかな変調信号が直流変動収束時間が長い微分回路を通過すると、データ偏移を検出するタイミングがずれてしまう。特にデータ偏移が無い状態が長く続いた後に短いデータ偏移が起きた時など、最悪の場合は検出できない状態となり、ビットエラーレートが悪化すると言う問題があった。
【００１１】
このような問題を回避するための復調回路の従来例を図８に示す。
【００１２】
図８に示す復調回路においては、包絡線成分入力INをカップリングコンデンサC1を介して直流成分を除去し、電圧比較回路COM1の非反転入力端子(+) に入力する。上記カップリングコンデンサC1の出力側には抵抗素子R1を介して基準電圧源VREFが接続されており、カップリングコンデンサC1は抵抗素子R1とともに微分回路を構成している。
【００１３】
前記電圧比較回路COM1の反転入力端子(VIN-)は、第１のスイッチ素子であるPMOSトランジスタP1および第１の差分電圧源Vdiff を順方向に介して前記基準電圧源VREFに接続されており、第２のスイッチ素子であるPMOSトランジスタP2および第２の差分電圧源Vdiff を逆方向に介して前記基準電圧源VREFに接続されている。
【００１４】
そして、前記電圧比較回路COM1の出力はインバータ回路を介して復調出力ノードに接続されており、上記電圧比較回路COM1およびインバータ回路の相補的な出力により前記第１のスイッチ素子P1および第２のスイッチ素子P2が制御される。
【００１５】
上記構成の復調回路は、データ偏移が無い期間が長い場合でもデータ偏移を検出するための対策として、微分回路の時定数を短く設定し、検出出力の２値レベルの状態によって電圧比較回路COM1の閾値を切り換える、いわゆるヒステリシスコンパレータを採用している。このヒステリシスコンパレータの２つの閾値は、固定値を与えても良いし、ピークホールド回路によって作っても良い。
【００１６】
次に、上記構成の復調回路の動作を説明する。この回路の動作を説明するための信号波形を図３中に示した。
【００１７】
ＲＦタグのリーダ・ライタからＡＳＫ変調波を送出する場合、搬送波から電力を取り出す関係上、無変調状態時に最大振幅とし、変調時に振幅を小さくするのが一般的である。よって、復調回路の入力データが"H" →"L" →"H" のように偏移する場合を例として動作説明する。
【００１８】
まず、微分回路通過後の直流電位をVREF、電圧比較回路COM1の２つの閾値（スレショールドレベル）の絶対値とVREFの差をVdiff で表わすと、VREFに対して高い方の閾値はVREF+Vdiff、低い側はVREF−Vdiff である。
【００１９】
今、電圧比較回路COM1の閾値がVREF−Vdiff になっていると仮定すると、復調回路出力RXD は"H" レベルを出力している。この状態から、データが"L" に偏移し、データ振幅がVdiff よりも大きければ、復調回路出力RXD は"L" に転じると共に、電圧比較回路COM1の閾値をVREF+Vdiffに切り換える。データ偏移後の微分回路通過後の波形VIN+は、短い時定数の微分曲線を描きながらVREFに収束するが、この時、既に電圧比較回路COM1の閾値がVREF+Vdiffに変化しているので、復調回路出力RXD は"L" に保たれる。そして、データが"H" に偏移して電圧比較回路COM1の閾値VREF+Vdiffよりも高くなると、復調回路出力RXD は"H" に、電圧比較回路COM1の閾値はVREF−Vdiff に転じる。そして、このような動作を繰り返す。
【００２０】
このようにデータの無偏移期間が長い場合でも偏移後の状態を保ち続けることができるので、微分回路の時定数を短くすることができる。これは、データの長い無偏移期間後の短いデータ偏移にも対応できることを意味している。
【００２１】
しかし、偏移後のデータ波形がVREFに収束している期間では、電圧的なノイズマージンがVdiff だけとなり、データ振幅が大きくてもS/N が悪化してしまうと言う問題がある。また、インパルス性ノイズ対策として、復調出力をサンプリングすることがあるが、誤反転状態までも保持してしまうので、効果が期待できなくなる。
【００２２】
さらに、回路が動作を始めた時や、ノイズによる誤反転によって電圧比較回路COM1の閾値が変わるので、初期化信号を与える必要がある。この初期化信号を与えるタイミングは受信開始直前がもっとも効果的であるが、調歩同期式のシステムでは、そのタイミングを得るのが難しい。
【００２３】
上記したような問題点を解決するために、本願発明者は、まず、図９に示すような構成の復調回路を考えた。
【００２４】
図９に示す復調回路においては、包絡線成分入力をカップリングコンデンサC1を介して直流成分を除去し、電圧比較回路COM1の非反転入力端子(+) に入力する。上記カップリングコンデンサC1の出力側は、電源(VDD) ノードとの間に定電流源I1が接続されており、接地(VSS) ノードとの間にPNP トランジスタQ1のエミッタ・コレクタ間が接続されている。ここで、カップリングコンデンサC1は定電流源I1とともに微分回路を構成しており、カップリングコンデンサC1はPNP トランジスタQ1とともにピークホールド回路を構成している。
【００２５】
前記VDD ノードとGND ノードとの間には、定電流源I2とPNP トランジスタQ2のエミッタ・コレクタ間が直列に接続されており、また、定電流源I3と抵抗素子R1が直列に接続されている。上記PNP トランジスタQ2のベースはGND ノードに接続されており、前記PNP トランジスタQ1のベースは、定電流源I3と抵抗素子R1の直列接続ノードに接続されている。そして、前記PNP トランジスタQ2のエミッタは電圧比較回路COM1の反転入力端子(VIN-)に接続されている。
【００２６】
次に、上記構成の復調回路の動作を説明する。この回路の動作を説明するための信号波形を図３中に示した。
【００２７】
まず、無入力状態では、ピークホールド回路の出力は、定電流源I1の電流によって発生するトランジスタQ1のベース・エミッタ間順方向電圧VBE1に定電流源I3の電流によって抵抗素子R1に発生する電圧降下(I3 ×R1) 分が加算された電圧となっている。この電圧は電圧比較回路COM1の非反転入力端子(+) に入力し、その反転入力端子(-) には、定電流源I2の電流によって発生するトランジスタQ2のベース・エミッタ間順方向電圧VBE2が入力する。
【００２８】
いま、VBE1= VBE2とすると、非反転入力端子(+) の方が(I3 ×R1) 分だけ高いので、復調回路出力RXD は"H" を出力している。データ偏移が"H" →"L" の時は、定電流源I1の電流はカップリングコンデンサC1の充電に費やされるので、トランジスタQ1がオフし、ピークホールド回路出力は入力に追随して下がる。そして、電圧比較回路COM1の反転入力端子(-) の電圧よりも下がった時点で、復調回路出力RXD は"L" に遷移する。そして、定電流源I1の電流とカップリングコンデンサC1の容量によって決まる時定数を無遷移時間よりも十分に長く設定すれば、入力が"L" の期間中、復調回路出力RXD は"L" を保持することができる。
【００２９】
データ偏移が"L" →"H" の時は、ピークホールド回路出力は入力に追随して上昇し、電圧比較回路COM1の反転入力端子(-) の電圧よりも高くなると、復調回路出力RXD が"H" に遷移する。この時、カップリングコンデンサC1の充電電流がトランジスタQ1のエミッタ電流として流れるので、このトランジスタQ1のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、ピークホールド回路出力は、初期状態の(VBE1+I3×R1) のレベルと殆んど変わらない電圧でクランプがかかり、直ぐに初期状態の電圧に収束する。そして、このような動作を繰り返す。
【００３０】
ここで、長い無偏移期間後の短いデータ偏移に対しては、ピークホールド回路通過後の直流変動が対数圧縮された小さな変動であるので、問題無く復調することができる。そして、データの無偏移期間中も、電圧比較回路COM1の入力には大きな振幅が得られるので、従来例の復調回路に比べてノイズマージンが大きく、初期化信号も必要無い。
【００３１】
しかし、電圧比較回路COM1の閾値である反転入力端子(-) の電圧が固定であるので、帯域制限された信号を復調する場合には、データ振幅によって電圧比較回路COM1の閾値を横切るタイミングが異なり、復調結果にデータ幅歪が生じるという問題がある。
【００３２】
なお、ＡＳＫ変調波を包絡線検波回路で検波した出力が良質でない場合にも、検波出力を遅延回路で所定位相だけ遅延させた遅延出力と前記検波出力を電圧比較回路で比較して２値化することによって、忠実に再生可能な「追従検波方式」が特許文献１に開示されている。
【００３３】
【特許文献１】
特開平７−１２３１２２号公報
【００３４】
【発明が解決しようとする課題】
上記したように直流電圧が重畳され、帯域制限されたデジタル信号を２値化する従来のデジタル信号復調回路は、ノイズマージンが小さいという問題があった。
【００３５】
本発明は上記の問題点を解決すべくなされたもので、帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難いデジタル信号復調回路を提供することを目的とする。
【００３６】
【課題を解決するための手段】
本発明の第１のデジタル信号復調回路は、ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサと、前記カップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、前記ピークホールド回路の出力から所望のレベル差および位相差を有する２つの信号を生成し、両信号を電圧比較して２値化する信号処理回路とを具備することを特徴とする。
【００３７】
本発明の第２のデジタル信号復調回路は、ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、前記ピークホールド回路の出力から第１の信号およびこの第１の信号よりレベルが低く、かつ、位相が遅れた第２の信号を生成する信号分岐回路と、前記信号分岐回路から出力する２信号を電圧比較して２値化する電圧比較器とを具備することを特徴とする。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３９】
＜第１の実施形態＞
第１の実施形態に係るデジタル信号復調回路は、例えば図６および図７を参照して前述したＲＦタグに適用されるものであり、MOS LSI に形成される。
【００４０】
図１は、本発明の第１の実施形態のデジタル信号復調回路のブロック構成を示している。
【００４１】
図１において、ピークホールド回路11は、ＡＳＫ変調波を受信して包絡線検波したデータ入力INに重畳された直流電圧成分を除去するカップリングコンデンサC1を含み、データ入力INが本来有していた直流成分を再生するものである。
【００４２】
このピークホールド回路11の出力はレベルシフト回路12によりレベルが高くシフトされた後に２経路に分けられ、一方の経路の信号に対しては振幅減衰回路13による振幅減衰及び位相遅延回路14による位相遅延を施すことにより他方の経路の信号に比べて振幅を小さく、位相を遅れさせるように処理する。このように処理された２経路の信号を電圧比較回路（コンパレータ；COMP）15で比較して２値化する。
【００４３】
図２は、図１のデジタル信号復調回路の具体的な回路例を示している。
【００４４】
図２において、I1〜I4はそれぞれ定電流源であり、I1の電流＝I2の電流、I3の電流＝I4の電流である。
【００４５】
M1およびM2はそれぞれPMOSトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００４６】
Q1およびQ2はそれぞれMOS トランジスタの構造に寄生するバイポーラ型のPNPトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００４７】
電源ノード（VDD ノード）と接地ノード（GND ノード）との間に、定電流源I1とトランジスタQ1のエミッタ・コレクタ間が直列に接続されている。また、VDDノードとGND ノードとの間に、定電流源I3と抵抗素子R1とトランジスタM1のソース・ドレイン間が直列に接続されている。また、VDD ノードとGND ノードとの間に、定電流源I4とトランジスタM2のソース・ドレイン間が直列に接続されている。また、VDD ノードとGND ノードとの間に、定電流源I2とトランジスタQ2のエミッタ・コレクタ間が直列に接続されている。このトランジスタQ2のエミッタはトランジスタM2のゲートに接続されている。
【００４８】
一方、入力端子INは、カップリングコンデンサC1を介して前記トランジスタQ1のエミッタに接続されており、このカップリングコンデンサC1、トランジスタQ1および定電流源I1は前記ピークホールド回路11を構成している。上記カップリングコンデンサC1は、例えばハイボルテージタイプのMOS トランジスタのゲート・基板間キャパシタが用いられている。
【００４９】
前記ピークホールド回路11の出力ノード（トランジスタQ1のエミッタ）は前記トランジスタM1のゲートに接続されており、このトランジスタM1、抵抗素子R1および定電流源I3からなるソースフォロワ回路は、前記レベルシフト回路12に相当する。
【００５０】
さらに、前記定電流源I3の一端と定電流源I4の一端との間には、抵抗素子R2とR3が直列に接続された抵抗分圧回路（前記振幅減衰回路13に相当する）が接続されており、この抵抗素子R2とR3の直列接続ノード（分圧ノード）とGND ノードとの間に、抵抗素子R4と積分用のコンデンサC2の直列接続からなる積分回路（前記位相遅延回路14に相当する）が接続されている。上記コンデンサC2は、例えばローボルテージタイプのMOS トランジスタのゲート・基板間キャパシタが用いられている。
【００５１】
そして、前記定電流源I3と抵抗素子R1の直列接続ノードはCOMP15の非反転入力端子(VIN+)に接続されており、前記位相遅延回路14の出力ノード（抵抗素子R4と積分用のコンデンサC2の直列接続ノード）はCOMP15の反転入力端子(VIN-)に接続されている。
【００５２】
次に、上記構成の復調回路の動作を詳細に説明する。
【００５３】
図３は、図２のデジタル信号復調回路の動作を、図８および図９を参照して前述したデジタル信号復調回路の動作と対比して説明するために示す信号波形図である。
【００５４】
入力端子INには、包絡線検波出力（包絡線検波成分が直流電圧成分に重畳している）が入力し、この検波出力に重畳している直流電圧はカップリングコンデンサC1で除去されて前記トランジスタQ1のエミッタに印加される。
【００５５】
入力データが"H" レベルの初期状態においては、M1のソース電圧とM2のソース電圧は等しく、M1のソース電圧から、定電流源I3の電流により抵抗素子R1に発生する電圧分だけ上昇した電圧がCOMP15の非反転入力（VIN+）に入力する。
【００５６】
COMP15の非反転入力（VIN+）の電圧と反転入力端子(VIN-)の電圧との差電圧をVdiff で表わすと、
Vdiff=（M1のソース電圧）＋R1×I3｛R3/(R2+R3)｝
であり、VIN+＞VIN-であるので、COMP15の出力RXD は"H" レベルを出力している。
【００５７】
入力データが"L" レベルに転じると、定電流源I1の電流はコンデンサC1の充電に費やされるので、トランジスタQ1がオフし、ピークホールド回路11の出力は入力に追随して下降し、レベルシフト回路12のトランジスタM1のソース電圧およびCOMP15の非反転入力端子（VIN+）の電圧も入力の変化量だけ下降する。
【００５８】
この時、COMP15の反転入力端子(VIN-)にもR2を介して入力電圧が伝達されるが、偏移振幅はR2とR3で分割されて小さくなり、電圧位相は位相遅延回路14によって遅れている。ここで、位相遅延回路14のR4とC2の時定数は、入力データの１ビット幅よりも短く設定しておかないと、シンボル間干渉を起こしてしまう。
【００５９】
そして、VIN+＜VIN-となった時に、COMP15の出力RXD は"L" レベルに転じ、I1とC1の時定数を最大無偏移時間よりも長く設定すれば、データが"L" レベルの間、この状態を維持することができる。
【００６０】
即ち、I1でC1が充電されることによってCOMP15の非反転入力端子（VIN+）の電圧が徐々に上昇するが、位相遅延回路14のR4とC2の時定数は十分に短いので、R2とR3によって減衰されたCOMP15の反転入力端子（VIN-）の電圧は非反転入力端子（VIN+）よりも高い電圧で追随して上昇し、COMP15の出力RXD を"L" レベルに保つことができる。
【００６１】
次に、入力データが"H" レベルに偏移すると、ピークホールド回路11の出力は入力に追随して上昇し、COMP15の非反転入力端子（VIN+）だけでなく、反転入力端子（VIN-）の電圧も上昇しようとする。しかし、反転入力端子（VIN-）の電圧はデータ偏移のタイミングが位相遅延回路14の時定数によって遅れるので、偏移の過渡状態で非反転入力端子（VIN+）の電圧が反転入力端子（VIN-）の電圧よりも高い状態になり、この時、COMP15の出力RXD は"H" レベルに転じる。
【００６２】
入力データのレベルがさらに上昇すると、コンデンサC1の充電電流がトランジスタQ1のエミッタ電流として流れるので、Q1のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、初期状態のレベルと殆ど変わらない電圧でクランプがかかり、即初期状態の電圧に収束する。
【００６３】
この時、反転入力端子（VIN-）の電圧は、非反転入力端子（VIN+）の電圧よりもR2とR3で分圧された分だけ低くなっているので、COMP15の出力RXD には"H" レベルが出力され続け、以降はこの動作を繰り返す。
【００６４】
このようにデータの無偏移期間が"L" レベルの時は長い時定数で状態を保持し、"H" レベルの時は初期の平衡状態と同じなので状態を保持することができる。
【００６５】
また、長い無偏移期間後の短いデータ偏移についても、ピークホールド回路11通過後の直流変動は対数圧縮された小さな変動であるので、問題は無い。
【００６６】
したがって、NRZ 符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【００６７】
なお、インパルス性のノイズに対しては、COMP15の両入力間の差電圧はVdiffしかないが、COMP15のCMRRによりある程度は打ち消されるのでノイズマージンは比較的大きい。この場合、非反転入力端子（VIN+）の電圧と反転入力端子（VIN-）の電圧に位相差があるので完全には打ち消すことはできないが、復調回路には図６に示したようにＬＰＦを通過した信号が入力されるので、位相差が問題となるような早いノイズは伝達されず、殆ど問題は無い。さらに、COMP15の比較電圧は入力振幅に応じて変化するのでデータの再現性が良い。
【００６８】
＜第１の実施形態の変形例＞
図１中の振幅減衰回路13と位相遅延回路14の接続位置を入れ替えても、原理的に第１の実施形態と同様の効果が得られる。
【００６９】
＜第２の実施形態＞
図４は、第２の実施形態のデジタル信号復調回路のブロック構成を示している。
【００７０】
このデジタル信号復調回路は、図１中と同様のピークホールド回路11の出力が２経路に分けられ、一方の経路の信号に対してはレベルシフト回路12によりレベルシフトさせ、他方の経路の信号に対してはバッファ回路（図示せず）を介して振幅減衰回路13a による振幅減衰及び位相遅延回路14a による位相遅延を施すことにより一方の経路の信号に比べて振幅を小さく、位相を遅れさせるように処理する。そして、このように処理された２経路の信号を電圧比較回路15で比較して２値化する。
【００７１】
図５は、図４のデジタル信号復調回路の具体的な回路例を示している。
【００７２】
図５において、I1〜I5はそれぞれ定電流源であり、I1の電流＝I2の電流、I3の電流＝I4の電流＝I5の電流である。
【００７３】
M1、M2およびM3はそれぞれPMOS トランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００７４】
Q1およびQ2はそれぞれMOS トランジスタの構造に寄生するバイポーラ型のPNPトランジスタであり、同じサイズで特性が揃っている（ペア性がとれている）ものとする。
【００７５】
このデジタル信号復調回路は、図２に示したデジタル信号復調回路と比べて、（１）ピークホールド回路11の出力が２分岐され、一方の信号はレベルシフト回路12に入力し、他方の信号はバッファ回路16を介して振幅減衰回路13a に入力する点、（２）バッファ回路16は、VDD ノードとGND ノードとの間に、定電流源I5とソース・ドレイン間が直列に接続されたPMOSトランジスタM3からなり、このPMOSトランジスタM3のゲートにピークホールド回路11の出力が入力する点、（３）直列接続された抵抗素子R2、R3（振幅減衰回路13a に相当する）は、定電流源I3の一端と定電流源I4の一端との間ではなく、前記バッファ回路16の定電流源I5の一端と定電流源I4の一端との間に接続されている点、（３）抵抗素子R2とR3の直列接続ノードとGND ノードとの間に積分用のコンデンサC2（位相遅延回路14a に相当する）が接続されており（抵抗素子R4が省略されている）、抵抗素子R2とR3の直列接続ノードがCOMP15の反転入力端子（VIN-）に接続されている点が異なり、その他は同じであるので図２中と同じ符号を付している。
【００７６】
上記構成の復調回路は、データ入力INに重畳された直流電圧をコンデンサC1で除去し、ピークホールド回路11によってデータの直流成分を再生する。そして、その信号を２経路に分岐し、一方の経路ではレベルシフト回路12により固定の直流電圧で信号をレベルシフトして第１の信号とし、他方の経路では信号をバッファ回路16を介して振幅減衰回路13a により減衰させるとともに位相遅延回路14aにより信号位相を遅延させて第２の信号とする。これらの第１、第２の信号をCOMP15で電圧比較する。これによって、長い無遷移な信号を２値化できるようにした。
【００７７】
次に、上記構成の復調回路の動作について、図３を参照しながら詳細に説明する。
【００７８】
入力端子には、包絡線検波出力（包絡線検波成分が直流電圧成分に重畳している）INが入力し、この検波出力に重畳している直流電圧はカップリングコンデンサC1で除去されてトランジスタQ1のエミッタに印加される。
【００７９】
入力データが"H" レベルの初期状態においては、M1のソース電圧とM2のソース電圧とM3のソース電圧は等しく、M1のソース電圧から、定電流源I3の電流により抵抗素子R1に発生する電圧Vdiff 分だけ上昇した電圧がCOMP15の非反転入力（VIN+）に入力する。
【００８０】
M2のソース電圧とM3のソース電圧は定常状態においては等しく、VIN+＞VIN-であるので、COMP15の出力RXD は"H" レベルを出力している。
【００８１】
入力データが"L" レベルに転じると、定電流源I1の電流はコンデンサC1の充電に費やされるので、トランジスタQ1がオフし、ピークホールド回路11の出力は入力に追随して下降し、レベルシフト回路12のトランジスタM1のソース電圧およびCOMP15の非反転入力端子（VIN+）の電圧も入力の変化量だけ下降する。この時、M1のソース電圧の変化は定電流源I3の電流により抵抗素子R1に発生している固定の直流電圧分だけシフトされて非反転入力端子（VIN+）に伝達される。
【００８２】
一方、M3のソース電圧の変化は、定電圧を出力しているM2のソース電圧との間で差電圧を発生させ、その差電圧がR2とR3の比によって減衰してCOMP15の反転入力端子(VIN-)に伝達される。
【００８３】
即ち、COMP15の両入力端子間の変化量は、VIN = VIN+ = VIN- である。また、反転入力端子(VIN-)にはコンデンサC2が接続されており、このコンデンサC2はR2と共に積分回路を形成しており、非反転入力端子（VIN+）に比べて反転入力端子(VIN-)での変化は遅れて伝達される。
【００８４】
従って、過渡的には、変化が遅い反転入力端子(VIN-)の電圧を非反転入力端子（VIN+）の電圧が横切ることになり、VIN+＜VIN-となった時に、コンパレータの出力RXD は"L" レベルに転じる。この時、積分回路の時定数は、入力データの１ビット幅よりも短く設定し、ピークホールド回路11の時定数を最大無偏移時間よりも長く設定する。すれば、データが"L" レベルの間、この状態を維持することができる。
【００８５】
即ち、I1でC1が充電されることによってCOMP15の非反転入力端子（VIN+）の電圧が徐々に上昇するが、積分回路のR2とC2の時定数は十分に短いので、R2とR3によって減衰された反転入力端子（VIN-）の電圧は非反転入力端子（VIN+）よりも高い電圧で追随して上昇し、COMP15の出力RXD を"L" レベルに保つことができる。
【００８６】
次に、入力データが"H" レベルに偏移すると、ピークホールド回路の出力は入力に追随して上昇し、COMP15の非反転入力端子（VIN+）だけでなく、反転入力端子（VIN-）の電圧も上昇しようとする。しかし、反転入力端子（VIN-）の電圧はデータ偏移のタイミングが積分回路の時定数によって遅れるので、偏移の過渡状態で非反転入力端子（VIN+）の電圧が反転入力端子（VIN-）の電圧よりも高い状態になり、この時、COMP15の出力RXD は"H" レベルに転じる。
【００８７】
入力データのレベルがさらに上昇すると、コンデンサC1の充電電流がトランジスタQ1のエミッタ電流として流れるので、Q1のベース・エミッタ間の指数関数的な電圧電流特性によって電圧上昇は鈍くなる。即ち、初期状態のレベルと殆ど変わらない電圧でクランプがかかり、即初期状態の電圧に収束する。
【００８８】
この時、反転入力端子（VIN-）の電圧は、非反転入力端子（VIN+）の電圧よりもVdiff 分だけ低くなっているので、COMP15の出力RXD には"H" レベルが出力され続け、以降はこの動作を繰り返す。
【００８９】
このようにデータの無偏移期間が"L" レベルの時は長い時定数で状態を保持し、"H" レベルの時は初期の平衡状態と同じなので状態を保持することができる。
【００９０】
また、長い無偏移期間後の短いデータ偏移についても、ピークホールド回路11を通過後の直流変動は対数圧縮された小さな変動であるので、問題は無い。
【００９１】
したがって、NRZ 符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【００９２】
なお、インパルス性のノイズに対しては、COMP15の両入力間の差電圧はVdiffしかないが、COMP15のCMRRによりある程度は打ち消されるのでノイズマージンは比較的大きい。この場合、非反転入力端子（VIN+）の電圧と反転入力端子（VIN-）の電圧に位相差があるので完全には打ち消すことはできないが、復調回路には図６に示したようにＬＰＦを通過した信号が入力されるので、位相差が問題となるような早いノイズは伝達されず、殆ど問題は無い。さらに、COMP15の比較電圧は入力振幅に応じて変化するのでデータの再現性が良い。
【００９３】
＜第２の実施形態の変形例１＞
図５中の振幅減衰回路13a と位相遅延回路14a の接続位置を入れ替えても、原理的に第２の実施形態と同様の効果が得られる。
【００９４】
＜第２の実施形態の変形例２＞
図５中の振幅減衰回路13a を省略し、レベルシフト回路12として増幅回路を用いても、原理的に第２の実施形態と同様の効果が得られる。
【００９５】
【発明の効果】
上述したように本発明のデジタル信号復調回路によれば、帯域制限されたデジタル信号を２値化する場合に、包絡線検波された出力に含まれるデータの振幅変化によるデータ幅歪の発生を防止し、データ偏移の多少による影響を受け難くすることができる。したがって、NRZ 符号変調のように直流的にアンバランスな信号であっても、忠実に再生波形を取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のデジタル信号復調回路を示すブロック図。
【図２】図１のデジタル信号復調回路の具体例を示す回路図。
【図３】図２のデジタル信号復調回路の動作を図８および図９に示したデジタル信号復調回路の動作と対比して説明するために示す信号波形図。
【図４】本発明の第２の実施形態のデジタル信号復調回路を示すブロック図。
【図５】図４のデジタル信号復調回路の具体例を示す回路図。
【図６】ＲＦタグの一般的な構成を示す図。
【図７】図６のＲＦタグの動作を説明するために示す信号波形図。
【図８】復調回路の従来例を示す回路図。
【図９】本願発明者が考えた復調回路を示す回路図。
【符号の説明】
11…ピークホールド回路、
12…レベルシフト回路、
13…振幅減衰回路、
14…位相遅延回路、
15…電圧比較回路（コンパレータ；COMP）、
C1…カップリングコンデンサ。
Claims (7)
- ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、
前記ピークホールド回路の出力から所望のレベル差および位相差を有する２つの信号を生成し、両信号を電圧比較して２値化する信号処理回路
とを具備することを特徴とするデジタル信号復調回路。 - ＡＳＫ変調波信号を包絡線検波して得られた入力データに重畳された直流電圧成分を除去するカップリングコンデンサをホールド容量とし、前記入力データが本来有していた直流成分を再生するピークホールド回路と、
前記ピークホールド回路の出力から第１の信号およびこの第１の信号よりレベルが低く、かつ、位相が遅れた第２の信号を生成する信号分岐回路と、
前記信号分岐回路から出力する２信号を電圧比較して２値化する電圧比較器
とを具備することを特徴とするデジタル信号復調回路。 - 前記信号分岐回路は、
前記ピークホールド回路の出力の直流レベルをシフトさせるレベルシフト回路と、
前記レベルシフト回路の出力が２分岐された一方の経路の出力の振幅を減衰させる減衰回路と、
前記減衰回路の出力の位相を遅延させる位相遅延回路と、
前記レベルシフト回路の出力と前記位相遅延回路の出力を電圧比較して２値化する電圧比較器
とを具備することを特徴とする請求項２記載のデジタル信号復調回路。 - 前記信号分岐回路は、
前記ピークホールド回路の出力が２分岐された一方の経路の出力の直流レベルを高くシフトさせるレベルシフト回路と、
前記ピークホールド回路の出力が２分岐された他方の経路の出力の振幅を減衰させる減衰回路と、
前記減衰回路の出力の位相を遅延させる位相遅延回路と、
前記ピークホールド回路の出力と前記位相遅延回路の出力を電圧比較して２値化する電圧比較器
とを具備することを特徴とする請求項２記載のデジタル信号復調回路。 - 前記信号分岐回路は、
前記ピークホールド回路の出力が２分岐された一方の経路の出力の直流レベルを増幅する増幅回路を用いたレベルシフト回路と、
前記ピークホールド回路の出力が２分岐された他方の経路の出力の位相を遅延させる位相遅延回路と、
前記増幅回路の出力と前記位相遅延回路の出力を電圧比較して２値化する電圧比較器
とを具備することを特徴とする請求項２記載のデジタル信号復調回路。 - 前記ピークホールド回路は、前記入力データが一端側に入力するカップリングコンデンサと、前記カップリングコンデンサの他端側と電源ノードとの間に接続された第１の電流源と、前記カップリングコンデンサの他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベース・コレクタ相互が接続されたＮＰＮトランジスタとを有し、
前記レベルシフト回路は、前記ＮＰＮトランジスタのコレクタにゲートが接続され、ドレインが接地ノードに接続された第１のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのソースと前記電源ノードとの間に挿入され、直列接続された抵抗素子および第２の電流源とを有し、
前記減衰回路は、前記レベルシフト回路の出力が入力する抵抗分圧回路を有し、
前記位相遅延回路は、前記抵抗分圧回路の分圧ノードと接地ノードとの間に挿入され、直列接続された抵抗素子およびコンデンサ
を有することを特徴とする請求項３記載のデジタル信号復調回路。 - 前記ピークホールド回路は、前記入力データが一端側に入力するカップリングコンデンサと、前記カップリングコンデンサの他端側と電源ノードとの間に接続された第１の電流源と、前記カップリングコンデンサの他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベース・コレクタ相互が接続されたＮＰＮトランジスタとを有し、
前記レベルシフト回路は、前記ＮＰＮトランジスタのコレクタにゲートが接続され、ドレインが接地ノードに接続された第１のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのソースと前記電源ノードとの間に挿入され、直列接続された抵抗素子および第２の電流源とを有し、
前記減衰回路は、前記ＮＰＮトランジスタのコレクタにゲートが接続され、ドレインが接地ノードに接続された第２のＰＭＯＳトランジスタと、前記第２のＰＭＯＳトランジスタのソースと前記電源ノードとの間に挿入され、直列接続された抵抗素子および第２の電流源と、前記第２のＰＭＯＳトランジスタのソース出力が入力する抵抗分圧回路を有し、
前記位相遅延回路は、前記抵抗分圧回路の分圧ノードと接地ノードとの間に接続されたコンデンサ
とを有することを特徴とする請求項４記載のデジタル信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304618A JP3908643B2 (ja) | 2002-10-18 | 2002-10-18 | デジタル信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304618A JP3908643B2 (ja) | 2002-10-18 | 2002-10-18 | デジタル信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140681A JP2004140681A (ja) | 2004-05-13 |
| JP3908643B2 true JP3908643B2 (ja) | 2007-04-25 |
Family
ID=32451982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002304618A Expired - Fee Related JP3908643B2 (ja) | 2002-10-18 | 2002-10-18 | デジタル信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3908643B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007063584A1 (ja) | 2005-11-30 | 2007-06-07 | Fujitsu Limited | 復調回路 |
| JP4676357B2 (ja) | 2006-02-24 | 2011-04-27 | 東芝テック株式会社 | 直交復調器及び質問器 |
| JP4845598B2 (ja) * | 2006-06-05 | 2011-12-28 | 盛岡セイコー工業株式会社 | 信号検知方法及びノイズ除去方法 |
| CN111368568A (zh) * | 2018-12-26 | 2020-07-03 | 紫光同芯微电子有限公司 | 一种新型非接触式高速解调电路 |
-
2002
- 2002-10-18 JP JP2002304618A patent/JP3908643B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004140681A (ja) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110729994B (zh) | 抗高位准共模瞬时干扰的数字隔离器 | |
| US5307196A (en) | Optical receiver | |
| JP4877998B2 (ja) | 半導体集積回路装置 | |
| US20060164127A1 (en) | High speed peak amplitude comparator | |
| JP3908643B2 (ja) | デジタル信号復調回路 | |
| JP2004363684A (ja) | ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
| EP2186190A2 (en) | Comparator with sensitivity control | |
| US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
| US11296654B2 (en) | Electronic envelope detection circuit and corresponding demodulator | |
| US6362674B1 (en) | Method and apparatus for providing noise immunity for a binary signal path on a chip | |
| US11496342B1 (en) | Methods and apparatus to demodulate an input signal in a receiver | |
| US20060208768A1 (en) | High speed peak amplitude comparator | |
| JP3421710B2 (ja) | Ｆｓｋ受信信号振幅検波回路 | |
| US6803823B2 (en) | Circuit, apparatus and method for an adaptive voltage swing limiter | |
| JP3906693B2 (ja) | 光受信差動回路および光受信装置 | |
| JP2000174830A (ja) | Ａｓｋ復調方法及び装置 | |
| JPH05304459A (ja) | 論理レベル変換回路 | |
| JP2018142802A (ja) | 半導体装置及びデータ復調回路の基準電圧生成方法 | |
| JP2006503470A (ja) | ダイナミックスライスレベル検出器 | |
| JP2005333507A (ja) | バッファ回路およびレシーバ装置 | |
| JP2003132309A (ja) | 半導体集積回路装置及びｉｃカード | |
| JPH1168547A (ja) | 入力インタフェース回路 | |
| JP2005341239A (ja) | Ａｓｋ受信機 | |
| JPS62222170A (ja) | 信号入力断検出回路 | |
| JP2006261779A (ja) | データスライス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |